Claims (1)
Устройство для определения оптимального периода технического обслуживания изделия, содержащее первый сумматор, один вход которого является первым входом устройства, второй вход через третий блок умножения соединен со вторым входом устройства, третий вход через первый блок умножения подключен к третьему входу устройства, а выход соединен с первым входом блока деления, четвертый элемент задержки своим выходом соединен с информационным входом второго элемента памяти, выход которого подключен к первому входу третьего сумматора, а управляющий вход вместе с управляющими входами одновибратора, ключа, первого и четвертого элементов памяти, второго таймера и входом установки нуля первого триггера соединен с выходом второго триггера, вход установки единицы которого подключен к выходу первого компаратора, один вход которого непосредственно, а второй вход через первый элемент задержки соединены с выходом блока деления, второй вход которого подключен к выходу интегратора, информационный вход которого связан со вторым входом первого блока умножения, с выходом блока нелинейности и со вторым входом второго блока умножения, первый вход которого является четвертым входом устройства, а выход подключен ко второму входу второго сумматора, первый вход которого является восьмым входом устройства, а выход через третий элемент задержки соединен с информационным входом четвертого элемента памяти, выход которого подключен к первому входу второго компаратора, второй вход которого соединен с выходом второго таймера, а выход соединен со вторым входом схемы ИЛИ, выход которой подключен к входу установки единицы первого триггера, а первый вход является седьмым входом устройства, шестой вход которого подключен к информационному входу третьего элемента памяти, выход которого соединен с информационным входом блока нелинейности, а управляющий вход связан с выходом первого триггера, с входом установки нуля второго триггера и с управляющими входами блока нелинейности, интегратора и первого таймера, выход которого через второй элемент задержки подключен к информационному входу первого элемента памяти, выход которого соединен с информационным входом ключа, выход которого является первым выходом устройства, второй выход которого соединен с выходом третьего компаратора, второй вход которого является пятым входом устройства, отличающееся тем, что в него введены схема НЕ, пятый и шестой элементы памяти, причем выход одновибратора соединен непосредственно с управляющим входом пятого элемента памяти и через схему НЕ с управляющим входом шестого элемента памяти, выход которого связан с первым входом третьего компаратора и со вторым входом третьего сумматора, а информационный вход подключен к выходу пятого элемента памяти, информационный вход которого соединен с выходом третьего сумматора, вход четвертого элемента задержки соединен с выходом первого сумматора, выход первого таймера связан со вторым входом третьего блока умножения.A device for determining the optimal period of maintenance of the product, containing the first adder, one input of which is the first input of the device, the second input through the third multiplication unit is connected to the second input of the device, the third input through the first multiplication unit is connected to the third input of the device, and the output is connected to the first the input of the division unit, the fourth delay element is connected by its output to the information input of the second memory element, the output of which is connected to the first input of the third adder, and the control the input input together with the control inputs of the one-shot, key, the first and fourth memory elements, the second timer and the zero setting input of the first trigger are connected to the output of the second trigger, the unit setting input of which is connected to the output of the first comparator, one input of which is direct, and the second input is through the first the delay element is connected to the output of the division unit, the second input of which is connected to the output of the integrator, the information input of which is connected to the second input of the first multiplication unit, with the output of the nonlinear block and with the second input of the second multiplication unit, the first input of which is the fourth input of the device, and the output is connected to the second input of the second adder, the first input of which is the eighth input of the device, and the output through the third delay element is connected to the information input of the fourth memory element, the output of which connected to the first input of the second comparator, the second input of which is connected to the output of the second timer, and the output is connected to the second input of the OR circuit, the output of which is connected to the installation input of the unit of the first trigger hera, and the first input is the seventh input of the device, the sixth input of which is connected to the information input of the third memory element, the output of which is connected to the information input of the nonlinearity block, and the control input is connected to the output of the first trigger, to the zero-setting input of the second trigger, and to the control inputs of the block nonlinearity, an integrator and a first timer, the output of which through the second delay element is connected to the information input of the first memory element, the output of which is connected to the information input of the key, which is the first output of the device, the second output of which is connected to the output of the third comparator, the second input of which is the fifth input of the device, characterized in that the NOT circuit is introduced into it, the fifth and sixth memory elements, and the output of the one-shot is connected directly to the control input of the fifth memory element and through the circuit NOT with the control input of the sixth memory element, the output of which is connected to the first input of the third comparator and to the second input of the third adder, and the information input is connected to the output the fifth memory element, the information input of which is connected to the output of the third adder, the input of the fourth delay element is connected to the output of the first adder, the output of the first timer is connected to the second input of the third multiplication block.
