RU2007141584A - SELF-SYNCHRONOUS ONE-STROKE D-TRIGGER WITH A LOW ACTIVE CONTROL SIGNAL LEVEL - Google Patents

SELF-SYNCHRONOUS ONE-STROKE D-TRIGGER WITH A LOW ACTIVE CONTROL SIGNAL LEVEL Download PDF

Info

Publication number
RU2007141584A
RU2007141584A RU2007141584/09A RU2007141584A RU2007141584A RU 2007141584 A RU2007141584 A RU 2007141584A RU 2007141584/09 A RU2007141584/09 A RU 2007141584/09A RU 2007141584 A RU2007141584 A RU 2007141584A RU 2007141584 A RU2007141584 A RU 2007141584A
Authority
RU
Russia
Prior art keywords
input
inputs
output
group
self
Prior art date
Application number
RU2007141584/09A
Other languages
Russian (ru)
Other versions
RU2362267C1 (en
Inventor
Юрий Афанасьевич Степченков (RU)
Юрий Афанасьевич Степченков
Юрий Георгиевич Дьяченко (RU)
Юрий Георгиевич Дьяченко
Юрий Владимирович Рождественский (RU)
Юрий Владимирович Рождественский
Адольф Васильевич Филин (RU)
Адольф Васильевич Филин
Original Assignee
Институт проблем информатики Российской академии наук (ИПИ РАН) (RU)
Институт проблем информатики Российской академии наук (ИПИ РАН)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт проблем информатики Российской академии наук (ИПИ РАН) (RU), Институт проблем информатики Российской академии наук (ИПИ РАН) filed Critical Институт проблем информатики Российской академии наук (ИПИ РАН) (RU)
Priority to RU2007141584/09A priority Critical patent/RU2362267C1/en
Publication of RU2007141584A publication Critical patent/RU2007141584A/en
Application granted granted Critical
Publication of RU2362267C1 publication Critical patent/RU2362267C1/en

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Logic Circuits (AREA)

Abstract

1. Самосинхронный однотактный D-триггер с низким активным уровнем сигнала управления, содержащий три элемента И-ИЛИ-НЕ, информационный вход, управляющий вход, прямой и инверсный информационные выходы и индикаторный выход, отличающийся тем, что в схему введены инвертор на информационном входе и еще один элемент И-ИЛИ-НЕ, информационный вход подключен к входу инвертора, второму входу первой группы входов И первого элемента И-ИЛИ-НЕ, первому входу первой группы входов И третьего элемента И-ИЛИ-НЕ и первому входу первой группы входов И четвертого элемента И-ИЛИ-НЕ, управляющий вход соединен с входом второй группы входов И первого элемента И-ИЛИ-НЕ, выход которого подключен ко вторым входам первых групп входов И второго и третьего элементов И-ИЛИ-НЕ и третьим входам первой и второй групп входов И четвертого элемента И-ИЛИ-НЕ, выход инвертора подключен к первым входам первых групп входов И первого и второго элементов И-ИЛИ-НЕ и первому входу второй группы входов И четвертого элемента И-ИЛИ-НЕ, выход второго элемента И-ИЛИ-НЕ подключен ко второму входу первой группы входов И четвертого элемента И-ИЛИ-НЕ, входу второй группы входов И третьего элемента И-ИЛИ-НЕ и прямому информационному выходу триггера, выход третьего элемента И-ИЛИ-НЕ соединен со вторым входом второй группы входов И четвертого элемента И-ИЛИ-НЕ, входом второй группы входов И второго элемента И-ИЛИ-НЕ и инверсным информационным выходом триггера, выход четвертого элемента И-ИЛИ-НЕ подключен к индикаторному выходу триггера. ! 2. Самосинхронный однотактный D-триггер с низким активным уровнем сигнала управления по п.1, отличающийся тем, что в него введен вход уст�1. Self-synchronous single-cycle D-flip-flop with a low active level of the control signal, containing three AND-OR-NOT elements, an information input, a control input, direct and inverse information outputs and an indicator output, characterized in that an inverter at the information input and another AND-OR-NOT element, the information input is connected to the inverter input, the second input of the first group of inputs AND the first AND-OR-NOT element, the first input of the first group of inputs AND the third AND-OR-NOT element and the first input of the first group of inputs AND the fourth about the AND-OR-NOT element, the control input is connected to the input of the second group of inputs AND of the first AND-OR-NOT element, the output of which is connected to the second inputs of the first groups of inputs AND of the second and third AND-OR-NOT elements and the third inputs of the first and second groups of inputs AND of the fourth AND-OR-NOT element, the inverter output is connected to the first inputs of the first groups of inputs AND of the first and second AND-OR-NOT elements and the first input of the second group of inputs AND of the fourth AND-OR-NOT element, the output of the second AND element OR NOT connected to the second input of the first group of inputs AND the fourth the AND-OR-NOT element, the input of the second group of inputs AND the third AND-OR-NOT element and the direct information output of the trigger, the output of the third AND-OR-NOT element is connected to the second input of the second group of inputs AND the fourth element AND-OR-NOT, the input the second group of inputs AND of the second element AND-OR-NOT and the inverse information output of the trigger, the output of the fourth element AND-OR-NOT connected to the indicator output of the trigger. ! 2. Self-synchronous single-cycle D-flip-flop with a low active level of the control signal according to claim 1, characterized in that the input of the device is introduced into it

Claims (5)

1. Самосинхронный однотактный D-триггер с низким активным уровнем сигнала управления, содержащий три элемента И-ИЛИ-НЕ, информационный вход, управляющий вход, прямой и инверсный информационные выходы и индикаторный выход, отличающийся тем, что в схему введены инвертор на информационном входе и еще один элемент И-ИЛИ-НЕ, информационный вход подключен к входу инвертора, второму входу первой группы входов И первого элемента И-ИЛИ-НЕ, первому входу первой группы входов И третьего элемента И-ИЛИ-НЕ и первому входу первой группы входов И четвертого элемента И-ИЛИ-НЕ, управляющий вход соединен с входом второй группы входов И первого элемента И-ИЛИ-НЕ, выход которого подключен ко вторым входам первых групп входов И второго и третьего элементов И-ИЛИ-НЕ и третьим входам первой и второй групп входов И четвертого элемента И-ИЛИ-НЕ, выход инвертора подключен к первым входам первых групп входов И первого и второго элементов И-ИЛИ-НЕ и первому входу второй группы входов И четвертого элемента И-ИЛИ-НЕ, выход второго элемента И-ИЛИ-НЕ подключен ко второму входу первой группы входов И четвертого элемента И-ИЛИ-НЕ, входу второй группы входов И третьего элемента И-ИЛИ-НЕ и прямому информационному выходу триггера, выход третьего элемента И-ИЛИ-НЕ соединен со вторым входом второй группы входов И четвертого элемента И-ИЛИ-НЕ, входом второй группы входов И второго элемента И-ИЛИ-НЕ и инверсным информационным выходом триггера, выход четвертого элемента И-ИЛИ-НЕ подключен к индикаторному выходу триггера.1. Self-synchronous single-cycle D-flip-flop with a low active level of the control signal, containing three AND-OR-NOT elements, an information input, a control input, direct and inverse information outputs and an indicator output, characterized in that an inverter at the information input and another AND-OR-NOT element, the information input is connected to the inverter input, the second input of the first group of inputs AND the first AND-OR-NOT element, the first input of the first group of inputs AND the third AND-OR-NOT element and the first input of the first group of inputs AND the fourth about the AND-OR-NOT element, the control input is connected to the input of the second group of inputs AND of the first AND-OR-NOT element, the output of which is connected to the second inputs of the first groups of inputs AND of the second and third AND-OR-NOT elements and the third inputs of the first and second groups of inputs AND of the fourth AND-OR-NOT element, the inverter output is connected to the first inputs of the first groups of inputs AND of the first and second AND-OR-NOT elements and the first input of the second group of inputs AND of the fourth AND-OR-NOT element, the output of the second AND element OR NOT connected to the second input of the first group of inputs AND the fourth the AND-OR-NOT element, the input of the second group of inputs AND the third AND-OR-NOT element and the direct information output of the trigger, the output of the third AND-OR-NOT element is connected to the second input of the second group of inputs AND the fourth element AND-OR-NOT, the input the second group of inputs AND of the second element AND-OR-NOT and the inverse information output of the trigger, the output of the fourth element AND-OR-NOT connected to the indicator output of the trigger. 2. Самосинхронный однотактный D-триггер с низким активным уровнем сигнала управления по п.1, отличающийся тем, что в него введен вход установки нуля, и вторая группа входов И третьего элемента И-ИЛИ-НЕ имеет два входа, первый из которых соединен с входом установки нуля, а второй вход подключен к выходу второго элемента И-ИЛИ-НЕ.2. Self-synchronous single-cycle D-flip-flop with a low active level of the control signal according to claim 1, characterized in that a zero-setting input is entered into it, and the second group of inputs AND of the third AND-OR-NOT element has two inputs, the first of which is connected to the zero setting input, and the second input is connected to the output of the second AND-OR-NOT element. 3. Самосинхронный однотактный D-триггер с низким активным уровнем сигнала управления по п.1, отличающийся тем, что в него введен вход установки единицы, и вторая группа входов И второго элемента И-ИЛИ-НЕ имеет два входа, первый из которых соединен с входом установки единицы, а второй вход подключен к выходу третьего элемента И-ИЛИ-НЕ.3. The self-synchronous single-cycle D-flip-flop with a low active level of the control signal according to claim 1, characterized in that the unit setting input is entered into it, and the second group of inputs AND of the second AND-OR-NOT element has two inputs, the first of which is connected to the unit installation input, and the second input is connected to the output of the third AND-OR-NOT element. 4. Самосинхронный однотактный D-триггер с низким активным уровнем сигнала управления по п.2, отличающийся тем, что в него введен вход установки единицы, и вторая группа входов И второго элемента И-ИЛИ-НЕ имеет два входа, первый из которых соединен с входом установки единицы, а второй вход подключен к выходу третьего элемента И-ИЛИ-НЕ.4. The self-synchronous single-cycle D-flip-flop with a low active level of the control signal according to claim 2, characterized in that the unit setting input is entered into it, and the second group of inputs AND of the second AND-OR-NOT element has two inputs, the first of which is connected to the unit installation input, and the second input is connected to the output of the third AND-OR-NOT element. 5. Самосинхронный однотактный D-триггер с низким активным уровнем сигнала управления по любому из пп.1-4, отличающийся тем, что в схему введен фазовый выход, соединенный с выходом первого элемента И-ИЛИ-НЕ.5. Self-synchronous single-cycle D -flip-flop with a low active level of the control signal according to any one of claims 1 to 4, characterized in that a phase output connected to the output of the first AND-OR-NOT element is introduced into the circuit.
RU2007141584/09A 2007-11-12 2007-11-12 Self-synchronising single-stage d flip-flop with low active level of control signal RU2362267C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2007141584/09A RU2362267C1 (en) 2007-11-12 2007-11-12 Self-synchronising single-stage d flip-flop with low active level of control signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2007141584/09A RU2362267C1 (en) 2007-11-12 2007-11-12 Self-synchronising single-stage d flip-flop with low active level of control signal

Publications (2)

Publication Number Publication Date
RU2007141584A true RU2007141584A (en) 2009-05-20
RU2362267C1 RU2362267C1 (en) 2009-07-20

Family

ID=41021314

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2007141584/09A RU2362267C1 (en) 2007-11-12 2007-11-12 Self-synchronising single-stage d flip-flop with low active level of control signal

Country Status (1)

Country Link
RU (1) RU2362267C1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2405246C2 (en) * 2008-04-15 2010-11-27 Институт проблем информатики Российской академии наук (ИПИ РАН) Self-synchronising trigger with single-phase information input
RU2475952C1 (en) * 2011-07-13 2013-02-20 Учреждение Российской академии наук Институт проблем информатики РАН (ИПИ РАН) Shaper of paraphase signal with low active level of control input
RU2693318C1 (en) * 2018-11-21 2019-07-02 Федеральное государственное учреждение "Федеральный исследовательский центр "Информатика и управление" Российской академии наук" (ФИЦ ИУ РАН) Self-synchronizing dynamic single-cycle d-flip-flop with single spacer
RU2693320C1 (en) * 2018-11-21 2019-07-02 Федеральное государственное учреждение "Федеральный исследовательский центр "Информатика и управление" Российской академии наук" (ФИЦ ИУ РАН) Self-synchronizing dynamic single-cycle d-flip-flop with zero spacer

Also Published As

Publication number Publication date
RU2362267C1 (en) 2009-07-20

Similar Documents

Publication Publication Date Title
ATE553539T1 (en) CLOCK MODE DETERMINATION IN A MEMORY SYSTEM
RU2009124990A (en) SELF-SYNCHRONOUS RS-TRIGGER WITH INCREASED INTERFERENCE OF RESISTANCE (OPTIONS)
RU2007141584A (en) SELF-SYNCHRONOUS ONE-STROKE D-TRIGGER WITH A LOW ACTIVE CONTROL SIGNAL LEVEL
RU2007141583A (en) SELF-SYNCHRONOUS SINGLE-STROKE D-TRIGGER WITH HIGH ACTIVE CONTROL SIGNAL LEVEL
MX2016001411A (en) Configurable switch emulator module.
RU2007141585A (en) SELF-SYNCHRONOUS TWO-STAGE D-TRIGGER WITH HIGH ACTIVE CONTROL SIGNAL LEVEL
RU2007141586A (en) SELF-SYNCHRONOUS TWO-STROKE D-TRIGGER WITH A LOW ACTIVE CONTROL SIGNAL LEVEL
RU2008114199A (en) SELF-SYNCHRONOUS TRIGGER WITH SINGLE-PHASE INFORMATION INPUT
RU2011129015A (en) LOW ACTIVE CONTROL INPUT SHAPER
RU2007137779A (en) SELF-SYNCHRONOUS D-TRIGGER
RU2010122360A (en) ZERO RADIOMETER
RU2007142221A (en) G-TRIGGER WITH PARASET INPUTS WITH ZERO SPACER
RU2009146917A (en) DEVICE FOR WATER TREATMENT
RU2008135090A (en) SINGLE-STROKE SELF-SYNCHRONOUS RS-TRIGGER WITH PRESET
RU2008131747A (en) HOME DEVICE
RU2014128410A (en) DIGITAL MODULATOR FOR POWER CONVERTER OF ELECTROMAGNETIC BEARING
RU2009121466A (en) SELF-SYNCHRONOUS DEVICE WITH AUTOMATIC CONTROL OF CONSUMPTION POWER
RU2009116491A (en) INFORMATION DISPLAY DEVICE
RU2015139307A (en) CORRELATOR
RU2007142220A (en) COMBINED G-TRIGGER WITH A SINGLE SPACER
RU2008145284A (en) ELECTRONIC RELAY PROTECTED FROM AC OVERLOADS
RU2011148883A (en) SELF-CONTROLLED AUTOMATIC
UA118141C2 (en) DEVICE FOR DIVISION OF UNITS
RU2007142219A (en) COMBINED G-TRIGGER WITH ZERO SPACER
RU2008117290A (en) TWO-INPUT PRIORITY DEVICE

Legal Events

Date Code Title Description
PD4A Correction of name of patent owner
PD4A Correction of name of patent owner