Claims (1)
Сплайн-интерполятор, содержащий первый и второй блоки памяти, блок управления, первый, второй, третий, четвертый, пятый и шестой умножители, блок формирования параметров сплайна, блок формирования коэффициентов сплайна, сумматор и регистр, причем информационные входы счетчика и адресные входы первого блока памяти объединены и соединены с первой установочной шиной сплайн-интерполятора, а выходы счетчика соединены с пятой группой входов блока формирования параметров сплайна и третьей группой входов блока управления, первый вход которого является тактовой шиной сплайн-интерполятора, второй вход является шиной запуска сплайн-интерполятора и одновременно соединен с вычитающим входом счетчика, четвертая группа входов является второй установочной шиной сплайн-интерполятора, пятая группа входов - третьей установочной шиной сплайн-интерполятора, шестая группа входов - четвертой установочной шиной сплайн-интерполятора, седьмая группа входов блока управления является пятой установочной шиной сплайн-интерполятора, а девятый выход соединен с первым входом блока формирования коэффициентов сплайна, вторая, третья, четвертая, шестая, седьмая и восьмая группы входов которого являются соответственно шестой, седьмой, восьмой, девятой, десятой и одиннадцатой информационными шинами сплайн-интерполятора, пятая группа входов является информационной шиной сплайн-интерполятора, а девятая группа выходов соединена с адресными входами второго блока памяти, первая, вторая, третья, четвертая, пятая и шестая группы выходов которого соединены со вторыми группами входов соответственно первого, второго, третьего, четвертого, пятого и шестого умножителей, а вход управления соединен с восьмым выходом блока управления, десятый выход которого соединен со входами управления счетчика и регистра, а одиннадцатый выход соединен со входом управления сумматора и шестым входом блока формирования параметров сплайна, первая, вторая и третья группы входов которого являются соответственно двенадцатой, тринадцатой и четырнадцатой информационными шинами сплайн-интерполятора, четвертая группа входов соединена с выходами первого блока памяти, а седьмая, восьмая, девятая, десятая, одиннадцатая и двенадцатая группы выходов соединены с первыми группами входов соответственно первого, второго, третьего, четвертого, пятого и шестого умножителей, выходы которых соединены соответственно с первой, второй, третьей, четвертой, пятой и шестой группами информационных входов сумматора, выходы которого соединены с информационными входами регистра, выходы которого являются выходной шиной сплайн-интерполятора, отличающийся тем, что блок формирования коэффициентов сплайна выполнен содержащим первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый, десятый, одиннадцатый, двенадцатый и тринадцатый умножители, первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый, десятый, одиннадцатый, двенадцатый, тринадцатый, четырнадцатый и пятнадцатый элементы задержки, первый, второй, третий и четвертый сумматоры и блок вычитания, причем первая группа входов первого умножителя объединена с первыми группами входов второго, третьего, четвертого, пятого, шестого, седьмого, восьмого и девятого умножителей, информационными входами первого, третьего, шестого, одиннадцатого и тринадцатого элементов задержки, первыми группами информационных входов второго и третьего сумматоров и одновременно являются пятой группой входов блока формирования коэффициентов сплайна и информационной шиной сплайн-интерполятора, вторая группа входов первого умножителя является второй группой входов блока формирования коэффициентов сплайна и одновременно шестой установочной шиной сплайн-интерполятора, а выходы соединены с информационными входами второго элемента задержки, выходы которого соединены со второй группой информационных входов первого сумматора, первая группа информационных входов которого соединена с выходами первого элемента задержки, третья группа информационных входов соединена с выходами третьего элемента задержки, а выходы соединены с первой группой входов десятого умножителя, вторая группа входов которого соединена с третьей группой входов блока формирования коэффициентов сплайна, и одновременно является седьмой установочной шиной сплайн-интерполятора, а выходы соединены с информационными входами двенадцатого элемента задержки, выходы которого соединены с первой группой информационных входов четвертого сумматора, вторая группа информационных входов которого соединена с выходами тринадцатого элемента задержки, а третья группа информационных входов соединена с выходами четырнадцатого элемента задержки, информационные входы которого соединены с выходами одиннадцатого умножителя, вторая группа входов которого соединена с седьмой группой входов блока формирования коэффициентов сплайна и одновременно является десятой установочной шиной сплайн-интерполятора, а первая группа входов соединена с выходами второго сумматора, вторая группа информационных входов которого соединена с выходами второго умножителя, третья группа информационных входов соединена с выходами четвертого элемента задержки, информационные входы которого соединены с выходами третьего умножителя, вторая группа информационных входов которого соединена с четвертой группой входов блока формирования коэффициентов сплайна и одновременно является восьмой установочной шиной сплайн-интерполятора, четвертая группа информационных входов второго сумматора соединена с выходами пятого элемента задержки, информационные входы которого соединены в выходами четвертого умножителя, вторая группа входов которого объединена со второй группой входов второго умножителя и соединена с шестой группой входов блока формирования коэффициентов сплайна и девятой установочной шиной сплайн интерполятора, а пятая группа информационных входов второго сумматора соединена с выходами шестого элемента задержки, вторая группа входов пятого умножителя объединена со второй группой входов девятого умножителя и соединена с десятой группой входов блока формирования коэффициентов сплайна и пятнадцатой установочной шиной сплайн-интерполятора, а выходы пятого умножителя соединены со второй группой информационных входов третьего сумматора, третья группа информационных входов которого соединена с выходами седьмого элемента задержки, информационные входы которого соединены с выходами шестого умножителя, вторая группа входов которого объединена со второй группой входов восьмого умножителя и соединена с одиннадцатой группой входов блока формирования коэффициентов сплайна и шестнадцатой установочной шиной сплайн-интерполятора, четвертая группа информационных входов третьего сумматора, соединена с выходами восьмого элемента, задержки, информационные входы которого соединены с выходами седьмого умножителя, вторая группа входов которого соединена с двенадцатой группой входов блока формирования коэффициентов сплайна и одновременно является семнадцатой установочной шиной сплайн-интерполятора, пятая группа информационных входов третьего сумматора соединена с выходами девятого элемента задержки, информационные входы которого соединены с выходами восьмого умножителя, шестая группа информационных входов третьего сумматора соединена с выходами десятого элемента задержки, информационные входы которого соединены с выходами девятого умножителя, седьмая группа информационных входов третьего сумматора соединена с выходами одиннадцатого элемента задержки, а выходы соединены с первой группой входов двенадцатого умножителя, вторая группа входов которого соединена с тринадцатой группой входов блока формирования коэффициентов сплайна и одновременно является восемнадцатой установочной шиной сплайн-интерполятора, а выходы соединены с группой входов вычитаемого блока вычитания, группа входов уменьшаемого которого соединена с выходами пятнадцатого элемента задержки, информационные входы которого соединены с выходами четвертого сумматора, вход управления которого объединен с первым входом блока формирования коэффициентов сплайна и соединен со входами управления первого, второго, третьего, четвертого, пятого. шестого, седьмого, восьмого, девятого, десятого, одиннадцатого, двенадцатого, тринадцатого, четырнадцатого и пятнадцатого элементов задержки, первого, второго, третьего, четвертого сумматоров и блока, вычитания, выходы которого соединены с первой группой входов тринадцатого умножителя, вторая группа входов которого соединена с восьмой группой входов блока формирования коэффициентов сплайна и одновременно является одиннадцатой установочной шиной сплайн-интерполятора, а выходы соединены с девятой группой выходов блока формирования коэффициентов сплайна.A spline interpolator comprising first and second memory blocks, a control unit, first, second, third, fourth, fifth and sixth multipliers, a spline parameter generating unit, a spline coefficient generating unit, an adder and a register, wherein the counter information inputs and address inputs of the first block memory are combined and connected to the first installation bus of the spline interpolator, and the outputs of the counter are connected to the fifth group of inputs of the spline parameter forming unit and the third group of inputs of the control unit, the first input of which is the clock bus of the spline interpolator, the second input is the trigger bus of the spline interpolator and is simultaneously connected to the subtracting input of the counter, the fourth group of inputs is the second installation bus of the spline interpolator, the fifth group of inputs is the third installation bus of the spline interpolator, the sixth group of inputs is the fourth the installation bus of the spline interpolator, the seventh group of inputs of the control unit is the fifth installation bus of the spline interpolator, and the ninth output is connected to the first input of the forming unit spline coefficients, the second, third, fourth, sixth, seventh and eighth groups of inputs of which are the sixth, seventh, eighth, ninth, tenth and eleventh information buses of the spline interpolator, the fifth group of inputs is the information bus of the spline interpolator, and the ninth group of outputs connected to the address inputs of the second memory block, the first, second, third, fourth, fifth and sixth groups of outputs of which are connected to the second groups of inputs, respectively, of the first, second, third, fourth, p of the sixth and sixth multipliers, and the control input is connected to the eighth output of the control unit, the tenth output of which is connected to the counter and register control inputs, and the eleventh output is connected to the adder control input and the sixth input of the spline parameter forming unit, the first, second and third groups of inputs of which are respectively the twelfth, thirteenth and fourteenth information buses of the spline interpolator, the fourth group of inputs is connected to the outputs of the first memory block, and the seventh, eighth, ninth, des the tenth, eleventh and twelfth groups of outputs are connected to the first groups of inputs of the first, second, third, fourth, fifth and sixth multipliers respectively, the outputs of which are connected respectively to the first, second, third, fourth, fifth and sixth groups of information inputs of the adder, the outputs of which are connected with information inputs of the register, the outputs of which are the output bus of the spline interpolator, characterized in that the unit for generating the spline coefficients is made containing the first, second, third, four fifth, fifth, sixth, seventh, eighth, ninth, tenth, eleventh, twelfth and thirteenth multipliers, first, second, third, fourth, fifth, sixth, seventh, eighth, ninth, tenth, eleventh, twelfth, thirteenth, fourteenth and fifteenth delay elements, the first, second, third and fourth adders and a subtraction unit, the first group of inputs of the first multiplier combined with the first groups of inputs of the second, third, fourth, fifth, sixth, seventh, eighth and ninth multipliers, information inputs of the first th, third, sixth, eleventh and thirteenth delay elements, the first groups of information inputs of the second and third adders and at the same time are the fifth group of inputs of the spline coefficient generation unit and the information bus of the spline interpolator, the second group of inputs of the first multiplier is the second group of inputs of the spline coefficient generation unit and at the same time the sixth installation bus of the spline interpolator, and the outputs are connected to the information inputs of the second delay element, the outputs of which connected to the second group of information inputs of the first adder, the first group of information inputs of which are connected to the outputs of the first delay element, the third group of information inputs is connected to the outputs of the third delay element, and the outputs are connected to the first group of inputs of the tenth multiplier, the second group of inputs of which are connected to the third group inputs of the block forming the spline coefficients, and at the same time is the seventh installation bus of the spline interpolator, and the outputs are connected to the information inputs and the twelfth delay element, the outputs of which are connected to the first group of information inputs of the fourth adder, the second group of information inputs of which are connected to the outputs of the thirteenth delay element, and the third group of information inputs is connected to the outputs of the fourteenth delay element, the information inputs of which are connected to the outputs of the eleventh multiplier, the second the group of inputs of which is connected to the seventh group of inputs of the block forming the spline coefficients and at the same time is the tenth set a spline interpolator bus, and the first group of inputs is connected to the outputs of the second adder, the second group of information inputs of which is connected to the outputs of the second multiplier, the third group of information inputs is connected to the outputs of the fourth delay element, the information inputs of which are connected to the outputs of the third multiplier, the second group of information the inputs of which are connected to the fourth group of inputs of the block forming the spline coefficients and at the same time is the eighth installation bus of the spline interpol ora, the fourth group of information inputs of the second adder is connected to the outputs of the fifth delay element, the information inputs of which are connected to the outputs of the fourth multiplier, the second group of inputs of which is combined with the second group of inputs of the second multiplier and connected to the sixth group of inputs of the spline coefficient generation unit and the ninth spline alignment bus interpolator, and the fifth group of information inputs of the second adder is connected to the outputs of the sixth delay element, the second group of inputs of the fifth multiply It is combined with the second group of inputs of the ninth multiplier and connected to the tenth group of inputs of the spline coefficient generating unit and the fifteenth installation bus of the spline interpolator, and the outputs of the fifth multiplier are connected to the second group of information inputs of the third adder, the third group of information inputs of which are connected to the outputs of the seventh delay element whose information inputs are connected to the outputs of the sixth multiplier, the second group of inputs of which is combined with the second group of inputs of the eighth multiplier and connected to the eleventh group of inputs of the spline coefficient generating unit and the sixteenth installation bus of the spline interpolator, the fourth group of information inputs of the third adder is connected to the outputs of the eighth element, the delay, the information inputs of which are connected to the outputs of the seventh multiplier, the second group of inputs of which is connected to the twelfth the group of inputs of the block forming the spline coefficients and at the same time is the seventeenth installation bus of the spline interpolator, the fifth group of information the inputs of the third adder is connected to the outputs of the ninth delay element, the information inputs of which are connected to the outputs of the eighth multiplier, the sixth group of information inputs of the third adder is connected to the outputs of the tenth delay element, the information inputs of which are connected to the outputs of the ninth multiplier, the seventh group of information inputs of the third adder is connected to the outputs of the eleventh delay element, and the outputs are connected to the first group of inputs of the twelfth multiplier, the second group of inputs of which It is connected to the thirteenth group of inputs of the spline coefficient generating unit and at the same time is the eighteenth installation bus of the spline interpolator, and the outputs are connected to the group of inputs of the subtracted subtraction unit, the group of inputs of which is reduced is connected to the outputs of the fifteenth delay element, the information inputs of which are connected to the outputs of the fourth adder, the control input of which is combined with the first input of the block forming the spline coefficients and connected to the control inputs of the first, second, retego, fourth, fifth. the sixth, seventh, eighth, ninth, tenth, eleventh, twelfth, thirteenth, fourteenth and fifteenth elements of delay, the first, second, third, fourth adders and the subtraction unit, the outputs of which are connected to the first group of inputs of the thirteenth multiplier, the second group of inputs of which are connected with the eighth group of inputs of the block forming the coefficients of the spline and at the same time is the eleventh installation bus of the spline interpolator, and the outputs are connected to the ninth group of outputs of the block of the formation of the coe spline factors