RU2720735C1 - Подложка отображения и способ ее изготовления, а также устройство отображения - Google Patents

Подложка отображения и способ ее изготовления, а также устройство отображения Download PDF

Info

Publication number
RU2720735C1
RU2720735C1 RU2019141643A RU2019141643A RU2720735C1 RU 2720735 C1 RU2720735 C1 RU 2720735C1 RU 2019141643 A RU2019141643 A RU 2019141643A RU 2019141643 A RU2019141643 A RU 2019141643A RU 2720735 C1 RU2720735 C1 RU 2720735C1
Authority
RU
Russia
Prior art keywords
line
base substrate
transistor
group
orthographic projection
Prior art date
Application number
RU2019141643A
Other languages
English (en)
Inventor
Чао ЦЗЭН
Вэйюнь ХУАН
Юэ ЛУН
Яо ХУАН
Мэн ЛИ
Original Assignee
Боэ Текнолоджи Груп Ко., Лтд.
Чэнду Боэ Оптоэлектроникс Текнолоджи Ко., Лтд.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Боэ Текнолоджи Груп Ко., Лтд., Чэнду Боэ Оптоэлектроникс Текнолоджи Ко., Лтд. filed Critical Боэ Текнолоджи Груп Ко., Лтд.
Application granted granted Critical
Publication of RU2720735C1 publication Critical patent/RU2720735C1/ru

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)

Abstract

Изобретение относится к устройствам отображения. Технический результат заключается в исключении влияния статического электричества, сформированного в момент подачи питания в устройство, на соответствующие сигналы, повышая точность выходного сигнала, выводимого посредством возбуждающей схемы сканирования. Подложка отображения включает в себя базовую подложку, включающую в себя область пиксельной матрицы и периферийную область, первую возбуждающую схему сканирования, множество линий питания, первую группу сигнальных линий и вторую группу сигнальных линий, которые находятся в периферийной области и расположены на первой стороне базовой подложки. 4 н. и 20 з.п. ф-лы, 16 ил.

Description

Область техники, к которой относится изобретение
[0001] Варианты осуществления настоящего раскрытия сущности относятся к подложке отображения и к способу ее изготовления, а также к устройству отображения.
Уровень техники
[0002] В области техники отображения, пиксельная матрица панели отображения, такой как жидкокристаллическая панель отображения или панель отображения на органических светодиодах (OLED), в общем, содержит множество линий затвора и множество линий передачи данных, перемежаемых с линиями затвора. Возбуждение линий затвора может достигаться посредством связанной интегрированной возбуждающей схемы. В последние годы, в силу непрерывного совершенствования процесса подготовки тонкопленочных транзисторов на основе аморфного кремния или оксидных тонкопленочных транзисторов, возбуждающая схема затвора также может непосредственно интегрироваться на матричной подложке из тонкопленочных транзисторов, чтобы формировать GOA (формирователь сигналов управления затвором на матрице) с возможностью возбуждать линии затвора. Например, GOA, включающий в себя множество единиц каскадных сдвиговых регистров, может использоваться для того, чтобы предоставлять сигналы напряжения для состояния включения/выключения (сигналы сканирования) во множество строк линий затвора пиксельной матрицы, за счет этого, например, управляя множеством строк линий затвора таким образом, что они последовательно включаются, и одновременно, линии передачи данных предоставляют сигналы данных в пиксельные единицы в соответствующей строке в пиксельной матрице, с тем чтобы формировать напряжения полутонов, требуемые для соответствующих шкал полутонов отображаемого изображения в соответствующих пиксельных единицах, за счет этого отображая одно кадровое изображение.
Сущность изобретения
[0003] По меньшей мере один вариант осуществления настоящего раскрытия сущности предоставляет подложку отображения, содержащую: базовую подложку, содержащую область пиксельной матрицы и периферийную область; и первую возбуждающую схему сканирования, множество линий питания, первую группу сигнальных линий и вторую группу сигнальных линий, которые находятся в периферийной области и расположены на первой стороне базовой подложки. Первая возбуждающая схема сканирования содержит множество каскадных первых сдвиговых регистров; множество линий питания выполнены с возможностью предоставлять множество напряжений питания во множество каскадных первых сдвиговых регистров в первой возбуждающей схеме сканирования; первая группа сигнальных линий содержит по меньшей мере одну линию синхронизирующего сигнала, выполненную с возможностью предоставлять по меньшей мере один синхронизирующий сигнал во множество каскадных первых сдвиговых регистров в первой возбуждающей схеме сканирования; вторая группа сигнальных линий содержит первую линию инициирующего сигнала, выполненную с возможностью соединения с первым сдвиговым регистром первого каскада из множества каскадных первых сдвиговых регистров в первой возбуждающей схеме сканирования и предоставлять первый инициирующий сигнал в первый сдвиговый регистр первого каскада; и первая линия инициирующего сигнала находится между множеством линий питания и областью пиксельной матрицы.
[0004] Например, в подложке отображения, предоставленной посредством по меньшей мере одного варианта осуществления настоящего раскрытия сущности, вторая группа сигнальных линий находится на стороне первой возбуждающей схемы сканирования, смежной с областью пиксельной матрицы, и первая группа сигнальных линий находится на стороне первой возбуждающей схемы сканирования, расположенной напротив стороны первой возбуждающей схемы сканирования, на которой расположена вторая группа сигнальных линий.
[0005] Например, в подложке отображения, предоставленной посредством по меньшей мере одного варианта осуществления настоящего раскрытия сущности, область пиксельной матрицы содержит первую область отображения и вторую область отображения, и первая область отображения и вторая область отображения помещаются рядом друг с другом и не перекрываются друг с другом, первая возбуждающая схема сканирования соединяется с первой областью отображения с возможностью возбуждать первую область отображения с возможностью отображать, подложка отображения дополнительно содержит вторую возбуждающую схему сканирования в периферийной области и расположена на первой стороне базовой подложки, вторая возбуждающая схема сканирования и первая возбуждающая схема сканирования последовательно размещаются вдоль направления сканирования области пиксельной матрицы, и вторая возбуждающая схема сканирования соединяется со второй областью отображения с возможностью возбуждать вторую область отображения с возможностью отображать. Вторая возбуждающая схема сканирования содержит множество каскадных вторых сдвиговых регистров, вторая группа сигнальных линий дополнительно содержит вторую линию инициирующего сигнала, выполненную с возможностью соединения со вторым сдвиговым регистром первого каскада из множества каскадных вторых сдвиговых регистров во второй возбуждающей схеме сканирования и предоставлять второй инициирующий сигнал во второй сдвиговый регистр первого каскада во второй возбуждающей схеме сканирования.
[0006] Например, в подложке отображения, предоставленной посредством по меньшей мере одного варианта осуществления настоящего раскрытия сущности, длина продолжения первой линии инициирующего сигнала и длина продолжения второй линии инициирующего сигнала являются идентичными длине размещения первой возбуждающей схемы сканирования и длине размещения второй возбуждающей схемы сканирования.
[0007] Например, в подложке отображения, предоставленной посредством по меньшей мере одного варианта осуществления настоящего раскрытия сущности, первая линия инициирующего сигнала и вторая линия инициирующего сигнала помещаются рядом.
[0008] Например, в подложке отображения, предоставленной посредством по меньшей мере одного варианта осуществления настоящего раскрытия сущности, множество линий питания содержат первую линию питания и вторую линию питания, и первая линия питания и вторая линия питания выполнены с возможностью предоставлять одно и то же первое напряжение питания.
[0009] Например, в подложке отображения, предоставленной посредством по меньшей мере одного варианта осуществления настоящего раскрытия сущности, ортографическая проекция первой линии питания на базовой подложке частично перекрывается с ортографической проекцией первой возбуждающей схемы сканирования на базовой подложке; и ортографическая проекция второй линии питания на базовой подложке находится между ортографической проекцией первой линии питания на базовой подложке и ортографической проекцией второй группы сигнальных линий на базовой подложке.
[0010] Например, подложка отображения, предоставленная посредством по меньшей мере одного варианта осуществления настоящего раскрытия сущности, дополнительно содержит по меньшей мере один первый резистор, первый резистор находится на стороне, на удалении от первого сдвигового регистра первого каскада, первой возбуждающей схемы сканирования, и первая линия инициирующего сигнала соединяется с первым сдвиговым регистром первого каскада первой возбуждающей схемы сканирования через по меньшей мере один первый резистор.
[0011] Например, подложка отображения, предоставленная посредством по меньшей мере одного варианта осуществления настоящего раскрытия сущности, дополнительно содержит по меньшей мере один второй резистор, второй резистор находится между первым сдвиговым регистром последнего каскада первой возбуждающей схемы сканирования и вторым сдвиговым регистром первого каскада второй возбуждающей схемы сканирования, и вторая линия инициирующего сигнала соединяется со вторым сдвиговым регистром первого каскада второй возбуждающей схемы сканирования через по меньшей мере один второй резистор.
[0012] Например, в подложке отображения, предоставленной посредством по меньшей мере одного варианта осуществления настоящего раскрытия сущности, значение сопротивления первого резистора отличается от значения сопротивления второго резистора.
[0013] Например, подложка отображения, предоставленная посредством по меньшей мере одного варианта осуществления настоящего раскрытия сущности, дополнительно содержит линию сгиба между первой областью отображения и второй областью отображения, второй резистор расположен в направлении прохождения линии сгиба, и направление продолжения линии сгиба является перпендикулярным направлению продолжения первой группы сигнальных линий и направлению продолжения второй группы сигнальных линий.
[0014] Например, в подложке отображения, предоставленной посредством по меньшей мере одного варианта осуществления настоящего раскрытия сущности, ортографическая проекция по меньшей мере одного второго резистора на базовой подложке находится между ортографической проекцией первого сдвигового регистра последнего каскада первой возбуждающей схемы сканирования на базовой подложке и ортографической проекцией второго сдвигового регистра первого каскада второй возбуждающей схемы сканирования на базовой подложке.
[0015] Например, в подложке отображения, предоставленной посредством по меньшей мере одного варианта осуществления настоящего раскрытия сущности по меньшей мере один первый резистор находится между базовой подложкой и второй группой сигнальных линий в направлении, перпендикулярном базовой подложке, и ортографическая проекция по меньшей мере одного первого резистора на базовой подложке находится на стороне, на удалении от области пиксельной матрицы, ортографической проекции второй группы сигнальных линий на базовой подложке.
[0016] Например, в подложке отображения, предоставленной посредством по меньшей мере одного варианта осуществления настоящего раскрытия сущности, материал первого резистора содержит полупроводниковый материал.
[0017] Например, подложка отображения, предоставленная посредством по меньшей мере одного варианта осуществления настоящего раскрытия сущности, дополнительно содержит по меньшей мере одну первую соединительную линию и по меньшей мере одну вторую соединительную линию, первая соединительная линия соединяет один контактный вывод по меньшей мере одного первого резистора с первым сдвиговым регистром первого каскада первой возбуждающей схемы сканирования, и вторая соединительная линия соединяет другой контактный вывод по меньшей мере одного первого резистора с первой линией инициирующего сигнала.
[0018] Например, в подложке отображения, предоставленной посредством по меньшей мере одного варианта осуществления настоящего раскрытия сущности, первая соединительная линия и вторая соединительная линия находятся на стороне, на удалении от базовой подложки по меньшей мере одного первого резистора.
[0019] Например, подложка отображения, предоставленная посредством по меньшей мере одного варианта осуществления настоящего раскрытия сущности, дополнительно содержит первую проводящую соединительную часть, вторую проводящую соединительную часть, первый изоляционный слой и второй изоляционный слой, первая проводящая соединительная часть и вторая проводящая соединительная часть находятся на стороне, на удалении от базовой подложки, первой соединительной линии и второй соединительной линии и находятся в том же слое, что и множество линий питания, первая группа сигнальных линий и вторая группы сигнальных линий; первый изоляционный слой находится между по меньшей мере одним первым резистором и первой соединительной линией или между по меньшей мере одним первым резистором и второй соединительной линией в направлении, перпендикулярном базовой подложке, второй изоляционный слой находится между первой соединительной линией и первой проводящей соединительной частью или между первой соединительной линией и второй проводящей соединительной частью, или между второй соединительной линией и первой проводящей соединительной частью, или между второй соединительной линией и второй проводящей соединительной частью в направлении, перпендикулярном базовой подложке; один контактный вывод первой проводящей соединительной части соединяется с одним контактным выводом первой соединительной линии через отверстие, проникающее через второй изоляционный слой, и другой контактный вывод первой проводящей соединительной части соединяется с одним контактным выводом по меньшей мере одного первого резистора через отверстие, проникающее через первый изоляционный слой и второй изоляционный слой; другой контактный вывод первой соединительной линии соединяется с первым сдвиговым регистром первого каскада первой возбуждающей схемы сканирования; один контактный вывод второй проводящей соединительной части соединяется с одним контактным выводом второй соединительной линии через отверстие, проникающее через второй изоляционный слой, и другой контактный вывод второй проводящей соединительной части соединяется с другим контактным выводом по меньшей мере одного первого резистора через отверстие, проникающее через первый изоляционный слой и второй изоляционный слой; и другой контактный вывод второй соединительной линии соединяется с первой линией инициирующего сигнала через отверстие, проникающее через второй изоляционный слой.
[0020] Например, в подложке отображения, предоставленной посредством по меньшей мере одного варианта осуществления настоящего раскрытия сущности, каждый из множества каскадных первых сдвиговых регистров первой возбуждающей схемы сканирования, содержит первый составляющий транзистор, который соединяется с первой линией питания, и содержит второй составляющий транзистор и третий составляющий транзистор, которые соединяются со второй линией питания, ортографическая проекция первого составляющего транзистора на базовой подложке находится между ортографической проекцией первой группы сигнальных линий на базовой подложке и ортографической проекцией первой линии питания на базовой подложке и находится рядом с ортографической проекцией первой линии питания на базовой подложке, ортографическая проекция второго составляющего транзистора на базовой подложке и ортографическая проекция третьего составляющего транзистора на базовой подложке находятся между ортографической проекцией первой линии питания на базовой подложке и ортографической проекцией второй линии питания на базовой подложке и находятся рядом с ортографической проекцией второй линии питания на базовой подложке.
[0021] Например, в подложке отображения, предоставленной посредством по меньшей мере одного варианта осуществления настоящего раскрытия сущности, множество линий питания содержат третью линию питания и четвертую линию питания, третья линия питания и четвертая линия питания выполнены с возможностью предоставлять одно и то же второе напряжение питания; ортографическая проекция четвертой линии питания на базовой подложке частично перекрывается с ортогональной частью первой возбуждающей схемы сканирования на базовой подложке; ортографическая проекция третьей линии питания на базовой подложке находится между ортографической проекцией четвертой линии питания на базовой подложке и ортографической проекцией первой группы сигнальных линий на базовой подложке.
[0022] Например, в подложке отображения, предоставленной посредством по меньшей мере одного варианта осуществления настоящего раскрытия сущности, каждый из множества каскадных первых сдвиговых регистров первой возбуждающей схемы сканирования дополнительно содержит четвертый составляющий транзистор, соединенный с третьей линией питания, и пятый составляющий транзистор, соединенный с четвертой линией питания, ортографическая проекция четвертого составляющего транзистора на базовой подложке находится на стороне, на удалении от ортографической проекции первой группы сигнальных линий на базовой подложке, ортографической проекции третьей линии питания на базовой подложке и находится рядом с ортографической проекцией третьей линии питания на базовой подложке, ортографическая проекция пятого составляющего транзистора на базовой подложке находится между ортографической проекцией четвертой линии питания на базовой подложке и ортографической проекцией второй группы сигнальных линий на базовой подложке и находится рядом с ортографической проекцией четвертой линии питания на базовой подложке.
[0023] По меньшей мере один вариант осуществления настоящего раскрытия сущности предоставляет подложку отображения, содержащую: базовую подложку, содержащую область пиксельной матрицы и периферийную область, и первую возбуждающую схему сканирования, множество линий питания, первую группу сигнальных линий и вторую группу сигнальных линий, которые находятся в периферийной области и расположены на первой стороне базовой подложки. Первая возбуждающая схема сканирования содержит множество каскадных первых сдвиговых регистров; множество линий питания выполнены с возможностью предоставлять множество напряжений питания во множество каскадных первых сдвиговых регистров в первой возбуждающей схеме сканирования; первая группа сигнальных линий содержит по меньшей мере одну линию синхронизирующего сигнала, выполненную с возможностью предоставлять по меньшей мере один синхронизирующий сигнал во множество каскадных первых сдвиговых регистров в первой возбуждающей схеме сканирования; вторая группа сигнальных линий содержит первую линию инициирующего сигнала, выполненную с возможностью соединения с первым сдвиговым регистром первого каскада из множества каскадных первых сдвиговых регистров в первой возбуждающей схеме сканирования и предоставлять первый инициирующий сигнал в первый сдвиговый регистр первого каскада, первая возбуждающая схема сканирования содержит первый транзистор, второй транзистор и третий транзистор, и первый транзистор, второй транзистор и третий транзистор, соответственно, соединяются с первой группой сигнальных линий, направление продолжения канала первого транзистора, направление продолжения канала второго транзистора и направление продолжения канала третьего транзистора являются параллельными направлению продолжения первой группы сигнальных линий и направлению продолжения второй группы сигнальных линий.
[0024] Например, в подложке отображения, предоставленной посредством по меньшей мере одного варианта осуществления настоящего раскрытия сущности, первая возбуждающая схема сканирования дополнительно содержит шестой транзистор и седьмой транзистор, и шестой транзистор и седьмой транзистор, соответственно, соединяются с первой группой сигнальных линий, направление продолжения канала шестого транзистора и направление продолжения канала седьмого транзистора являются параллельными направлению продолжения первой группы сигнальных линий и направлению продолжения второй группы сигнальных линий.
[0025] По меньшей мере один вариант осуществления настоящего раскрытия сущности предоставляет устройство отображения, содержащее подложку отображения согласно любому из вариантов осуществления настоящего раскрытия сущности.
[0026] По меньшей мере один вариант осуществления настоящего раскрытия сущности предоставляет способ изготовления подложки отображения, содержащий: обеспечение базовой подложки; и последовательное формирование полупроводникового слоя, первого изоляционного слоя, первого проводящего слоя, второго изоляционного слоя, второго проводящего слоя, третьего изоляционного слоя и третьего проводящего слоя на базовой подложке в направлении, перпендикулярном базовой подложке. Множество линий питания, первая группа сигнальных линий и вторая группа сигнальных линий находятся в третьем проводящем слое; первая возбуждающая схема сканирования формируется в полупроводниковом слое, первом проводящем слое и втором проводящем слое; и первая возбуждающая схема сканирования, соответственно, соединяется с множеством линий питания, первой группой сигнальных линий и второй группой сигнальных линий через отверстия, проникающие через первый изоляционный слой, второй изоляционный слой и третий изоляционный слой.
Краткое описание чертежей
[0027] Чтобы ясно иллюстрировать технические решения вариантов осуществления раскрытия сущности, ниже кратко описываются чертежи вариантов осуществления; очевидно, что описанные чертежи относятся только к некоторым вариантам осуществления раскрытия сущности и в силу этого не ограничивают раскрытие сущности.
[0028] Фиг. 1 является принципиальной схемой светоизлучающего управляющего сдвигового регистра;
[0029] Фиг. 2 является временной диаграммой сигналов в случае, если светоизлучающий управляющий сдвиговый регистр, как показано на фиг. 1, работает;
[0030] Фиг. 3 является принципиальной схемой первого резистора и второго резистора, предоставленных посредством по меньшей мере одного варианта осуществления настоящего раскрытия сущности;
[0031] Фиг. 4 является принципиальной схемой подложки отображения, предоставленной посредством по меньшей мере одного варианта осуществления настоящего раскрытия сущности;
[0032] Фиг. 5A является принципиальной схемой, показывающей компоновку подложки отображения, предоставленной посредством по меньшей мере одного варианта осуществления настоящего раскрытия сущности;
[0033] Фиг. 5B является принципиальной схемой, показывающей компоновку подложки отображения, включающей в себя сдвиговый регистр первого каскада второй возбуждающей схемы сканирования;
[0034] Фиг. 6A, 7A, 8 и 9A являются плоскими схемами, показывающими межсоединения соответствующих слоев подложки отображения, как показано на фиг. 5A, соответственно;
[0035] Фиг. 6B, 7B, 8 и 9B являются плоскими схемами, показывающими межсоединения соответствующих слоев сдвигового регистра первого каскада, включенного в подложку отображения, как показано на фиг. 5B, соответственно;
[0036] Фиг. 10 является видом в поперечном сечении подложки отображения, как показано на фиг. 5B, вдоль линии A–A';
[0037] Фиг. 11 является принципиальной схемой устройства отображения, предоставленного посредством по меньшей мере одного варианта осуществления настоящего раскрытия сущности; и
[0038] Фиг. 12 является блок–схемой последовательности операций способа изготовления подложки отображения, предоставленной посредством по меньшей мере одного варианта осуществления настоящего раскрытия сущности.
Подробное описание изобретения
[0039] Чтобы обеспечивать очевидность целей, технических подробностей и преимуществ вариантов осуществления раскрытия сущности, технические решения вариантов осуществления должны описываться четко и понятно в связи с чертежами, связанными с вариантами осуществления раскрытия сущности. Очевидно, что описанные варианты осуществления составляют только часть, а не все варианты осуществления раскрытия сущности. На основе описанных вариантов осуществления в данном документе, специалисты в данной области техники могут получать другой вариант(ы) осуществления без изобретательских усилий, что должно находиться в пределах объема раскрытия сущности.
[0040] Если не указано иное, все технические и научные термины, используемые в данном документе, имеют смысловые значения, идентичные значениям, обычно понимаемым специалистами в области техники, которой принадлежит настоящее раскрытие сущности. Термины, "первый", "второй" и т.д., которые используются в настоящем раскрытии сущности, имеют намерение не указывать любую последовательность, величину или значимость, а отличать различные компоненты. Кроме того, такие термины в единственном числе имеют намерение не ограничивать величину, а указывать наличие по меньшей мере одного. Термины "содержать", "содержащий", "включать в себя", "включающий в себя" и т.д. имеют намерение указывать то, что элементы или объекты, приведенные перед этими терминами, охватывают элементы или объекты и их эквиваленты, перечисленные после этих терминов, но не исключают другие элементы или объекты. Фразы "соединяться", "соединенный" и т.д. имеют намерение не задавать физическое соединение или механическое соединение, а могут включать в себя электрическое соединение, прямо или косвенно. "На", "под", "правый", "левый" и т.п. используются только для того, чтобы указывать относительную позиционную взаимосвязь, и когда позиция объекта, который описывается, изменяется, относительная позиционная взаимосвязь может изменяться, соответственно.
[0041] Ниже описывается настоящее раскрытие сущности со ссылкой на несколько конкретных вариантов осуществления. Чтобы обеспечивать ясность и точность нижеприведенного описания вариантов осуществления настоящего раскрытия сущности, настоящее раскрытие сущности опускает подробное описание известных функций и известных компонентов. В случае если любой компонент варианта осуществления настоящего раскрытия сущности появляется более чем на одном из чертежей, компонент обозначается посредством той же ссылочной позиции на каждом из чертежей.
[0042] Фиг. 1 является принципиальной схемой светоизлучающего управляющего сдвигового регистра. Фиг. 2 является временной диаграммой сигналов в случае, если светоизлучающий управляющий сдвиговый регистр, как показано на фиг. 1, работает. Ниже кратко описывается рабочий процесс светоизлучающего управляющего сдвигового регистра со ссылкой на фиг. 1 и фиг. 2.
[0043] Как показано на фиг. 1, светоизлучающий управляющий сдвиговый регистр 100 содержит десять транзисторов (первый транзистор T1, второй транзистор T2, ..., десятый транзистор T10) и три конденсатора (первый конденсатор C1, второй конденсатор C2 и третий конденсатор C3). Например, в случае если множество светоизлучающих управляющих сдвиговых регистров каскадируются, первый электрод первого транзистора T1 в светоизлучающем управляющем сдвиговом регистре 100 первого каскада выполнен с возможностью соединения с первой линии ESTV1 инициирующего сигнала, чтобы принимать первый инициирующий сигнал ESTV1, первый электрод первого транзистора T1 в каждом из других каскадов светоизлучающих управляющих сдвиговых регистров 100 соединяется со светоизлучающим управляющим сдвиговым регистром 100 предыдущего каскада, чтобы принимать первый выходной сигнал EM, выводимый посредством светоизлучающего управляющего сдвигового регистра 100 предыдущего каскада.
[0044] Помимо этого, на фиг. 1 и фиг. 2, CK представляет контактный вывод первого синхросигнала, ECK представляет линию первого синхросигнала и первый синхросигнал, и контактный вывод CK первого синхросигнала соединяется с линией ECK первого синхросигнала, чтобы принимать первый синхросигнал; CB представляет контактный вывод второго синхросигнала, ECB представляет линию второго синхросигнала и второй синхросигнал, и контактный вывод CB второго синхросигнала соединяется с линией ECB второго синхросигнала, чтобы принимать второй синхросигнал, например, первый синхросигнал ECK и второй синхросигнал ECB могут использовать импульсный сигнал со скважностью импульсов больше 50%; и VGH1 представляет первую линию питания и первое напряжение питания, предоставленное посредством первой линии питания. Например, первое напряжение питания представляет собой постоянное напряжение высокого уровня, и VGL1 представляет третью линию питания и второе напряжение питания, предоставленное посредством третьей линии питания, например, второе напряжение питания представляет собой постоянное напряжение низкого уровня, и первое напряжение питания превышает второе напряжение питания; и N1, N2, N3 и N4 представляют первый узел, второй узел, третий узел и четвертый узел, соответственно.
[0045] Как показано на фиг. 1, электрод затвора первого транзистора T1 соединяется с контактным выводом CK первого синхросигнала (т.е. с линией ECK первого синхросигнала), чтобы принимать первый синхросигнал, первый электрод первого транзистора T1 соединяется с входным контактным выводом IN, и второй электрод первого транзистора T1 соединяется с первым узлом N1. Например, в случае если светоизлучающий управляющий сдвиговый регистр представляет собой сдвиговый регистр первого каскада, входной контактный вывод IN соединяется с первой линией ESTV1 инициирующего сигнала, чтобы принимать первый инициирующий сигнал, в случае если светоизлучающий управляющий сдвиговый регистр представляет собой сдвиговый регистр, отличный от сдвигового регистра первого каскада, входной контактный вывод IN светоизлучающего управляющего сдвигового регистра соединяется с выходным контактным выводом OUT светоизлучающего управляющего сдвигового регистра предыдущего каскада для светоизлучающего управляющего сдвигового регистра.
[0046] Электрод затвора второго транзистора T2 соединяется с первым узлом N1, первый электрод второго транзистора T2 соединяется с линией ECK первого синхросигнала, чтобы принимать первый синхросигнал, и второй электрод второго транзистора T2 соединяется со вторым узлом N2.
[0047] Электрод затвора третьего транзистора T3 соединяется с линией ECK первого синхросигнала, чтобы принимать первый синхросигнал, первый электрод третьего транзистора T3 соединяется с третьей линией VGL1 питания, чтобы принимать второе напряжение питания, и второй электрод третьего транзистора T3 соединяется со вторым узлом N2.
[0048] Электрод затвора четвертого транзистора T4 соединяется с контактным выводом CB второго синхросигнала (т.е. с линией ECB второго синхросигнала), чтобы принимать второй синхросигнал, первый электрод четвертого транзистора T4 соединяется с первым узлом N1, и второй электрод четвертого транзистора T4 соединяется с первым электродом пятого транзистора T5.
[0049] Электрод затвора пятого транзистора T5 соединяется со вторым узлом N2, и второй электрод пятого транзистора T5 соединяется с первой линией VGH питания, чтобы принимать первое напряжение питания.
[0050] Электрод затвора шестого транзистора T6 соединяется со вторым узлом N2, первый электрод шестого транзистора T6 соединяется с линией ECB второго синхросигнала, чтобы принимать второй синхросигнал, и второй электрод шестого транзистора T6 соединяется с третьим узлом N3.
[0051] Первый контактный вывод первого конденсатора C1 соединяется со вторым узлом N2, и второй контактный вывод первого конденсатора C1 соединяется с третьим узлом N3.
[0052] Электрод затвора седьмого транзистора T7 соединяется с линией ECB второго синхросигнала, чтобы принимать второй синхросигнал, первый электрод седьмого транзистора T7 соединяется с третьим узлом N3, и второй электрод седьмого транзистора T7 соединяется с четвертым узлом N4.
[0053] Электрод затвора восьмого транзистора T8 соединяется с первым узлом N1, первый электрод восьмого транзистора T8 соединяется с первой линией VGH1 питания, чтобы принимать первое напряжение питания, и второй электрод восьмого транзистора T8 соединяется с четвертым узлом N4.
[0054] Электрод затвора девятого транзистора T9 соединяется с четвертым узлом N4, первый электрод девятого транзистора T9 соединяется с первой линией VGH1 питания, чтобы принимать первое напряжение питания, и второй электрод девятого транзистора T9 соединяется с выходным контактным выводом OUT.
[0055] Первый контактный вывод третьего конденсатора C3 соединяется с четвертым узлом N4, и второй контактный вывод третьего конденсатора C3 соединяются с первой линией VGH1 питания, чтобы принимать первое напряжение питания.
[0056] Электрод затвора десятого транзистора T10 соединяется с первым узлом N1, первый электрод десятого транзистора T10 соединяется с третьей линией VGL1 питания, чтобы принимать второе напряжение питания, и второй электрод десятого транзистора T10 соединяется с выходным контактным выводом OUT.
[0057] Первый контактный вывод второго конденсатора C2 соединяется с линией ECB второго синхросигнала, чтобы принимать второй синхросигнал, и второй контактный вывод второго конденсатора C2 соединяется с первым узлом N1.
[0058] Транзисторы в светоизлучающем управляющем сдвиговом регистре 100, как показано на фиг. 1, описываются посредством рассмотрения транзисторов с каналом p–типа в качестве примера, т.е. каждый транзистор включается в случае, если электрод затвора каждого транзистора соединяется с низким уровнем, и каждый транзистор выключается в случае, если электрод затвора каждого транзистора соединяется с высоким уровнем. В этом случае, первый электрод может представлять собой электрод истока, и второй электрод может представлять собой электрод стока.
[0059] Вариант осуществления настоящего раскрытия сущности содержит, но не только, конфигурацию, как показано на фиг. 1, например, соответствующие транзисторы в светоизлучающем управляющем сдвиговом регистре 100, как показано на фиг. 1, также могут представлять собой транзисторы с каналом n–типа или могут представлять собой транзисторы с каналом p–типа и транзисторы с каналом n–типа, при условии, что полярности порта выбранного типа транзистора, соответственно, соединяются в соответствии с полярностями порта соответствующего транзистора в вариантах осуществления настоящего раскрытия сущности.
[0060] Фиг. 2 является временной диаграммой сигналов в случае, если светоизлучающий управляющий сдвиговый регистр, как показано на фиг. 1, работает. Ниже подробно описывается рабочий процесс светоизлучающего управляющего сдвигового регистра со ссылкой на фиг. 1 и фиг. 2. Например, в дальнейшем описывается принцип работы светоизлучающего управляющего сдвигового регистра 100 первого каскада, и принцип работы других каскадов светоизлучающих управляющих сдвиговых регистров 100 является аналогичным принципу работы светоизлучающего управляющего сдвигового регистра 100 первого каскада и не описывается снова. Как показано на фиг. 2, рабочий процесс светоизлучающего управляющего сдвигового регистра 100 содержит шесть фаз, а именно, первую фазу P1, вторую фазу P2, третью фазу P3, четвертую фазу P4, пятую фазу P5 и шестую фазу P6, и фиг. 2 показывает временные формы сигнала для соответствующих сигналов в каждой фазе.
[0061] В первой фазе P1, как показано на фиг. 2, первый синхросигнал ECK имеет низкий уровень, так что первый транзистор T1 и третий транзистор T3 включаются, и включенный первый транзистор T1 передает высокоуровневый первый инициирующий сигнал ESTV1 в первый узел N1 таким образом, что уровень первого узла N1 переходит к высокому уровню, так что второй транзистор T2, восьмой транзистор T8 и десятый транзистор T10 выключаются. Помимо этого, включенный третий транзистор T3 передает второе напряжение питания низкого уровня VGL1 во второй узел N2, в силу этого приводя к тому, что уровень второго узла N2 переходит к низкому уровню, так что пятый транзистор T5 и шестой транзистор T6 включаются. Поскольку второй синхросигнал ECB имеет высокий уровень, седьмой транзистор T7 выключается. Помимо этого, вследствие функции накопления третьего конденсатора C3, уровень четвертого узла N4 может поддерживаться равным высокому уровню, в силу этого приводя к тому, что девятый транзистор T9 выключается. В первой фазе P1, поскольку девятый транзистор T9 и десятый транзистор T10 выключаются, первый выходной сигнал, выводимый из выходного контактного вывода OUT_1 светоизлучающего управляющего сдвигового регистра 100, поддерживается равным предыдущему минимальному уровню.
[0062] Во второй фазе P2, как показано на фиг. 4, второй синхросигнал ECB имеет низкий уровень, так что четвертый транзистор T4 и седьмой транзистор T7 включаются. Поскольку первый синхросигнал ECK имеет высокий уровень, первый транзистор T1 и третий транзистор T3 выключаются. Вследствие функции накопления первого конденсатора C1, второй узел N2 может продолжать оставаться на низком уровне предыдущей фазы, так что пятый транзистор T5 и шестой транзистор T6 включаются. Первое напряжение VGH1 питания высокого уровня передается в первый узел N1 через включенный пятый транзистор T5 и включенный четвертый транзистор T4 таким образом, что уровень первого узла N1 продолжает оставаться на высоком уровне предыдущей фазы, так что второй транзистор T2, восьмой транзистор T8 и десятый транзистор T10 выключаются. Помимо этого, низкоуровневый второй синхросигнал ECB передается в четвертый узел N4 через включенный шестой транзистор T6 и включенный седьмой транзистор T7 таким образом, что уровень четвертого узла N4 переходит к низкому уровню, так что девятый транзистор T9 включается, включенный девятый транзистор T9 выводит первое напряжение VGH1 питания высокого уровня таким образом, что первый выходной сигнал, выводимый из выходного контактного вывода OUT_1 светоизлучающего управляющего сдвигового регистра 100 во второй фазе P2, имеет высокий уровень.
[0063] В третьей фазе P3, как показано на фиг. 4, первый синхросигнал ECK имеет низкий уровень, так что первый транзистор T1 и третий транзистор T3 включаются. Второй синхросигнал ECB имеет высокий уровень, так что четвертый транзистор T4 и седьмой транзистор T7 выключаются. Вследствие функции накопления третьего конденсатора C3, уровень четвертого узла N4 может поддерживаться равным низкому уровню предыдущей фазы, так что девятый транзистор T9 остается включенным, включенный девятый транзистор T9 выводит первое напряжение VGH1 питания высокого уровня таким образом, что первый выходной сигнал, выводимый из выходного контактного вывода OUT_1 светоизлучающего управляющего сдвигового регистра 100 в третьей фазе P3, по–прежнему имеет высокий уровень. Одновременно, в этой фазе, выходной контактный вывод OUT_2 светоизлучающего управляющего сдвигового регистра 100 второго каскада выводит сигнал с высоким уровнем (подробное описание светоизлучающего управляющего сдвигового регистра 100 второго каскада может ссылаться на рабочий процесс светоизлучающего управляющего сдвигового регистра первого каскада во второй фазе P2, описанный выше).
[0064] В четвертой фазе P4, как показано на фиг. 4, первый синхросигнал ECK имеет высокий уровень, так что первый транзистор T1 и третий транзистор T3 выключаются. Второй синхросигнал ECB имеет низкий уровень, так что четвертый транзистор T4 и седьмой транзистор T7 включаются. Вследствие функции накопления второго конденсатора C2, уровень первого узла N1 остается имеющим высокий уровень предыдущей фазы, так что второй транзистор T2, восьмой транзистор T8 и десятый транзистор T10 выключаются. Вследствие функции накопления первого конденсатора C1, второй узел N2 продолжает оставаться на низком уровне предыдущей фазы, так что пятый транзистор T5 и шестой транзистор T6 включаются. Помимо этого, низкоуровневый второй синхросигнал ECB передается в четвертый узел N4 через включенный шестой транзистор T6 и включенный седьмой транзистор T7, в силу этого приводя к тому, что уровень четвертого узла N4 переходит к низкому уровню, и в силу этого девятый транзистор T9 включается, включенный девятый транзистор T9 выводит первое напряжение VGH1 питания высокого уровня таким образом, что первый выходной сигнал, выводимый из выходного контактного вывода OUT_1 светоизлучающего управляющего сдвигового регистра 100 в четвертой фазе P4, по–прежнему имеет высокий уровень. Одновременно, в этой фазе, выходной контактный вывод OUT_2 светоизлучающего управляющего сдвигового регистра 100 второго каскада выводит сигнал с высоким уровнем (подробное описание светоизлучающего управляющего сдвигового регистра 100 второго каскада может ссылаться на рабочий процесс светоизлучающего управляющего сдвигового регистра первого каскада в третьей фазе P3, описанный выше).
[0065] В пятой фазе P5, как показано на фиг. 4, первый синхросигнал ECK имеет низкий уровень, так что первый транзистор T1 и третий транзистор T3 включаются. Второй синхросигнал ECB имеет высокий уровень, так что четвертый транзистор T4 и седьмой транзистор T7 выключаются. Включенный первый транзистор T1 передает низкоуровневый первый инициирующий сигнал ESTV в первый узел N1 таким образом, что уровень первого узла N1 переходит к низкому уровню.
[0066] Например, в пятой фазе P5, напряжение низкого уровня первого синхросигнала ECK составляет –6 В, и напряжение низкого уровня первого инициирующего сигнала ESTV1 составляет –6 В, и пороговое напряжение Vth первого транзистора T1 составляет –1,5 В. Поскольку первый транзистор T1 представляет собой транзистор с каналом p–типа, чтобы включать первый транзистор T1, напряжение Vgs между электродом затвора и электродом истока первого транзистора T1 должно быть меньше порогового напряжения Vth первого транзистора T1, и в силу этого в случае, если первый узел N1 заряжается до (–4,5) В, первый транзистор T1 выключается, и в это время, заряд первого узла N1 прекращается, т.е. в этой фазе, напряжение низкого уровня первого узла N1 составляет –4,5 В, так что второй транзистор T2, восьмой транзистор T8 и десятый транзистор T10 включаются. Включенный второй транзистор T2 передает низкоуровневый первый синхросигнал ECK во второй узел N2 таким образом, что уровень второго узла N2 дополнительно может понижаться, и в силу этого второй узел N2 продолжает оставаться на низком уровне предыдущей фазы, в силу этого приводя к тому, что пятый транзистор T5 и шестой транзистор T6 включаются. Помимо этого, включенный восьмой транзистор T8 передает первое напряжение VGH1 питания высокого уровня в четвертый узел N4, в силу этого приводя к тому, что уровень четвертого узла N4 переходит к высокому уровню, так что девятый транзистор T9 выключается. Включенный десятый транзистор T10 выводит второе напряжение VGL питания низкого уровня (например, –6 В) в ответ на низкий уровень (например, –4,5 В) первого узла N1, аналогично, пороговое напряжение Vth десятого транзистора T10 составляет –1,5 В, чтобы включать десятый транзистор T10, напряжение Vgs между электродом затвора и электродом истока десятого транзистора T10 должно быть меньше порогового напряжения Vth десятого транзистора T10, и в силу этого в случае, если напряжение, выводимое из выходного контактного вывода OUT, составляет –3 В, десятый транзистор T10 выключается, т.е. напряжение низкого уровня, выводимое из выходного контактного вывода OUT, составляет –3 В в этой фазе, так что выходной сигнал, выводимый из выходного контактного вывода OUT_1 светоизлучающего управляющего сдвигового регистра 100 в пятой фазе P5, становится первым низким уровнем (например, –3 В). Одновременно, в этой фазе, выходной контактный вывод OUT_2 светоизлучающего управляющего сдвигового регистра 100 второго каскада выводит сигнал с высоким уровнем (подробное описание светоизлучающего управляющего сдвигового регистра 100 второго каскада может ссылаться на рабочий процесс светоизлучающего управляющего сдвигового регистра первого каскада в четвертой фазе P4, описанный выше).
[0067] В шестой фазе P6, как показано на фиг. 4, первый синхросигнал ECK имеет высокий уровень, и второй синхросигнал ECB имеет низкий уровень, так что четвертый транзистор T4 и седьмой транзистор T7 включаются. Поскольку второй синхросигнал ECB изменяется с высокого уровня в пятой фазе P5 на низкий уровень, например, величина изменения составляет Δt (например, более 6 В), согласно эффекту использования компенсационной обратной связи второго конденсатора C2, уровень первого узла N1 изменяется с низкого уровня (например, –4,5 В) в пятой фазе P5 на более низкий уровень (например, –4,5 В–Δt), так что второй транзистор T2 и десятый транзистор T10 включаются под управлением низкого уровня (например, –4,5 В–Δt) первого узла N1, согласно характеристикам проводимости десятого транзистора T10, описанного выше, второе напряжение VGL питания низкого уровня (например, –6 В) может полностью выводиться на выходной контактный вывод OUT. Например, в шестой фазе P6, напряжение, выводимое из выходного контактного вывода OUT, имеет второй низкий уровень (например, –6 В). Одновременно, в этой фазе, выходной контактный вывод OUT_2 первого сдвигового регистра 100 второго каскада выводит сигнал с низким уровнем (например, –3 В, и подробное описание может ссылаться на рабочий процесс первого сдвигового регистра первого каскада в четвертой фазе P4, описанный выше).
[0068] Например, как показано на фиг. 1, на левой стороне подложки отображения, поскольку межсоединения являются плотными, пространство, оставленное для первой линии ESTV1 инициирующего сигнала, является небольшим, что неудобно для того, чтобы вводить множество линий инициирующего сигнала. Помимо этого, как показано на фиг. 1, поскольку имеется только одна первая линия VGH1 питания, и пятый транзистор T5, восьмой транзистор T8 и девятый транзистор T9 должны обматываться с помощью провода, чтобы соединяться с первой линией VGH1 напряжения питания, за счет этого увеличивая занятое пространство подложки отображения в вертикальном направлении, что является невыгодным для компоновочной конструкции подложки отображения.
[0069] По меньшей мере один вариант осуществления настоящего раскрытия сущности предоставляет подложку отображения, и подложка отображения содержит: базовую подложку, содержащую область пиксельной матрицы и периферийную область; и первую возбуждающую схему сканирования, множество линий питания, первую группу сигнальных линий и вторую группу сигнальных линий, которые находятся в периферийной области и расположены на первой стороне базовой подложки. Первая возбуждающая схема сканирования содержит множество каскадных первых сдвиговых регистров; множество линий питания выполнены с возможностью предоставлять множество напряжений питания во множество каскадных первых сдвиговых регистров в первой возбуждающей схеме сканирования; первая группа сигнальных линий содержит по меньшей мере одну линию синхронизирующего сигнала, выполненную с возможностью предоставлять по меньшей мере один синхронизирующий сигнал во множество каскадных первых сдвиговых регистров в первой возбуждающей схеме сканирования; вторая группа сигнальных линий содержит первую линию инициирующего сигнала, выполненную с возможностью соединения с первым сдвиговым регистром первого каскада из множества каскадных первых сдвиговых регистров в первой возбуждающей схеме сканирования и предоставлять первый инициирующий сигнал в первый сдвиговый регистр первого каскада; и первая линия инициирующего сигнала находится между множеством линий питания и областью пиксельной матрицы.
[0070] По меньшей мере один вариант осуществления настоящего раскрытия сущности также предоставляет устройство отображения и способ изготовления, соответствующие вышеуказанной подложке отображения.
[0071] В подложке отображения, предоставленной посредством вышеуказанного варианта осуществления настоящего раскрытия сущности, первая линия инициирующего сигнала располагается между множеством линий питания и областью пиксельной матрицы, чтобы упрощать введение сигнальных линий, что способствует отображению на панели отображения большого размера.
[0072] Ниже подробно описываются варианты осуществления настоящего раскрытия сущности и некоторые их примеры со ссылкой на прилагаемые чертежи.
[0073] По меньшей мере один вариант осуществления настоящего раскрытия сущности предоставляет подложку отображения. Например, подложка отображения может применяться к возбуждающей схеме сканирования, которая возбуждает одну строку каждый раз, т.е. выходной сигнал, выводимый посредством однокаскадного сдвигового регистра, возбуждает только одну строку пиксельных единиц. Поскольку нагрузки, которые должны возбуждаться посредством возбуждающей схемы сканирования, которая возбуждает одну строку каждый раз, меньше половины нагрузок, которые должны 1возбуждаться посредством возбуждающей схемы сканирования, которая возбуждает двойные строки каждый раз, и в силу этого возбуждающая схема сканирования, которая возбуждает одну строку каждый раз, имеет более сильную возбуждающую способность и является более подходящей для отображения на панели отображения большого размера.
[0074] Следует отметить, что подложка отображения также может применяться к возбуждающей схеме сканирования, которая возбуждает двойные строки каждый раз, т.е. выходной сигнал, выводимый посредством однокаскадного сдвигового регистра, может возбуждать две строки пиксельных единиц, и варианты осуществления настоящего раскрытия сущности не ограничены этим.
[0075] Фиг. 4 является принципиальной схемой подложки отображения согласно по меньшей мере одному варианту осуществления настоящего раскрытия сущности. Например, как показано на фиг. 4, подложка 1 отображения содержит: базовую подложку 10, первую возбуждающую схему 130 сканирования, множество линий 140 питания, первую группу 150 сигнальных линий и вторую группу 160 сигнальных линий.
[0076] Например, базовая подложка 100 может быть изготовлена, например, из стекла, пластика, кварца или других подходящих материалов, и варианты осуществления настоящего раскрытия сущности не ограничивают материал базовой подложки 100. Например, базовая подложка 10 содержит область 110 пиксельной матрицы и периферийную область 120, первая возбуждающая схема 130 сканирования, множество линий 140 питания, первая группа 150 сигнальных линий и вторая группа 160 сигнальных линий находятся в периферийной области 120 и расположены на первой стороне базовой подложки 10, например, на левой стороне базовой подложки 10.
[0077] Например, область 110 пиксельной матрицы включает в себя множество пиксельных единиц P, размещаемых в матрице. Например, каждая из множества пиксельных единиц P включает в себя пиксельную схему и, например, дополнительно может включать в себя светоизлучающий элемент (не показан).
[0078] Например, первая возбуждающая схема 130 сканирования содержит множество каскадных первых сдвиговых регистров 100, например, содержит множество первых сдвиговых регистров 100, как показано на фиг. 1. Для понятности и краткости, первый сдвиговый регистр 100 ниже называется просто сдвиговым регистром 100. Нижеприведенные варианты осуществления являются идентичными вариантам осуществления, описанным в данном документе, и аналогичные части не описываются снова. Например, выходные контактные выводы множества сдвиговых регистров 100, соответственно, соединяются со светоизлучающими управляющими контактными выводами соответствующих строк пиксельных схем, расположенных в области пиксельной матрицы, чтобы предоставлять выходные сигналы (например, светоизлучающие управляющие сигналы) в соответствующие строки пиксельных схем, за счет этого возбуждая светоизлучающие элементы с возможностью излучать свет. Например, пиксельная схема может представлять собой пиксельную схему, включающую в себя схемную структуру, например, 2T1C, 4T2C, 8T2C и т.п., в данной области техники, и подробности не описываются в данном документе.
[0079] Например, первая возбуждающая схема 130 сканирования включает в себя по меньшей мере один транзистор, и направление продолжения канала по меньшей мере одного транзистора является параллельным направлению продолжения первой группы 150 сигнальных линий и направлению продолжения второй группы 160 сигнальных линий, так что зона первой возбуждающей схемы 130 сканирования в направлении, перпендикулярном направлению длины канала, может уменьшаться, степень совпадения процесса повышается, и лучший канальный эффект формируется.
[0080] Например, первая возбуждающая схема 130 сканирования включает в себя первый транзистор T1, второй транзистор T2 и третий транзистор T3, первый транзистор T1, второй транзистор T2 и третий транзистор T3, соответственно, соединяются с первой группой 150 сигнальных линий, например, соединяются с линией ECK первого синхросигнала в первой группе 150 сигнальных линий. Например, направление продолжения канала первого транзистора T1, направление продолжения канала второго транзистора T2 и направление продолжения канала третьего транзистора T3 являются параллельными направлению продолжения первой группы 150 сигнальных линий и направлению продолжения второй группы 160 сигнальных линий. Например, направление продолжения канала транзистора представляет собой направление продолжения из первого электрода транзистора во второй электрод транзистора, например, направление продолжения из первого электрода первого транзистора T1 во второй электрод первого транзистора T1.
[0081] Например, первая возбуждающая схема 130 сканирования дополнительно включает в себя шестой транзистор T6 и седьмой транзистор T7, и шестой транзистор T6 и седьмой транзистор T7, соответственно, соединяются с первой группой 150 сигнальных линий. Направление продолжения канала шестого транзистора T6 и направление продолжения канала седьмого транзистора T7 являются параллельными направлению продолжения первой группы 150 сигнальных линий и направлению продолжения второй группы 160 сигнальных линий.
[0082] Например, множество линий 140 питания выполнены с возможностью предоставлять множество напряжений питания во множество каскадных сдвиговых регистров 100 в первой возбуждающей схеме 130 сканирования. Например, первое напряжение питания (к примеру, имеющее высокий уровень постоянного тока), второе напряжение питания (к примеру, имеющее низкий уровень постоянного тока) и т.п. предоставляются посредством множества линий 140 питания.
[0083] Первая группа 150 сигнальных линий содержит по меньшей мере одну линию синхронизирующего сигнала, например, содержит линию ECK первого синхросигнала и линию ECB второго синхросигнала, и по меньшей мере одна линия синхронизирующего сигнала выполнена с возможностью предоставлять по меньшей мере один синхронизирующий сигнал, к примеру, первый синхросигнал ECK и второй синхросигнал ECB, описанные выше, во множество каскадных сдвиговых регистров 100 в первой возбуждающей схеме 130 сканирования.
[0084] Например, в по меньшей мере одном примере, вторая группа 160 сигнальных линий содержит первую линию ESTV1 инициирующего сигнала, выполненную с возможностью соединения со сдвиговым регистром первого каскада во множестве каскадных сдвиговых регистров 100 в первой возбуждающей схеме 150 сканирования и предоставлять первый инициирующий сигнал в сдвиговый регистр первого каскада. Например, первая линия ESTV1 инициирующего сигнала расположена между множеством линий 140 питания и областью 110 пиксельной матрицы. Например, как показано на фиг. 4, первая линия ESTV1 инициирующего сигнала может быть расположена на правой стороне первой возбуждающей схемы 130 сканирования, т.е. ортографическая проекция первой линии ESTV1 инициирующего сигнала на базовой подложке 10 расположена между ортографической проекцией первой возбуждающей схемы 130 сканирования на базовой подложке 10 и ортографической проекцией области 110 пиксельной матрицы на базовой подложке 10. Конечно, первая линия ESTV1 инициирующего сигнала также может быть расположена между транзисторами первой возбуждающей схемы 130 сканирования, т.е. ортографическая проекция первой линии ESTV1 инициирующего сигнала на базовой подложке 10 и ортографическая проекция первой возбуждающей схемы 130 сканирования на базовой подложке 10 по меньшей мере частично перекрываются друг с другом, при условии, что может удовлетворяться то, что первая линия ESTV1 инициирующего сигнала располагается в зоне, в которой межсоединения не являются плотными, с тем чтобы упрощать введение линии инициирующего сигнала, и варианты осуществления настоящего раскрытия сущности не ограничены этим.
[0085] Следует отметить, что подложка отображения дополнительно может содержать множество возбуждающих схем сканирования и множество линий инициирующего сигнала, соответственно, соединенных со сдвиговыми регистрами первого каскада множества возбуждающих схем сканирования, и варианты осуществления настоящего раскрытия сущности не ограничивают этот случай.
[0086] Например, в некоторых примерах, в случае если подложка отображения дополнительно включает в себя множество возбуждающих схем сканирования, таких как вторая возбуждающая схема сканирования, третья возбуждающая схема сканирования и т.п., подложка отображения дополнительно включает в себя множество линий инициирующего сигнала, таких как вторая линия ESTV2 инициирующего сигнала, соединенная со сдвиговым регистром первого каскада второй возбуждающей схемы сканирования, и третья линия инициирующего сигнала, соединенная со сдвиговым регистром первого каскада третьей возбуждающей схемы сканирования. Например, множество возбуждающих схем сканирования, таких как вторая возбуждающая схема сканирования и третья возбуждающая схема сканирования, имеют структуру, идентичную структуре первой возбуждающей схемы сканирования, и первая возбуждающая схема сканирования и множество возбуждающих схем сканирования, таких как вторая возбуждающая схема сканирования и третья возбуждающая схема сканирования, последовательно размещаются, чтобы объединенно возбуждать область пиксельной матрицы подложки отображения. Например, область пиксельной матрицы включает в себя множество областей отображения, которые не перекрываются друг с другом (например, помещаются рядом), и множество возбуждающих схем сканирования, таких как первая возбуждающая схема сканирования, вторая возбуждающая схема сканирования и третья возбуждающая схема сканирования, соответственно, возбуждают области отображения, соответствующие им.
[0087] Например, в случае если множество возбуждающих схем сканирования включены, вторая группа 160 сигнальных линий дополнительно включает в себя множество линий инициирующего сигнала. Например, множество линий инициирующего сигнала могут быть расположены между множеством линий 140 питания и областью 110 пиксельной матрицы, например, могут быть расположены на правой стороне соответствующих возбуждающих схем сканирования или могут по меньшей мере частично перекрываться с соответствующими возбуждающими схемами сканирования, при условии, что может удовлетворяться то, что множество линий инициирующего сигнала располагаются в зоне, в которой межсоединения не являются плотными, с тем чтобы упрощать введение линий инициирующего сигнала, и варианты осуществления настоящего раскрытия сущности не ограничены этим.
[0088] Подложка отображения, предоставленная посредством вышеуказанного варианта осуществления настоящего раскрытия сущности, посредством регулирования позиции первой линии инициирующего сигнала, исключает такие проблемы, как неспособность вводить дополнительные сигнальные линии и соединение обмоток вследствие плотных межсоединений, и является более преимущественной для реализации конструкции с узкой рамкой панели отображения, за счет этого упрощая достижение отображения на панели отображения большого размера.
[0089] Фиг. 5A является принципиальной схемой, показывающей компоновку подложки отображения согласно по меньшей мере одному варианту осуществления настоящего раскрытия сущности. Фиг. 5B является принципиальной схемой, показывающей компоновку подложки отображения, включающей в себя сдвиговый регистр первого каскада второй возбуждающей схемы сканирования. Фиг. 10 является видом в поперечном сечении подложки отображения, как показано на фиг. 5B, вдоль линии A–A'. Конечно, фиг. 10 также может использоваться для того, чтобы пояснять пакетированную структуру, как показано на фиг. 5A.
[0090] Следует отметить, что пакетированная структура сдвигового регистра первого каскада, как показано на фиг. 5B, может применяться к сдвиговому регистру первого каскада каждой возбуждающей схемы сканирования, при условии, что соединение между сдвиговым регистром первого каскада каждой возбуждающей схемы сканирования и соответствующим инициирующим сигналом может изменяться, т.е. сдвиговый регистр первого каскада первой возбуждающей схемы сканирования соединяется с первой линией ESTV1 инициирующего сигнала, сдвиговый регистр первого каскада второй возбуждающей схемы сканирования соединяется со второй линией ESTV2 инициирующего сигнала, ..., и т.д.
[0091] Фиг. 6A, 7A, 8 и 9A являются плоскими схемами, показывающими межсоединения соответствующих слоев подложки отображения, как показано на фиг. 5A, соответственно. Фиг. 6A является плоской схемой, показывающей полупроводниковый слой подложки отображения согласно по меньшей мере одному варианту осуществления настоящего раскрытия сущности, фиг. 7A является плоской схемой, показывающей первый проводящий слой подложки отображения согласно по меньшей мере одному варианту осуществления настоящего раскрытия сущности, фиг. 8A является плоской схемой, показывающей второй проводящий слой подложки отображения согласно по меньшей мере одному варианту осуществления настоящего раскрытия сущности и фиг. 9A является плоской схемой, показывающей третий проводящий слой подложки отображения согласно по меньшей мере одному варианту осуществления настоящего раскрытия сущности.
[0092] Например, межслойные изоляционные слои (например, содержащие первый изоляционный слой, второй изоляционный слой и третий изоляционный слой) могут быть расположены между слоистыми структурами, как показано на фиг. 6A–9A. Например, первый изоляционный слой 350 (как показано на фиг. 10) расположен между полупроводниковым слоем 310, как показано на фиг. 6A, и первым проводящим слоем 320, как показано на фиг. 7A, второй изоляционный слой 360 (как показано на фиг. 10) расположен между первым проводящим слоем 320, как показано на фиг. 7A, и вторым проводящим слоем 330, как показано на фиг. 8, и третий изоляционный слой 370 (показан на фиг. 10) расположен между вторым проводящим слоем 330, как показано на фиг. 8, и третьим проводящим слоем 340, как показано на фиг. 9A.
[0093] Например, как показано на фиг. 10, подложка отображения дополнительно содержит четвертый изоляционный слой 380, и четвертый изоляционный слой 380 расположен на третьем проводящем слое 340 и выполнен с возможностью защищать третий проводящий слой 340.
[0094] Например, материалы первого изоляционного слоя 350, второго изоляционного слоя 360, третьего изоляционного слоя 370 и четвертого изоляционного слоя 380 могут содержать неорганический изоляционный материал, такой как SiNx, SiOx, SiNxOy, органический изоляционный материал, такой как органическая смола, либо другой подходящий материал, и варианты осуществления настоящего раскрытия сущности не ограничены этим.
[0095] Следует отметить, что, подложка отображения, как показано на фиг. 5A, описывается посредством рассмотрения компоновочной конструкции сдвигового регистра в первой возбуждающей схеме сканирования и сигнальной линии, соединенной со сдвиговым регистром, в качестве примера, компоновочные реализации оставшихся каскадов сдвиговых регистров могут означать компоновочную реализацию, как показано на фиг. 5A, и подробности не описываются в данном документе. Конечно, оставшиеся каскады сдвиговых регистров также могут приспосабливать другие компоновочные реализации, и варианты осуществления настоящего раскрытия сущности не ограничивают компоновочные реализации оставшихся каскадов сдвиговых регистров.
[0096] Ниже подробно описывается подложка отображения, предоставленная посредством по меньшей мере одного варианта осуществления настоящего раскрытия сущности, со ссылкой на фиг. 5A–9A.
[0097] Например, первый транзистор T1 – десятый транзистор T10 сдвигового регистра 100, как показано на фиг. 5A, могут формироваться на полупроводниковом слое 310, как показано на фиг. 6A. Полупроводниковый слой 310 может формировать рисунок с использованием полупроводникового материала. Например, как показано на фиг. 6A, полупроводниковый слой 310 может иметь короткую стержневидную форму или искривленную или изогнутую форму по мере необходимости и может использоваться для того, чтобы формировать активные слои первого транзистора T1 – десятого транзистора T10, описанных выше. Каждый из активных слоев может содержать область истока, область стока и область канала между областью истока и область стока. Например, область канала может быть легирована с примесями, чтобы иметь характеристики полупроводников; область истока и область стока расположены на обеих сторонах области канала и могут быть легированы с примесями и в силу этого иметь проводимость. Например, область истока соответствует электроду истока (или первому электроду) транзистора, и область стока соответствует электроду стока (или второму электроду) транзистора. Например, как показано на фиг. 10, посредством рассмотрения первого транзистора T1 в качестве примера, активный слой первого транзистора T1 содержит область S1 истока, область D1 стока (показана посредством пунктирной линии на фиг. 10) и область P1 канала, первый транзистор T1 дополнительно содержит электрод G1 затвора, электрод G1 затвора расположен в первом проводящем слое 320, который описывается ниже, и не описывается в данном документе. Следует отметить, что область D1 стока первого транзистора не показана в виде в поперечном сечении вдоль направления A–A' по фиг. 5B. Чтобы обеспечивать ясное описание, область D1 стока первого транзистора T1 добавляется с пунктирной линией на фиг. 10.
[0098] Например, материал полупроводникового слоя 310 может содержать оксидный полупроводник, органический полупроводник или аморфный кремний, поликристаллический кремний и т.п. Например, оксидный полупроводник содержит структуру "металл–оксид–полупроводник" (например, оксид индия, галия и цинка (IGZO)), поликристаллический кремний содержит низкотемпературный поликристаллический кремний или высокотемпературный поликристаллический кремний, и варианты осуществления настоящего раскрытия сущности не ограничивают материал полупроводникового слоя 310. Следует отметить, что вышеуказанные область истока и область стока могут представлять собой области, легированные с примесями n–типа или примесями p–типа, и варианты осуществления настоящего раскрытия сущности не ограничивают этот случай.
[0099] Следует отметить, что в других примерах, первый электрод и второй электрод каждого транзистора также могут быть расположены в другом проводящем слое и соединяются с соответствующим активным слоем через отверстия, расположенные в изоляционном слое между другим проводящим слоем и полупроводниковым слоем, и варианты осуществления настоящего раскрытия сущности не ограничивают этот случай.
[00100] Фиг. 7A показывает первый проводящий слой 320 подложки отображения, первый проводящий слой 320 располагается на первом изоляционном слое таким образом, что первый проводящий слой 320 изолируется от полупроводникового слоя 310. Например, первый проводящий слой 320 может содержать первые электроды CE11, CE12, CE13 первого конденсатора C1 – третьего конденсатора C3 и электроды затвора первого транзистора T1 – десятого транзистора T10, и, соответственно, первый изоляционный слой также упоминается как изоляционный слой затвора. Как показано на фиг. 7A, электроды затвора первого транзистора T1 – десятого транзистора T10, соответственно, представляют собой перекрывающиеся части структур полупроводникового слоя соответствующих транзисторов и межсоединений в первом проводящем слое 320.
[00101] Фиг. 8 показывает второй проводящий слой 330 подложки отображения, и второй проводящий слой 330 включает в себя вторые электроды CE21, CE22 и CE23 первого конденсатора C1 – третьего конденсатора C3. Например, второй электрод CE21 по меньшей мере частично перекрывается с первым электродом CE11, чтобы формировать первый конденсатор C1, второй электрод CE22 по меньшей мере частично перекрывается с первым электродом CE12, чтобы формировать второй конденсатор C2, и второй электрод CE23 по меньшей мере частично перекрывается с первым электродом CE13, чтобы формировать третий конденсатор C3.
[00102] Фиг. 9A показывает третий проводящий слой 340 подложки отображения, и третий проводящий слой 340 содержит первую группу 150 сигнальных линий, множество линий 140 питания и вторую группу 160 сигнальных линий. Следует отметить, что третий проводящий слой дополнительно содержит проводящие соединительные части для соединения соответствующих транзисторов, конденсаторов и сигнальных линий. Как показано на фиг. 5A и 9A, первая группа 150 сигнальных линий, множество линий 140 питания и вторая группа 160 сигнальных линий соединяются с транзисторами, которые должны соединяться с первой группой 150 сигнальных линий, множеством линий 140 питания и второй группой 160 сигнальных линий, в оставшихся слоях через по меньшей мере одно отверстие, и транзисторы также соединяются через по меньшей мере одно отверстие или имеют мостовое соединение через проводящие соединительные части, и подробности не описываются повторно в данном документе.
[00103] Например, материал вышеописанного третьего проводящего слоя 340 может содержать алюминий, алюминиевый сплав, медь, медный сплав или любой другой подходящий материал, что не ограничено посредством вариантов осуществления настоящего раскрытия сущности. Например, материал первого проводящего слоя 320 и материал второго проводящего слоя 330 могут быть теми же, что и материал третьего проводящего слоя 340, и подробности не описываются повторно в данном документе.
[00104] Фиг. 5A является принципиальной схемой, показывающей пакетированную позиционную взаимосвязь полупроводникового слоя 310, как показано на фиг. 6A, первого проводящего слоя 320, как показано на фиг. 7A, второго проводящего слоя 330, как показано на фиг. 8, и третьего проводящего слоя 340, как показано на фиг. 9A.
[00105] Как показано на фиг. 5A и фиг. 9A в по меньшей мере одном примере, подложка отображения содержит первую группу 150 сигнальных линий (например, содержащую линию ECK первого синхросигнала и линию ECB второго синхросигнала), множество линий 140 питания (например, содержащих третью линию VGL1 питания, первую линию VGH1 питания и четвертую линию VGL2 питания) и вторую группу 160 сигнальных линий (например, содержащую первую линию ESTV1 инициирующего сигнала), и первая группа 150 сигнальных линий, множество линий 140 питания и вторая группа 160 сигнальных линий последовательно располагаются в направлении строк. Следует отметить, что в случае, если подложка отображения содержит вторую возбуждающую схему сканирования, например, вторая группа 160 сигнальных линий дополнительно содержит вторую линию ESTV2 инициирующего сигнала.
[00106] В некоторых вариантах осуществления, как показано на фиг. 4 или фиг. 5A, вторая группа 160 сигнальных линий расположена на стороне первой возбуждающей схемы 130 сканирования, смежной с областью 110 пиксельной матрицы, и первая группа 150 сигнальных линий расположена на другой стороне первой возбуждающей схемы 130 сканирования, расположенной напротив стороны, на которой расположена вторая группа 160 сигнальных линий. Например, как показано на фиг. 4 или фиг. 5A, вторая группа 160 сигнальных линий расположена на правой стороне сдвигового регистра 100, и первая группа 150 сигнальных линий расположена на левой стороне сдвигового регистра 100.
[00107] В варианте осуществления, посредством расположения второй группы 160 сигнальных линий, содержащей первую линию ESTV1 инициирующего сигнала и вторую линию ESTV2 инициирующего сигнала, на правой стороне сдвигового регистра, т.е. вторая группа 160 сигнальных линий располагается отдельно от первой группы сигнальных линий 150 и множества линий 140 питания таким образом, чтобы исключать плотные межсоединения, вызываемые посредством слишком большого числа сигнальных линий, расположенных на левой стороне, за счет этого исключая такую проблему, что пространство, оставленное для линий инициирующего сигнала, является слишком небольшим вследствие плотных межсоединений, что затрагивает введение других сигнальных линий.
[00108] В некоторых других примерах, как показано на фиг. 5A, множество линий 140 питания содержат первую линию VGH1 питания, вторую линию VGH2 питания, третью линию VGL1 питания и четвертую линию VGL2 питания. Например, первая линия VGH1 питания и вторая линия VGH2 питания предоставляют одно и то же первое напряжение питания, например, высокое постоянное напряжение.
[00109] Например, ортографическая проекция первой линии VGH1 питания на базовой подложке 10 частично перекрывается с ортографической проекцией первой возбуждающей схемы сканирования на базовой подложке 10; и ортографическая проекция второй линии VGH2 питания на базовой подложке 10 расположена между ортографической проекцией первой линии VGH1 питания на базовой подложке 10 и ортографической проекцией второй группы 160 сигнальных линий на базовой подложке 10.
[00110] Следует отметить, что ортографическая проекция первой возбуждающей схемы сканирования на базовой подложке 10 не представляет собой непрерывную зону, и в силу этого ортографическая проекция первой линии VGH1 питания на базовой подложке 10 должна только перекрываться с ортографической проекцией части транзисторов или конденсаторов первой возбуждающей схемы сканирования на базовой подложке 10. Варианты осуществления настоящего раскрытия сущности не ограничены этим. Например, как показано на фиг. 5A, ортографическая проекция первой линии VGH1 питания на базовой подложке 10 перекрывается с межсоединениями первого проводящего слоя 320, например, ортографическая проекция первой линии VGH1 питания на базовой подложке 10 частично перекрывается с межсоединением, соединяющим электрод затвора третьего транзистора T3 и электрод затвора первого транзистора T1, межсоединением, соединяющим электрод затвора четвертого транзистора T4, межсоединением, соединяющим электрод затвора пятого транзистора T5, и межсоединением, соединяющим электрод затвора второго транзистора T2.
[00111] Например, как показано на фиг. 5A, каждый сдвиговый регистр первой возбуждающей схемы сканирования содержит первый составляющий транзистор, который соединяется с первой линией VGH1 питания, и второй составляющий транзистор и третий составляющий транзистор, которые соединяются со второй линией VGH2 питания. Например, пятый транзистор T5 представляет собой пример первого составляющего транзистора, восьмой транзистор T8 представляет собой пример второго составляющего транзистора, и девятый транзистор T9 представляет собой пример третьего составляющего транзистора. В дальнейшем в этом документе, настоящее раскрытие сущности описывается посредством рассмотрения случая, в котором первый составляющий транзистор представляет собой пятый транзистор T5, второй составляющий транзистор представляет собой восьмой транзистор T8, и третий составляющий транзистор представляет собой девятый транзистор T9, в качестве примера, и варианты осуществления настоящего раскрытия сущности не ограничивают этот случай. Нижеприведенные варианты осуществления являются идентичными вариантам осуществления, описанным в данном документе, и не описываются снова.
[00112] Например, ортографическая проекция пятого транзистора T5 на базовой подложке 10 расположена между ортографической проекцией первой группы 150 сигнальных линий на базовой подложке 10 и ортографической проекцией первой линии VGH1 питания на базовой подложке и находится рядом с ортографической проекцией первой линии VGH1 питания на базовой подложке, ортографическая проекция восьмого транзистора T8 и ортографическая проекция девятого транзистора T9 на базовой подложке 10 расположены между ортографической проекцией первой линии VGH1 питания на базовой подложке 10 и ортографической проекцией второй линии VGH2 питания на базовой подложке 10 и находятся рядом с ортографической проекцией второй линии VGH2 питания на базовой подложке 10. Иными словами, первая линия VGH1 питания располагается в позиции рядом с пятым транзистором T5, и восьмой транзистор T8 и девятый транзистор T9 располагаются в позиции рядом с второй линией VGH2 питания таким образом, что обмотка, вызываемая посредством соединения пятого транзистора T5, восьмого транзистора T8 и девятого транзистора T9 с одной линией питания (например, с первой линией VGH1 питания), может исключаться, за счет этого исключая занятость пространства подложки отображения в вертикальном направлении вследствие обмотки.
[00113] Например, третья линия VGL1 питания и четвертая линия VGL2 питания выполнены с возможностью предоставлять одно и то же второе напряжение питания, например, низкое постоянное напряжение. Например, первое напряжение питания выше второго напряжения питания. Например, ортогональная проекция четвертой линии VGL2 питания на базовой подложке 10 частично перекрывается с ортографической проекцией первой возбуждающей схемы сканирования на базовой подложке 10, ортографическая проекция третьей линии VGL1 питания на базовой подложке 10 расположена между ортографической проекцией первой линии VGH1 питания на базовой подложке 10 и ортографической проекцией первой группы 150 сигнальных линий на базе 10 подложки.
[00114] Как описано выше, ортографическая проекция первой возбуждающей схемы сканирования на базовой подложке 10 не представляет собой непрерывную зону, и в силу этого ортографическая проекция четвертой линии VGL2 питания на базовой подложке 10 должна только частично перекрываться с ортографическими проекциями частей транзисторов или конденсаторов первой возбуждающей схемы сканирования на базовой подложке 10. Варианты осуществления настоящего раскрытия сущности не ограничены этим. Например, как показано на фиг. 5A, ортографическая проекция четвертой линии VGL2 питания на базовой подложке 10 перекрывается с межсоединениями первого проводящего слоя 320, например, ортографическая проекция четвертой линии VGL2 питания на базовой подложке 10 частично перекрывается с межсоединением, соединяющим электрод затвора восьмого транзистора T8, межсоединением, соединяющим электрод затвора десятого транзистора T10 и первый электрод CE12 второго конденсатора C2.
[00115] Например, каждый сдвиговый регистр первой возбуждающей схемы сканирования дополнительно содержит четвертый составляющий транзистор, соединенный с третьей линией VGL1 питания, и пятый составляющий транзистор, соединенный с четвертой линией VGL2 питания. Например, третий транзистор T3 представляет собой пример четвертого составляющего транзистора, и десятый транзистор T10 представляет собой пример пятого составляющего транзистора. В дальнейшем в этом документе, настоящее раскрытие сущности описывается посредством рассмотрения случая, в котором третий транзистор T3 представляет собой четвертый составляющий транзистор, и десятый транзистор T10 представляет собой пятый составляющий транзистор, в качестве примера, и варианты осуществления настоящего раскрытия сущности не ограничивают этот случай. Нижеприведенные варианты осуществления являются идентичными вариантам осуществления, описанным в данном документе, и не описываются снова.
[00116] Например, ортографическая проекция третьего транзистора T3 на базовой подложке 10 расположена на стороне, на удалении от ортографической проекции первой группы 150 сигнальных линий на базовой подложке 10, ортографической проекции третьей линии VGL1 питания на базовой подложке 10 и находится рядом с ортографической проекцией третьей линии VGL1 питания на базовой подложке 10. Например, ортографическая проекция десятого транзистора T10 на базовой подложке 10 расположена между ортографической проекцией четвертой линии VGL2 питания на базовой подложке 10 и ортографической проекцией второй группы 160 сигнальных линий на базовой подложке 10 и находится рядом с ортографической проекцией четвертой линии питания на базовой подложке 10. Иными словами, третья линия VGL1 питания располагается в позиции рядом с третьим транзистором T3, и десятый транзистор T10 располагается в позиции рядом с четвертой линией VGL2 питания таким образом, что обмотка, вызываемая посредством соединения третьего транзистора T3 и десятого транзистора T10 с одной линией питания (например, с третьей линией VGL1 питания) или, соответственно, с третьей линией VGL1 питания и четвертой линией VGL2 питания, расположенными на левой стороне подложки отображения, может исключаться, за счет этого исключая занятость пространства подложки отображения в вертикальном направлении вследствие обмотки.
[00117] В по меньшей мере одном варианте осуществления настоящего раскрытия сущности, первая линия VGH1 питания, вторая линия VGH2 питания, третья линия VGL1 питания и четвертая линия VGL2 питания, соответственно, располагаются около транзисторов, соединенных с ними, так что обмотка, вызываемая посредством такой причины, что соответствующие транзисторы соединяются с одной линией питания, может исключаться, за счет этого исключая занятость пространства подложки отображения в вертикальном направлении вследствие обмотки, что является преимущественным для достижения конструкции с узкой рамкой.
[00118] В некоторых других вариантах осуществления, область 110 пиксельной матрицы содержит первую область отображения и вторую область отображения (не показаны), и первая область отображения и вторая область отображения помещаются рядом друг с другом и не перекрываются, и первая возбуждающая схема 130 сканирования соединяется с первой областью отображения с возможностью возбуждать первую область отображения с возможностью отображать.
[00119] Подложка отображения дополнительно содержит вторую возбуждающую схему сканирования, расположенную в периферийной области и расположенную на стороне базовой подложки. Например, вторая возбуждающая схема сканирования и первая возбуждающая схема сканирования последовательно размещаются вдоль направления сканирования (к примеру, направления столбцов) области пиксельной матрицы, и вторая возбуждающая схема сканирования соединяется со второй областью отображения с возможностью возбуждать вторую область отображения с возможностью отображать. Например, вторая возбуждающая схема сканирования содержит множество каскадных вторых сдвиговых регистров (например, содержащих сдвиговый регистр 132 первого каскада, как показано на фиг. 5B). Например, структура второго сдвигового регистра и структура первого сдвигового регистра являются идентичными, и оба из них приспосабливают схемную структуру сдвигового регистра, как показано на фиг. 1; конечно, структура второго сдвигового регистра и структура первого сдвигового регистра также могут отличаться, и варианты осуществления настоящего раскрытия сущности не ограничивают структуру второго сдвигового регистра и структуру первого сдвигового регистра. Для понятности и краткости, второй сдвиговый регистр также называется ниже просто сдвиговым регистром. Нижеприведенные варианты осуществления являются идентичными вариантам осуществления, описанным в данном документе, и аналогичные части не описываются снова.
[00120] Например, подложка отображения представляет собой сложенную подложку отображения и дополнительно содержит линию сгиба, расположенную между первой областью отображения и второй областью отображения. Например, второй резистор R2 расположен в направлении прохождения линии сгиба, и направление продолжения линии сгиба является перпендикулярным направлению продолжения первой группы 150 сигнальных линий и направлению продолжения второй группы 160 сигнальных линий, так что линия сгиба может продолжаться через всю подложку отображения, например, направление продолжения первой группы 150 сигнальных линий и направление продолжения второй группы 160 сигнальных линий представляет собой вертикальное направление, как показано на фиг. 4, а направление продолжения линии сгиба представляет собой горизонтальное направление.
[00121] Например, как показано на фиг. 5B, вторая группа 160 сигнальных линий дополнительно содержит вторую линию ESTV2 инициирующего сигнала, вторая линия ESTV2 инициирующего сигнала соединяется со сдвиговым регистром 132 первого каскада из множества каскадных сдвиговых регистров во второй возбуждающей схеме сканирования, чтобы предоставлять второй инициирующий сигнал в сдвиговый регистр 132 первого каскада во второй возбуждающей схеме сканирования. Например, первая линия ESTV1 инициирующего сигнала и вторая линия ESTN2 инициирующего сигнала являются смежными и помещаются рядом. Первая линия ESTV1 инициирующего сигнала и вторая линия ESTV2 инициирующего сигнала помещаются рядом и продолжаются, длина продолжения первой линии ESTV1 инициирующего сигнала и длина продолжения второй линии ESTV2 инициирующего сигнала являются идентичными длине размещения первой возбуждающей схемы сканирования и длине размещения второй возбуждающей схемы сканирования, например, первая линия ESTV1 инициирующего сигнала и вторая линия ESTV2 инициирующего сигнала могут продолжаться через всю панель отображения, за счет этого исключая случай, в котором резистор линии для первой линии ESTV1 инициирующего сигнала и резистор линии для второй линии ESTV2 инициирующего сигнала отличаются вследствие отличия длины первой линии ESTV1 инициирующего сигнала и длины второй линии ESTV2 инициирующего сигнала, с тем чтобы затрагивать инициирующие сигналы, соответственно, передаваемые посредством первой линии ESTV1 инициирующего сигнала и второй линии ESTV2 инициирующего сигнала. Соответственно, например, в случае если множество возбуждающих схем сканирования включены, оставшиеся линии инициирующего сигнала также могут быть смежными с первой линией ESTV1 инициирующего сигнала и второй линией ESTV2 инициирующего сигнала и помещаться рядом, и длины продолжения оставшихся линий инициирующего сигнала могут быть идентичными длине продолжения первой линии ESTV1 инициирующего сигнала и длине продолжения второй линии ESTV2 инициирующего сигнала.
[00122] Следует отметить, что фиг. 5B схематично показывает только сдвиговый регистр 131 последнего каскада первой возбуждающей схемы сканирования и сдвиговый регистр 132 первого каскада второй возбуждающей схемы сканирования, и режимы компоновки других каскадов сдвиговых регистров могут ссылаться на режим компоновки, как показано на фиг. 5A, и подробности не описываются повторно в данном документе.
[00123] Фиг. 6B, 7B, 8 и 9B являются плоскими схемами, показывающими межсоединения соответствующих слоев сдвигового регистра первого каскада в подложке отображения, как показано на фиг. 5B, соответственно. Ниже подробно описывается подложка отображения, предоставленная посредством по меньшей мере одного варианта осуществления настоящего раскрытия сущности, со ссылкой на фиг. 5B–9B.
[00124] Следует отметить, что полупроводниковый слой, как показано на фиг. 6B, является аналогичным полупроводниковому слою, как показано на фиг. 6A, отличие заключается в том, что полупроводниковый слой, как показано на фиг. 6B, дополнительно содержит по меньшей мере один резистор (например, второй резистор R2); первый проводящий слой 320, как показано на фиг. 7B, является аналогичным первому проводящему слою 320, как показано на фиг. 7A, отличие заключается в том, что первый проводящий слой 320, как показано на фиг. 7B, дополнительно содержит первую соединительную линию L1 и вторую соединительную линию L2; и третий проводящий слой 340, как показано на фиг. 9B, является аналогичным третьему проводящему слою 340, как показано на фиг. 9A, отличие заключается в том, что третий проводящий слой 340, как показано на фиг. 9B, дополнительно содержит первую проводящую соединительную часть 341 и вторую проводящую соединительную часть 342, и ниже подробно описывается конкретная взаимосвязь соединений.
[00125] Например, в случае если сдвиговый регистр 131 последнего каскада первой возбуждающей схемы сканирования выводит выходной сигнал, вторая линия ESTV2 инициирующего сигнала предоставляет второй инициирующий сигнал в сдвиговый регистр 132 первого каскада второй возбуждающей схемы сканирования с возможностью возбуждать множество каскадных сдвиговых регистров во второй возбуждающей схеме сканирования, чтобы выводить выходные сигналы построчно. Следует отметить, что в то время как первая линия ESTV1 инициирующего сигнала предоставляет первый инициирующий сигнал в первую возбуждающую схему сканирования, вторая линия ESTV2 инициирующего сигнала также предоставляет второй инициирующий сигнал во вторую возбуждающую схему сканирования таким образом, что первая возбуждающая схема сканирования и вторая возбуждающая схема сканирования могут одновременно возбуждаться с возможностью работать, при условии, что пиксельные единицы в области пиксельной матрицы подложки отображения могут возбуждаться с возможностью отображать нормальное изображение, и варианты осуществления настоящего раскрытия сущности не ограничивают этот случай.
[00126] Например, в некоторых примерах, как показано на фиг. 3, подложка отображения дополнительно содержит по меньшей мере один первый резистор R1 (показан на фиг. 3). Например, первый резистор R1 расположен на стороне, на удалении от первого сдвигового регистра первого каскада, первой возбуждающей схемы 130 сканирования. Например, первая линия ESTV1 инициирующего сигнала соединяется со сдвиговым регистром первого каскада первой возбуждающей схемы 130 сканирования (например, с первым транзистором T1 сдвигового регистра первого каскада) через первый резистор R1. Например, как показано на фиг. 5B, в случае если подложка отображения содержит вторую возбуждающую схему 230 сканирования, подложка отображения дополнительно может содержать по меньшей мере один второй резистор R2. Например, второй резистор R2 расположен между первым сдвиговым регистром последнего каскада первой возбуждающей схемы 130 сканирования и вторым сдвиговым регистром первого каскада второй возбуждающей схемы 230 сканирования. Например, вторая линия ESTV2 инициирующего сигнала соединяется со вторым сдвиговым регистром первого каскада второй возбуждающей схемы 230 сканирования через второй резистор R2, например, соединяется с первым транзистором T1 сдвигового регистра 132 первого каскада второй возбуждающей схемы 230 сканирования через второй резистор R2.
[00127] Например, значение сопротивления первого резистора R1 отличается от значения сопротивления второго резистора R2. Например, в некоторых примерах, первая линия ESTV1 инициирующего сигнала соединяется с контроллером 20 из верхней стороны подложки отображения, чтобы принимать первый инициирующий сигнал, вторая линия ESTV2 инициирующего сигнала проходит через середину подложки отображения и соединяется с контроллером, чтобы принимать второй инициирующий сигнал, так что резистор линии (нагрузка) для первой линии ESTV1 инициирующего сигнала и резистор линии для второй линии ESTV2 инициирующего сигнала отличаются, и в силу этого, например, в случае если нагрузка первой линии ESTV1 инициирующего сигнала превышает нагрузку второй линии ESTV2 инициирующего сигнала, первый резистор R1 меньше второго резистора R2 таким образом, что сумма значения сопротивления резистора линии для первой линии ESTV1 инициирующего сигнала и значения сопротивления первого резистора приблизительно равна сумме значения сопротивления резистора линии для второй линии ESTV2 инициирующего сигнала и значения сопротивления второго резистора. Например, в некоторых примерах, значение сопротивления первого резистора R1 составляет 5000 Ом, значение сопротивления второго резистора R2 составляет 5500 Ом, значение сопротивления резистора линии для первой линии ESTV1 инициирующего сигнала составляет 1000 Ом, и значение сопротивления резистора линии для второй линии ESTV2 инициирующего сигнала составляет 500 Ом.
[00128] Следует отметить, что в случае, если подложка отображения содержит множество возбуждающих схем сканирования, подложка отображения дополнительно может содержать множество резисторов, которые используются для того, чтобы, соответственно, соединять сдвиговые регистры первого каскада множества возбуждающих схем сканирования с соответствующими линиями инициирующего сигнала. Например, в случае если подложка отображения содержит множество возбуждающих схем сканирования, таких как третья возбуждающая схема сканирования и четвертая возбуждающая схема сканирования, соответственно, подложка отображения дополнительно содержит третий резистор, соединенный с первым транзистором T1 сдвигового регистра первого каскада третьей возбуждающей схемы сканирования, четвертый резистор, соединенный с первым транзистором T1 сдвигового регистра первого каскада четвертой возбуждающей схемы сканирования, и т.п., и варианты осуществления настоящего раскрытия сущности не ограничены этим. Например, задание оставшихся резисторов может означать задание первого резистора R1 и второго резистора R2, и подробности не описываются повторно в данном документе.
[00129] Например, первый резистор и второй резистор могут быть одинаковыми или отличающимися, что может определяться согласно фактическим условиям, и варианты осуществления настоящего раскрытия сущности не ограничивают этот случай. Например, материал первого резистора и материал второго резистора могут включать в себя полупроводниковый материал, и первый резистор и второй резистор могут располагаться в том же слое, что и активный слой транзистора. Например, первый резистор и второй резистор расположены в полупроводниковом слое, как показано на фиг. 6B.
[00130] Поскольку режим соединения второго резистора показывается на фиг. 5B, ниже описывается второй резистор R2, как показано на фиг. 5B, в качестве примера. Фиг. 10 является видом в поперечном сечении подложки отображения, как показано на фиг. 5B, вдоль линии A–A'. Ниже подробно описывается режим соединения каждого резистора со ссылкой на фиг. 5B и фиг. 10 посредством рассмотрения второго резистора в качестве примера.
[00131] Как показано на фиг. 5B и фиг. 10, второй резистор R2 расположен между базовой подложкой 10 и второй группой 160 сигнальных линий (т.е. расположен в полупроводниковом слое 310) в направлении, перпендикулярном базовой подложке 10, и ортографическая проекция второго резистора R2 на базовой подложке 10 расположена на стороне, на удалении от области пиксельной матрицы, ортографической проекции второй группы 160 сигнальных линий на базовой подложке 10. Соответственно, первый резистор расположен между базовой подложкой 10 и второй группой 160 сигнальных линий (т.е. расположен в полупроводниковом слое 310) в направлении, перпендикулярном базовой подложке 10, и ортографическая проекция первого резистора на базовой подложке 10 расположена на стороне, на удалении от области пиксельной матрицы, ортографической проекции второй группы 160 сигнальных линий на базовой подложке 10. Следует отметить, что первый резистор R1 и второй резистор R2 также могут располагаться в других подходящих позициях и не ограничены расположением в позициях, как показано на фиг. 5B, при условии, что первый резистор R1 и второй резистор R2 расположены в позициях, в которых удобно соединять линию инициирующего сигнала и первый транзистор T1, и варианты осуществления настоящего раскрытия сущности не ограничивают позиции первого резистора R1 и второго резистора R2.
[00132] Как показано на фиг. 5B, подложка отображения дополнительно содержит по меньшей мере одну первую соединительную линию L1 и по меньшей мере одну вторую соединительную линию L2. Первая соединительная линия L1 соединяет один контактный вывод второго резистора R2 со сдвиговым регистром первого каскада (например, первым транзистором T1) второй возбуждающей схемы сканирования, и вторая соединительная линия L2 соединяет другой контактный вывод второго резистора R2 со второй линией ESTV2 инициирующего сигнала.
[00133] Следует отметить, что подложка отображения дополнительно содержит множество первых соединительных линий, которые находятся в соответствии "один–к–одному" с резисторами, соответствующими другим возбуждающим схемам сканирования, и множество вторых соединительных линий, которые находятся в соответствии "один–к–одному" с резисторами, соответствующими другим возбуждающим схемам сканирования, первый резистор или другой резистор, соответственно, соединяется с соответствующей возбуждающей схемой сканирования и соответствующей линией инициирующего сигнала через первую соединительную линию и вторую соединительную линию, соответствующие первому резистору или другому резистору, например, первая соединительная линия соединяет один контактный вывод первого резистора со сдвиговым регистром первого каскада первой возбуждающей схемы сканирования, и вторая соединительная линия соединяет другой контактный вывод первого резистора с первой линией инициирующего сигнала, и подробности не описываются повторно в данном документе.
[00134] Например, первая соединительная линия L1 и вторая соединительная линия L2 расположены на стороне, на удалении от базовой подложки 10, второго резистора R2, т.е. первая соединительная линия L1 и вторая соединительная линия L2 расположены в первом проводящем слое 320, как показано на фиг. 7B, за счет этого исключая явление разупорядочения сигналов вследствие такой причины, что первая соединительная линия L1 и вторая соединительная линия L2 пересекаются с четвертой линией VGL2 питания в случае, если первая соединительная линия L1 и вторая соединительная линия L2 располагаются в третьем проводящем слое 340.
[00135] Например, подложка отображения дополнительно содержит по меньшей мере одну первую проводящую соединительную часть L3 и по меньшей мере одну вторую проводящую соединительную часть L4 таким образом, что соответствующие резисторы соединяются с первой соединительной линией и второй соединительной линией ярким способом. Например, первая проводящая соединительная часть L3 и вторая проводящая соединительная часть L4 расположены на стороне, на удалении от базовой подложки 10, первой соединительной линии L1 и второй соединительной линии L2 и располагаются в том же слое, что и множество линий 140 питания, первая группа 150 сигнальных линий и вторая сигнальная линия 160, т.е. первая проводящая соединительная часть L3 и вторая проводящая соединительная часть L4 расположены в третьем проводящем слое 340, как показано на фиг. 9B.
[00136] Например, как описано выше, подложка 1 отображения дополнительно содержит первый изоляционный слой 350, второй изоляционный слой 360 и третий изоляционный слой 370. Например, первый изоляционный слой 350 расположен между вторым резистором R2 (т.е. полупроводниковым слоем 310) и первой соединительной линией L1 или между вторым резистором R2 и второй соединительной линией L2 (первым проводящим слоем 320) в направлении, перпендикулярном базовой подложке 10, и второй изоляционный слой 360 расположен между первой соединительной линией L1 и первой проводящей соединительной частью L3 или между первой соединительной линией L1 и второй проводящей соединительной частью L4, или между второй соединительной линией L2 (т.е. первым проводящим слоем 320) и первой проводящей соединительной частью L3, или между второй соединительной линией L2 и второй проводящей соединительной частью L4 (т.е. третьими проводящими слоями 340) в направлении, перпендикулярном базовой подложке 10. Следует отметить, что второй проводящий слой 330, как показано на фиг. 8, и третий изоляционный слой 370 между вторым проводящим слоем 330 и третьим проводящим слоем 340 дополнительно включены между вторым изоляционным слоем 360 и третьим проводящим слоем 340. Подробное введение может ссылаться на вышеприведенное описание и не повторяется в данном документе снова.
[00137] Например, как показано на фиг. 5B и фиг. 10, один контактный вывод первой проводящей соединительной части L3 соединяется с одним контактным выводом первой соединительной линии L1 через отверстие 133, проникающее через второй изоляционный слой 360 (и третий изоляционный слой 370), и другой контактный вывод первой проводящей соединительной части L3 соединяется с одним контактным выводом второго резистора R2 через отверстие 134, проникающее через первый изоляционный слой 350 и второй изоляционный слой 360 (и третий изоляционный слой 370). Например, другой контактный вывод первой соединительной линии L1 соединяется со сдвиговым регистром первого каскада первой возбуждающей схемы сканирования (например, с электродом S1 истока первого транзистора T1) через отверстие 135, проникающее через второй изоляционный слой 360 и третий изоляционный слой 360, и отверстие 139, проникающее через первый изоляционный слой 350, второй изоляционный слой 360 и третий изоляционный слой 370. Например, в случае если ортографическая проекция другого контактного вывода первой соединительной линии L1 на базовой подложке 10 по меньшей мере частично перекрывается с ортографической проекцией электрода S1 истока первого транзистора T1 на базовой подложке 10, другой контактный вывод первой соединительной линии L1 также может соединяться с электродом S1 истока первого транзистора T1 через отверстие (не показано), проникающее через первый изоляционный слой 350, и варианты осуществления настоящего раскрытия сущности не ограничены этим.
[00138] Один контактный вывод второй проводящей соединительной части L4 соединяется с одним контактным выводом второй соединительной линии L2 через отверстие 136, проникающее через второй изоляционный слой 350 (и третий изоляционный слой 360), и другой контактный вывод второй проводящей соединительной части L4 соединяется с другим контактным выводом второго резистора R2 через отверстие 137, проникающее через первый изоляционный слой 350 и второй изоляционный слой 360 (и третий изоляционный слой 370). Другой контактный вывод второй соединительной линии L2 соединяется со второй линией ESTV2 инициирующего сигнала через отверстие 138, проникающее через второй изоляционный слой 360 и третий изоляционный слой 370.
[00139] Следует отметить, что подложка отображения дополнительно содержит множество первых проводящих соединительных частей, которые находятся в соответствии "один–к–одному" с резисторами, соответствующими другим возбуждающим схемам сканирования, и множество вторых проводящих соединительных частей, которые находятся в соответствии "один–к–одному" с резисторами, соответствующими другим возбуждающим схемам сканирования, первый резистор или другой резистор, соответственно, соединяется с соответствующей первой соединительной линией и соответствующей второй соединительной линией через первую проводящую соединительную часть и вторую проводящую соединительную часть, соответствующие первому резистору или другому резистору, и подробности не описываются повторно в данном документе.
[00140] Например, один контактный вывод первой проводящей соединительной части соединяется с одним контактным выводом первой соединительной линии через отверстие, проникающее через второй изоляционный слой, другой контактный вывод первой проводящей соединительной части соединяется с одним контактным выводом первого резистора через отверстие, проникающее через первый изоляционный слой и второй изоляционный слой, и другой контактный вывод первой соединительной линии соединяется со сдвиговым регистром первого каскада первой возбуждающей схемы сканирования; один контактный вывод второй проводящей соединительной части соединяется с одним контактным выводом второй соединительной линии через отверстие, проникающее через второй изоляционный слой, другой контактный вывод второй проводящей соединительной части соединяется с другим контактным выводом первого резистора через отверстие, проникающее через первый изоляционный слой и второй изоляционный слой, и другой контактный вывод второй соединительной линии соединяется с первой линией инициирующего сигнала через отверстие, проникающее через второй изоляционный слой.
[00141] В варианте осуществления настоящего раскрытия сущности, сдвиговый регистр первого каскада каждой возбуждающей схемы сканирования соединяется с соответствующим инициирующим сигналом через резистор таким образом, что влияние статического электричества, сформированного в момент подачи питания в устройство, на соответствующие сигналы (например, на инициирующий сигнал, синхросигнал и т.д.) может исключаться, так что выходной сигнал, выводимый посредством возбуждающей схемы сканирования, может быть более точным, и качество отображения панели отображения повышается.
[00142] По меньшей мере один вариант осуществления настоящего раскрытия сущности также предоставляет устройство отображения. Фиг. 11 является принципиальной схемой устройства отображения согласно по меньшей мере одному варианту осуществления настоящего раскрытия сущности. Как показано на фиг. 11, устройство 2 отображения содержит подложку 1 отображения, предоставленную посредством любого из вариантов осуществления настоящего раскрытия сущности, например, подложку 1 отображения, как показано на фиг. 4, фиг. 5A или фиг. 5B.
[00143] Следует отметить, что устройство 2 отображения может представлять собой OLED–панель, телевизионный OLED–приемник, мобильный телефон, планшетный компьютер, ноутбук, цифровую фоторамку, навигатор и любые продукты или компоненты, имеющие функцию отображения. Устройство 2 отображения также может содержать другие компоненты, и варианты осуществления настоящего раскрытия сущности не ограничивают конкретный тип и конструкцию устройства 2 отображения.
[00144] Следует отметить, что для понятности и краткости, варианты осуществления настоящего раскрытия сущности не описывают все составляющие блоки устройства отображения. Чтобы достигать базовой функции устройства отображения, специалисты в данной области техники могут предоставлять и задавать другие структуры, не показанные согласно конкретным потребностям, и варианты осуществления настоящего раскрытия сущности не ограничены этим.
[00145] Технические эффекты устройства 2 отображения, предоставленные посредством вышеуказанных вариантов осуществления, могут ссылаться на технические эффекты подложки 1 отображения, предоставленной в вариантах осуществления настоящего раскрытия сущности, и подробности не описываются повторно в данном документе.
[00146] По меньшей мере один вариант осуществления настоящего раскрытия сущности также предоставляет способ изготовления подложки отображения. Фиг. 12 является блок–схемой последовательности операций способа изготовления подложки отображения согласно по меньшей мере одному варианту осуществления настоящего раскрытия сущности. Например, способ изготовления может использоваться для того, чтобы изготавливать подложку отображения, предоставленную посредством любого из вариантов осуществления настоящего раскрытия сущности, например, может использоваться для того, чтобы изготавливать подложку отображения, как показано на фиг. 5A или на фиг. 5B.
[00147] Как показано на фиг. 12, способ изготовления подложки отображения содержит этапы S110–S120.
[00148] S110. Обеспечение базовой подложки.
[00149] S120. Формирование первой возбуждающей схемы сканирования, множества линий питания, первой группы сигнальных линий и второй группы сигнальных линий в периферийной области базовой подложки и на первой стороне базовой подложки.
[00150] Для этапа S110, например, базовая подложка 10 может быть изготовлена, например, из стекла, пластика, кварца или другого подходящего материала, и варианты осуществления настоящего раскрытия сущности не ограничивают материал базовой подложки 10. Например, базовая подложка 10 содержит область 110 пиксельной матрицы и периферийную область 120.
[00151] Для этапа S120, например, первая возбуждающая схема 130 сканирования, множество линий 140 питания, первая группа 150 сигнальных линий и вторая группа 160 сигнальных линий располагаются в периферийной области 120 и расположены на первой стороне базовой подложки 10, например, на левой стороне базовой подложки 10.
[00152] Например, первая возбуждающая схема 130 сканирования содержит множество каскадных сдвиговых регистров 100, например, содержит множество сдвиговых регистров, как показано на фиг. 1. Например, первый транзистор T1 – десятый транзистор T10 сдвигового регистра могут формироваться в полупроводниковом слое 310, как показано на фиг. 6A. Например, материал полупроводникового слоя 310 может содержать оксидный полупроводник, органический полупроводник или аморфный кремний, поликристаллический кремний и т.п., например, оксидный полупроводник содержит структуру "металл–оксид–полупроводник" (например, оксид индия, галия и цинка (IGZO)), и поликристаллический кремний содержит низкотемпературный поликристаллический кремний или высокотемпературный поликристаллический кремний и т.п., и варианты осуществления настоящего раскрытия сущности не ограничивают материал полупроводникового слоя 310. Следует отметить, что вышеуказанная область истока и область стока могут представлять собой области, легированные с примесью n–типа или примесью p–типа, и варианты осуществления настоящего раскрытия сущности не ограничены этим.
[00153] Например, первые электроды CE11, CE12, CE13 первого конденсатора C1 – третьего конденсатора C3 и электроды затвора первого транзистора T1 – десятого транзистора T10 могут формироваться в первом проводящем слое 320, как показано на фиг. 7A. Как показано на фиг. 7A, электроды затвора первого транзистора T1 – десятого транзистора T10, соответственно, представляют собой перекрывающиеся части структур полупроводникового слоя соответствующих транзисторов и межсоединений в первом проводящем слое 320.
[00154] Например, вторые электроды CE21, CE22, CE23 первого конденсатора C1 – третьего конденсатора C3 может формироваться во втором проводящем слое 330, как показано на фиг. 8. Например, второй электрод CE21 по меньшей мере частично перекрывается с первым электродом CE11, чтобы формировать первый конденсатор C1, второй электрод CE22 по меньшей мере частично перекрывается с первым электродом CE12, чтобы формировать второй конденсатор C2, и второй электрод CE23 по меньшей мере частично перекрывается с первым электродом CE13, чтобы формировать третий конденсатор C3.
[00155] Например, множество линий 140 питания, первая группа 150 сигнальных линий и вторая группа 160 сигнальных линий могут формироваться в третьем проводящем слое 340, как показано на фиг. 9A. Следует отметить, что третий проводящий слой дополнительно содержит проводящие соединительные части для соединения соответствующих транзисторов, конденсаторов и сигнальных линий. Как показано на фиг. 5A и 9A, первая группа 150 сигнальных линий, множество линий 140 питания и вторая группа 160 сигнальных линий соединяются с транзисторами, которые должны соединяться с первой группой 150 сигнальных линий, множеством линий 140 питания и второй группой 160 сигнальных линий, в оставшихся слоях через по меньшей мере одно отверстие, и транзисторы также соединяются через по меньшей мере одно отверстие или имеют мостовое соединение через проводящие соединительные части, и подробности не описываются в данном документе.
[00156] Например, материал вышеописанного третьего проводящего слоя 340 может содержать алюминий, алюминиевый сплав, медь, медный сплав или любой другой подходящий материал, что не ограничено посредством варианта осуществления настоящего раскрытия сущности. Например, материал первого проводящего слоя 320 и материал второго проводящего слоя 330 могут быть теми же, что и материал третьего проводящего слоя 340, и подробности не описываются в данном документе.
[00157] Например, множество линий 140 питания выполнены с возможностью предоставлять напряжения питания во множество каскадных сдвиговых регистров 100 в первой возбуждающей схеме 130 сканирования. Например, первое напряжение питания (к примеру, имеющее высокий уровень постоянного тока), второе напряжение питания (к примеру, имеющее низкий уровень постоянного тока) и т.п. предоставляются.
[00158] Например, первая группа 150 сигнальных линий содержит по меньшей мере одну линию синхронизирующего сигнала, например, содержит линию ECK первого синхросигнала и линию ECB второго синхросигнала, и по меньшей мере одна линия синхронизирующего сигнала выполнена с возможностью предоставлять синхронизирующие сигналы, такие как первый синхросигнал ECK и второй синхросигнал ECB, описанные выше, во множество каскадных сдвиговых регистров 100 в первой возбуждающей схеме 130 сканирования.
[00159] Например, в по меньшей мере одном примере, вторая группа 160 сигнальных линий содержит первую линию ESTV1 инициирующего сигнала, выполненную с возможностью соединения со сдвиговым регистром первого каскада во множестве каскадных сдвиговых регистров 100 в первой возбуждающей схеме 150 сканирования и предоставлять первый инициирующий сигнал в сдвиговый регистр первого каскада. Например, первая линия ESTV1 инициирующего сигнала расположена между множеством линий 140 питания и областью 110 пиксельной матрицы.
[00160] В некоторых вариантах осуществления, как показано на фиг. 4 или фиг. 5A, вторая группа 160 сигнальных линий формируется на стороне первой возбуждающей схемы 130 сканирования, смежной с областью 110 пиксельной матрицы, и первая группа 150 сигнальных линий формируется на другой стороне первой возбуждающей схемы 130 сканирования, расположенной напротив стороны, на которой расположена вторая группа 160 сигнальных линий. Например, как показано на фиг. 4 или фиг. 5A, вторая группа 160 сигнальных линий расположена на правой стороне сдвигового регистра 100, и первая группа 150 сигнальных линий расположена на левой стороне сдвигового регистра 100.
[00161] В этом варианте осуществления, посредством расположения первой линии ESTV1 инициирующего сигнала на правой стороне сдвигового регистра, т.е. первая линия ESTV1 инициирующего сигнала располагается отдельно от первой группы сигнальных линий 150 и множества линий 140 питания таким образом, чтобы исключать плотные межсоединения, вызываемые посредством слишком большого числа сигнальных линий, расположенных на левой стороне, за счет этого исключая такую проблему, что пространство, оставленное для линий инициирующего сигнала, является слишком небольшим вследствие плотных линий, что затрагивает введение других сигнальных линий.
[00162] Например, этап S120 дополнительно содержит формирование первой линии VGH1 питания, второй линии VGH2 питания, третьей линии VGL1 питания и четвертой линии VGL2 питания на базовой подложке 10 и формирование пятого транзистора T5, соединенного с первой линией VGH1 питания, восьмого транзистора T8 и девятого транзистора T9, соединенных со второй линией VGH2 питания, третьего транзистора T3, соединенного с третьей линией питания VGHL1, и десятого транзистора T10, соединенного с четвертой линией VGL2 питания на базовой подложке 10. Например, первая линия VGH1 питания и вторая линия VGH2 питания предоставляют одно и то же первое напряжение питания, например, высокое постоянное напряжение.
[00163] Например, ортографическая проекция первой линии VGH1 питания на базовой подложке 10 частично перекрывается с ортографической проекцией первой возбуждающей схемы сканирования на базовой подложке 10; и ортографическая проекция второй линии VGH2 питания на базовой подложке 10 расположена между ортографической проекцией первой линии VGH1 питания на базовой подложке 10 и ортографической проекцией второй группы 160 сигнальных линий на базовой подложке 10.
[00164] Например, первая линия VGH1 питания формируется в позиции рядом с пятым транзистором T5, и вторая линия VGH2 питания формируется в позиции рядом с восьмым транзистором T8 и девятым транзистором T9, так что обмотка, вызываемая посредством соединения пятого транзистора T5, восьмого транзистора T8 и девятого транзистора T9 с одной линией питания (например, с первой линией VGH1 питания), может исключаться, за счет этого исключая занятость пространства подложки отображения в вертикальном направлении вследствие обмотки.
[00165] Например, третья линия VGL1 питания и четвертая линия VGL2 питания выполнены с возможностью предоставлять одно и то же второе напряжение питания, например, низкое постоянное напряжение. Например, первое напряжение питания выше второго напряжения питания. Например, ортогональная проекция четвертой линии VGL2 питания на базовой подложке 10 частично перекрывается с ортографической проекцией первой возбуждающей схемы сканирования на базовой подложке 10, ортографическая проекция третьей линии VGL1 питания на базовой подложке 10 расположена между ортографической проекцией первой линии VGH1 питания на базовой подложке 10 и ортографической проекцией первой группы 150 сигнальных линий на базе 10 подложки.
[00166] Например, третья линия VGL1 питания формируется в позиции рядом с третьим транзистором T3, и четвертая линия VGL2 питания формируется в позиции рядом с десятым транзистором T10, так что обмотка, вызываемая посредством соединения третьего транзистора T3 и десятого транзистора T10 с одной линией питания (например, с третьей линией VGL1 питания) или, соответственно, с третьей линией VGL1 питания и четвертой линией VGL2 питания, расположенными на левой стороне подложки отображения, может исключаться, за счет этого исключая занятость пространства подложки отображения в вертикальном направлении вследствие обмотки.
[00167] Например, в некоторых примерах, способ изготовления подложки отображения дополнительно содержит: формирование второй возбуждающей схемы сканирования в периферийной области и на первой стороне базовой подложки 10. Например, вторая возбуждающая схема сканирования содержит множество каскадных сдвиговых регистров (например, содержит сдвиговый регистр 132 первого каскада, показанный на фиг. 5B). Например, как показано на фиг. 5B, вторая группа 160 сигнальных линий дополнительно содержит вторую линию ESTV2 инициирующего сигнала, и вторая линия ESTV2 инициирующего сигнала соединяется со сдвиговым регистром 132 первого каскада из множества каскадных сдвиговых регистров во второй возбуждающей схеме сканирования, чтобы предоставлять второй инициирующий сигнал в сдвиговый регистр 132 первого каскада во второй возбуждающей схеме сканирования.
[00168] Например, длина продолжения первой линии ESTV1 инициирующего сигнала и длина продолжения второй линии ESTV2 инициирующего сигнала являются идентичными длине размещения первой возбуждающей схемы сканирования и длине размещения второй возбуждающей схемы сканирования, за счет этого исключая случай, в котором резистор линии для первой линии ESTV1 инициирующего сигнала и резистор линии для второй линии ESTV2 инициирующего сигнала отличаются вследствие отличия длины первой линии ESTV1 инициирующего сигнала и длины второй линии ESTV2 инициирующего сигнала, с тем чтобы затрагивать инициирующие сигналы, соответственно, передаваемые посредством первой линии ESTV1 инициирующего сигнала и второй линии ESTV2 инициирующего сигнала. Соответственно, например, в случае если множество возбуждающих схем сканирования включены, длины продолжения оставшихся линий инициирующего сигнала могут быть идентичными длине продолжения первой линии ESTV1 инициирующего сигнала и длине продолжения второй линии ESTV2 инициирующего сигнала.
[00169] Например, в некоторых примерах, способ изготовления подложки отображения дополнительно содержит: формирование по меньшей мере одного первого резистора и по меньшей мере одного второго резистора между базовой подложкой 10 и второй группой 160 сигнальных линий в направлении, перпендикулярном базовой подложке 10.
[00170] Следует отметить, что в случае, если подложка отображения содержит множество возбуждающих схем сканирования (например, третью возбуждающую схему сканирования, четвертую возбуждающую схему сканирования и т.п.), способ изготовления подложки отображения дополнительно содержит: формирование резисторов, соответствующих множеству возбуждающих схем сканирования, между базовой подложкой 10 и второй группой сигнальных линий в направлении, перпендикулярном базовой подложке 10, и варианты осуществления настоящего раскрытия сущности не ограничены этим.
[00171] Как показано на фиг. 5B и фиг. 10, второй резистор R2 расположен между базовой подложкой 10 и второй группой 160 сигнальных линий (т.е. расположен в полупроводниковом слое 310) в направлении, перпендикулярном базовой подложке 10, и ортографическая проекция второго резистора R2 на базовой подложке 10 расположена на стороне, на удалении от области пиксельной матрицы, ортографической проекции второй группы 160 сигнальных линий на базовой подложке 10. Соответственно, первый резистор расположен между базовой подложкой 10 и второй группой 160 сигнальных линий в направлении, перпендикулярном базовой подложке 10, и ортографическая проекция первого резистора на базовой подложке 10 расположена на стороне, на удалении от области пиксельной матрицы, ортографической проекции второй группы 160 сигнальных линий на базовой подложке 10. Следует отметить, что первый резистор R1 и второй резистор R2 также могут располагаться в других подходящих позициях и не ограничены расположением в позициях, как показано на фиг. 5B.
[00172] Например, в некоторых примерах, способ изготовления подложки отображения дополнительно содержит: формирование по меньшей мере одной первой соединительной линии и по меньшей мере одной второй соединительной линии на стороне, на удалении от базовой подложки 10, первого резистора R1 и второго резистора R2, т.е. в первом проводящем слое 320. Следовательно, может исключаться явление разупорядочения сигналов вследствие такой причины, что первая соединительная линия и вторая соединительная линия пересекаются с четвертой линией VGL2 питания в случае, если первая соединительная линия и вторая соединительная линия располагаются в третьем проводящем слое 340.
[00173] Например, первая соединительная линия соединяет один контактный вывод первого резистора со сдвиговым регистром первого каскада первой возбуждающей схемы сканирования, и вторая соединительная линия соединяет другой контактный вывод первого резистора с первой линией инициирующего сигнала; и первая соединительная линия L1 соединяет один контактный вывод второго резистора R2 со сдвиговым регистром первого каскада второй возбуждающей схемы сканирования (например, первым транзистором T1), и вторая соединительная линия L2 соединяет другой контактный вывод второго резистора R2 со второй линией ESTV2 инициирующего сигнала.
[00174] Например, в некоторых примерах, способ изготовления подложки отображения дополнительно содержит: формирование первой проводящей соединительной части L3 и второй проводящей соединительной части, которые располагаются в том же слое, что и множество линий 140 питания, первая группа 150 сигнальных линий и вторая группа 160 сигнальных линий, на базовой подложке 10; формирование первого изоляционного слоя 350 между первым резистором R1 (т.е. полупроводниковым слоем 310) и первой соединительной линией L1 или между первым резистором R1 и второй соединительной линией L2 (первым проводящим слоем 320) в направлении, перпендикулярном базовой подложке 10; и формирование второго изоляционного слоя 360 между первой соединительной линией L1 и первой проводящей соединительной частью L3 или между первой соединительной линией L1 и второй проводящей соединительной частью L4, или между второй соединительной линией L2 (первым проводящим слоем 320) и первой проводящей соединительной частью L3, или между второй соединительной линией L2 и второй проводящей соединительной частью L4 (т.е. третьим проводящим слоем 340) в направлении, перпендикулярном базовой подложке 10. Следует отметить, что способ изготовления подложки отображения дополнительно содержит формирование второго проводящего слоя 330, как показано на фиг. 8, между вторым изоляционным слоем 360 и третьим проводящим слоем 340 и формирование третьего изоляционного слоя 370 между вторым проводящим слоем 330 и третьим проводящим слоем 340, подробные описания могут ссылаться на вышеприведенное описание, и аналогичные части не описываются в данном документе снова.
[00175] Например, как показано на фиг. 5B и фиг. 10, один контактный вывод первой проводящей соединительной части L3 соединяется с одним контактным выводом первой соединительной линии L1 через отверстие 133, проникающее через второй изоляционный слой 360 (и третий изоляционный слой 370), и другой контактный вывод первой проводящей соединительной части L3 соединяется с одним контактным выводом второго резистора R2 через отверстие 134, проникающее через первый изоляционный слой 350 и второй изоляционный слой 360 (и третий изоляционный слой 370). Например, другой контактный вывод первой соединительной линии L1 соединяется со сдвиговым регистром первого каскада первой возбуждающей схемы сканирования (например, с электродом S1 истока первого транзистора T1) через отверстие 135, проникающее через второй изоляционный слой 360 и третий изоляционный слой 360, и отверстие 139, проникающее через первый изоляционный слой 350, второй изоляционный слой 360 и третий изоляционный слой 370. Например, в случае если ортографическая проекция другого контактного вывода первой соединительной линии L1 на базовой подложке 10 по меньшей мере частично перекрывается с ортографической проекцией электрода S1 истока первого транзистора T1 на базовой подложке 10, другой контактный вывод первой соединительной линии L1 также может соединяться с электродом S1 истока первого транзистора T1 через отверстие (не показано), проникающее через первый изоляционный слой 350, и варианты осуществления настоящего раскрытия сущности не ограничены этим.
[00176] Один контактный вывод второй проводящей соединительной части L4 соединяется с одним контактным выводом второй соединительной линии L2 через отверстие 136, проникающее через второй изоляционный слой 350 (и третий изоляционный слой 360), и другой контактный вывод второй проводящей соединительной части L4 соединяется с другим контактным выводом второго резистора R2 через отверстие 137, проникающее через первый изоляционный слой 350 и второй изоляционный слой 360 (и третий изоляционный слой 370). Другой контактный вывод второй соединительной линии L2 соединяется со второй линией ESTV2 инициирующего сигнала через отверстие 138, проникающее через второй изоляционный слой 360 и третий изоляционный слой 370.
[00177] В варианте осуществления настоящего раскрытия сущности, сдвиговый регистр первого каскада каждой возбуждающей схемы сканирования соединяется с соответствующим инициирующим сигналом через резистор таким образом, что влияние статического электричества, сформированного в момент подачи питания в устройство, на соответствующие сигналы (например, на инициирующий сигнал, синхросигнал и т.д.) может исключаться, так что выходной сигнал, выводимый посредством возбуждающей схемы сканирования, может быть более точным, и качество отображения панели отображения повышается.
[00178] Следует отметить, что в различных вариантах осуществления настоящего раскрытия сущности, процесс способа изготовления подложки отображения может содержать большее или меньшее число операций, и эти операции могут выполняться последовательно или параллельно. Хотя процесс способа изготовления, описанного выше, содержит множество операций, возникающих в конкретном порядке, следует четко понимать, что порядок множества операций не ограничен. Способ изготовления, описанный выше, может выполняться однократно или также может выполняться многократно согласно предварительно определенным условиям.
[00179] Технические эффекты способа изготовления подложки отображения, предоставленные посредством вышеуказанных вариантов осуществления, могут ссылаться на технические эффекты подложки отображения, предоставленные в вариантах осуществления настоящего раскрытия сущности, и подробности не описываются повторно в данном документе.
[00180] Следует отметить следующие утверждения:
[00181] (1) Прилагаемые чертежи заключают в себе только структуру(ы) в связи с вариантом(ами) осуществления настоящего раскрытия сущности, и другая структура(ы) может упоминаться как единый замысел(лы).
[00182] (2) В случае отсутствия конфликта, варианты осуществления настоящего раскрытия сущности и признаки в варианте(ах) осуществления могут комбинироваться друг с другом, чтобы получать новый вариант(ы) осуществления.
[00183] Выше описываются только примерные реализации настоящего раскрытия сущности, и они не имеют намерение ограничивать объем охраны настоящего раскрытия сущности, и объем охраны настоящего раскрытия сущности должен быть основан на объеме охраны прилагаемой формулы изобретения.

Claims (70)

1. Подложка отображения, содержащая:
базовую подложку, содержащую область пиксельной матрицы и периферийную область; и
первую возбуждающую схему сканирования, множество линий питания, первую группу сигнальных линий и вторую группу сигнальных линий, которые находятся в периферийной области и расположены на первой стороне базовой подложки,
при этом первая возбуждающая схема сканирования содержит множество каскадных первых сдвиговых регистров;
множество линий питания выполнены с возможностью предоставлять множество напряжений питания во множество каскадных первых сдвиговых регистров в первой возбуждающей схеме сканирования;
первая группа сигнальных линий содержит по меньшей мере одну линию синхронизирующего сигнала, выполненную с возможностью предоставлять по меньшей мере один синхронизирующий сигнал во множество каскадных первых сдвиговых регистров в первой возбуждающей схеме сканирования;
вторая группа сигнальных линий содержит первую линию инициирующего сигнала, выполненную с возможностью соединения с первым сдвиговым регистром первого каскада из множества каскадных первых сдвиговых регистров в первой возбуждающей схеме сканирования и предоставления первого инициирующего сигнала в первый сдвиговый регистр первого каскада; и
первая линия инициирующего сигнала находится между множеством линий питания и областью пиксельной матрицы.
2. Подложка отображения по п. 1, в которой вторая группа сигнальных линий находится на стороне первой возбуждающей схемы сканирования, смежной с областью пиксельной матрицы, и
первая группа сигнальных линий находится на стороне первой возбуждающей схемы сканирования, расположенной напротив стороны первой возбуждающей схемы сканирования, на которой расположена вторая группа сигнальных линий.
3. Подложка отображения по п. 1 или 2, в которой область пиксельной матрицы содержит первую область отображения и вторую область отображения, и первая область отображения и вторая область отображения размещены рядом друг с другом и не перекрываются друг с другом, первая возбуждающая схема сканирования соединена с первой областью отображения, чтобы возбуждать первую область отображения для отображения,
подложка отображения дополнительно содержит вторую возбуждающую схему сканирования в периферийной области и расположенную на первой стороне базовой подложки, вторая возбуждающая схема сканирования и первая возбуждающая схема сканирования последовательно размещены вдоль направления сканирования области пиксельной матрицы, и вторая возбуждающая схема сканирования соединена со второй областью отображения, чтобы возбуждать вторую область отображения для отображения,
при этом вторая возбуждающая схема сканирования содержит множество каскадных вторых сдвиговых регистров,
вторая группа сигнальных линий дополнительно содержит вторую линию инициирующего сигнала, выполненную с возможностью соединения со вторым сдвиговым регистром первого каскада из множества каскадных вторых сдвиговых регистров во второй возбуждающей схеме сканирования и предоставления второго инициирующего сигнала во второй сдвиговый регистр первого каскада во второй возбуждающей схеме сканирования.
4. Подложка отображения по п. 3, в которой длина продолжения первой линии инициирующего сигнала и длина продолжения второй линии инициирующего сигнала являются идентичными длине размещения первой возбуждающей схемы сканирования и длине размещения второй возбуждающей схемы сканирования.
5. Подложка отображения по п. 3 или 4, в которой первая линия инициирующего сигнала и вторая линия инициирующего сигнала размещены рядом.
6. Подложка отображения по любому из пп. 1-5, в которой множество линий питания содержат первую линию питания и вторую линию питания, и
первая линия питания и вторая линия питания выполнены с возможностью предоставлять одно и то же первое напряжение питания.
7. Подложка отображения по п. 6, в которой ортографическая проекция первой линии питания на базовой подложке частично перекрывается с ортографической проекцией первой возбуждающей схемы сканирования на базовой подложке; и
ортографическая проекция второй линии питания на базовой подложке находится между ортографической проекцией первой линии питания на базовой подложке и ортографической проекцией второй группы сигнальных линий на базовой подложке.
8. Подложка отображения по п. 3, дополнительно содержащая по меньшей мере один первый резистор,
при этом первый резистор находится на стороне, на удалении от первого сдвигового регистра первого каскада, первой возбуждающей схемы сканирования, и первая линия инициирующего сигнала соединена с первым сдвиговым регистром первого каскада первой возбуждающей схемы сканирования через по меньшей мере один первый резистор.
9. Подложка отображения по п. 8, дополнительно содержащая по меньшей мере один второй резистор,
при этом второй резистор находится между первым сдвиговым регистром последнего каскада первой возбуждающей схемы сканирования и вторым сдвиговым регистром первого каскада второй возбуждающей схемы сканирования, и вторая линия инициирующего сигнала соединена со вторым сдвиговым регистром первого каскада второй возбуждающей схемы сканирования через по меньшей мере один второй резистор.
10. Подложка отображения по п. 9, в которой значение сопротивления первого резистора отличается от значения сопротивления второго резистора.
11. Подложка отображения по п. 9, дополнительно содержащая линию сгиба между первой областью отображения и второй областью отображения,
при этом второй резистор расположен в направлении прохождения линии сгиба, и направление продолжения линии сгиба является перпендикулярным направлению продолжения первой группы сигнальных линий и направлению продолжения второй группы сигнальных линий.
12. Подложка отображения по любому из пп. 9-11, в которой ортографическая проекция по меньшей мере одного второго резистора на базовой подложке находится между ортографической проекцией первого сдвигового регистра последнего каскада первой возбуждающей схемы сканирования на базовой подложке и ортографической проекцией второго сдвигового регистра первого каскада второй возбуждающей схемы сканирования на базовой подложке.
13. Подложка отображения по любому из пп. 8-12, в которой по меньшей мере один первый резистор находится между базовой подложкой и второй группой сигнальных линий в направлении, перпендикулярном базовой подложке, и ортографическая проекция по меньшей мере одного первого резистора на базовой подложке находится на стороне, на удалении от области пиксельной матрицы, ортографической проекции второй группы сигнальных линий на базовой подложке.
14. Подложка отображения по любому из пп. 8-13, в которой материал первого резистора содержит полупроводниковый материал.
15. Подложка отображения по любому из пп. 8-14, дополнительно содержащая по меньшей мере одну первую соединительную линию и по меньшей мере одну вторую соединительную линию,
при этом первая соединительная линия соединяет один контактный вывод по меньшей мере одного первого резистора с первым сдвиговым регистром первого каскада первой возбуждающей схемы сканирования, и
вторая соединительная линия соединяет другой контактный вывод по меньшей мере одного первого резистора с первой линией инициирующего сигнала.
16. Подложка отображения по п. 15, в которой первая соединительная линия и вторая соединительная линия находятся на стороне, на удалении от базовой подложки по меньшей мере одного первого резистора.
17. Подложка отображения по п. 15 или 16, дополнительно содержащая:
первую проводящую соединительную часть, вторую проводящую соединительную часть, первый изоляционный слой и второй изоляционный слой,
при этом первая проводящая соединительная часть и вторая проводящая соединительная часть находятся на стороне, на удалении от базовой подложки, первой соединительной линии и второй соединительной линии и находятся в том же слое, что и множество линий питания, первая группа сигнальных линий и вторая группа сигнальных линий;
первый изоляционный слой находится между по меньшей мере одним первым резистором и первой соединительной линией или между по меньшей мере одним первым резистором и второй соединительной линией в направлении, перпендикулярном базовой подложке, второй изоляционный слой находится между первой соединительной линией и первой проводящей соединительной частью или между первой соединительной линией и второй проводящей соединительной частью, или между второй соединительной линией и первой проводящей соединительной частью, или между второй соединительной линией и второй проводящей соединительной частью в направлении, перпендикулярном базовой подложке;
один контактный вывод первой проводящей соединительной части соединен с одним контактным выводом первой соединительной линии через отверстие, проникающее через второй изоляционный слой, и другой контактный вывод первой проводящей соединительной части соединен с одним контактным выводом по меньшей мере одного первого резистора через отверстие, проникающее через первый изоляционный слой и второй изоляционный слой;
другой контактный вывод первой соединительной линии соединен с первым сдвиговым регистром первого каскада первой возбуждающей схемы сканирования;
один контактный вывод второй проводящей соединительной части соединен с одним контактным выводом второй соединительной линии через отверстие, проникающее через второй изоляционный слой, и другой контактный вывод второй проводящей соединительной части соединен с другим контактным выводом по меньшей мере одного первого резистора через отверстие, проникающее через первый изоляционный слой и второй изоляционный слой; и
другой контактный вывод второй соединительной линии соединен с первой линией инициирующего сигнала через отверстие, проникающее через второй изоляционный слой.
18. Подложка отображения по п. 3, в которой каждый из множества каскадных первых сдвиговых регистров первой возбуждающей схемы сканирования содержит первый составляющий транзистор, который соединен с первой линией питания, и содержит второй составляющий транзистор и третий составляющий транзистор, которые соединены со второй линией питания,
ортографическая проекция первого составляющего транзистора на базовой подложке находится между ортографической проекцией первой группы сигнальных линий на базовой подложке и ортографической проекцией первой линии питания на базовой подложке и находится рядом с ортографической проекцией первой линии питания на базовой подложке,
ортографическая проекция второго составляющего транзистора на базовой подложке и ортографическая проекция третьего составляющего транзистора на базовой подложке находятся между ортографической проекцией первой линии питания на базовой подложке и ортографической проекцией второй линии питания на базовой подложке и находится рядом с ортографической проекцией второй линии питания на базовой подложке.
19. Подложка отображения по любому из пп. 1-18, в которой множество линий питания содержат третью линию питания и четвертую линию питания,
третья линия питания и четвертая линия питания выполнены с возможностью предоставлять одно и то же второе напряжение питания;
ортографическая проекция четвертой линии питания на базовой подложке частично перекрывается с ортогональной частью первой возбуждающей схемы сканирования на базовой подложке;
ортографическая проекция третьей линии питания на базовой подложке находится между ортографической проекцией четвертой линии питания на базовой подложке и ортографической проекцией первой группы сигнальных линий на базовой подложке.
20. Подложка отображения по п. 19, в которой каждый из множества каскадных первых сдвиговых регистров первой возбуждающей схемы сканирования дополнительно содержит четвертый составляющий транзистор, соединенный с третьей линией питания, и пятый составляющий транзистор, соединенный с четвертой линией питания,
ортографическая проекция четвертого составляющего транзистора на базовой подложке находится на стороне, на удалении от ортографической проекции первой группы сигнальных линий на базовой подложке, ортографической проекции третьей линии питания на базовой подложке и находится рядом с ортографической проекцией третьей линии питания на базовой подложке,
ортографическая проекция пятого составляющего транзистора на базовой подложке находится между ортографической проекцией четвертой линии питания на базовой подложке и ортографической проекцией второй группы сигнальных линий на базовой подложке и находится рядом с ортографической проекцией четвертой линии питания на базовой подложке.
21. Подложка отображения, содержащая:
базовую подложку, содержащую область пиксельной матрицы и периферийную область,
первую возбуждающую схему сканирования, множество линий питания, первую группу сигнальных линий и вторую группу сигнальных линий, которые находятся в периферийной области и расположены на первой стороне базовой подложки,
при этом первая возбуждающая схема сканирования содержит множество каскадных первых сдвиговых регистров;
множество линий питания выполнены с возможностью предоставлять множество напряжений питания во множество каскадных первых сдвиговых регистров в первой возбуждающей схеме сканирования;
первая группа сигнальных линий содержит по меньшей мере одну линию синхронизирующего сигнала, выполненную с возможностью предоставлять по меньшей мере один синхронизирующий сигнал во множество каскадных первых сдвиговых регистров в первой возбуждающей схеме сканирования;
вторая группа сигнальных линий содержит первую линию инициирующего сигнала, выполненную с возможностью соединения с первым сдвиговым регистром первого каскада из множества каскадных первых сдвиговых регистров в первой возбуждающей схеме сканирования и предоставления первого инициирующего сигнала в первый сдвиговый регистр первого каскада,
при этом первая возбуждающая схема сканирования содержит первый транзистор, второй транзистор и третий транзистор, и первый транзистор, второй транзистор и третий транзистор, соответственно, соединены с первой группой сигнальных линий,
направление продолжения канала первого транзистора, направление продолжения канала второго транзистора и направление продолжения канала третьего транзистора являются параллельными направлению продолжения первой группы сигнальных линий и направлению продолжения второй группы сигнальных линий.
22. Подложка отображения по п. 21, в которой первая возбуждающая схема сканирования дополнительно содержит шестой транзистор и седьмой транзистор, и шестой транзистор и седьмой транзистор, соответственно, соединены с первой группой сигнальных линий,
направление продолжения канала шестого транзистора и направление продолжения канала седьмого транзистора являются параллельными направлению продолжения первой группы сигнальных линий и направлению продолжения второй группы сигнальных линий.
23. Устройство отображения, содержащее подложку отображения по любому из пп. 1-22.
24. Способ изготовления подложки отображения по любому из пп. 1-22, содержащий этапы, на которых:
обеспечивают базовую подложку; и
последовательно формируют полупроводниковый слой, первый изоляционный слой, первый проводящий слой, второй изоляционный слой, второй проводящий слой, третий изоляционный слой и третий проводящий слой на базовой подложке в направлении, перпендикулярном базовой подложке,
при этом множество линий питания, первая группа сигнальных линий и вторая группа сигнальных линий находятся в третьем проводящем слое;
первая возбуждающая схема сканирования формируется в полупроводниковом слое, первом проводящем слое и втором проводящем слое; и
первая возбуждающая схема сканирования, соответственно, соединяется с множеством линий питания, первой группой сигнальных линий и второй группой сигнальных линий через отверстия, проникающие через первый изоляционный слой, второй изоляционный слой и третий изоляционный слой.
RU2019141643A 2019-08-21 2019-08-21 Подложка отображения и способ ее изготовления, а также устройство отображения RU2720735C1 (ru)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/101834 WO2021031166A1 (zh) 2019-08-21 2019-08-21 显示基板及其制作方法、显示装置

Publications (1)

Publication Number Publication Date
RU2720735C1 true RU2720735C1 (ru) 2020-05-13

Family

ID=70735251

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2019141643A RU2720735C1 (ru) 2019-08-21 2019-08-21 Подложка отображения и способ ее изготовления, а также устройство отображения

Country Status (9)

Country Link
US (1) US11404007B2 (ru)
EP (1) EP4020443A4 (ru)
JP (1) JP7550516B2 (ru)
CN (2) CN116027600A (ru)
AU (1) AU2019275624B2 (ru)
BR (1) BR112019026794A2 (ru)
MX (1) MX2019015381A (ru)
RU (1) RU2720735C1 (ru)
WO (1) WO2021031166A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4050661A4 (en) * 2020-06-04 2023-02-08 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE, METHOD OF MAKING AND DISPLAY DEVICE

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210116731A (ko) * 2020-03-12 2021-09-28 삼성디스플레이 주식회사 표시 장치
CN111403311B (zh) * 2020-04-07 2022-12-06 深圳市华星光电半导体显示技术有限公司 Goa电路、显示面板及修复方法
US20240144885A1 (en) * 2021-05-27 2024-05-02 Boe Technology Group Co., Ltd. Display Substrate, Preparation Method Thereof, and Display Apparatus
CN113920924B (zh) * 2021-10-19 2023-02-03 京东方科技集团股份有限公司 显示基板及其驱动方法、显示装置
CN113870796B (zh) * 2021-12-03 2022-03-04 北京京东方技术开发有限公司 显示基板和显示装置
CN115050315A (zh) * 2022-06-30 2022-09-13 厦门天马显示科技有限公司 显示面板及显示装置
CN115662330A (zh) * 2022-10-24 2023-01-31 武汉天马微电子有限公司 一种显示面板和显示装置
US20230196991A1 (en) * 2023-01-31 2023-06-22 Xiamen Tianma Display Technology Co., Ltd. Display panel and display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100253869A1 (en) * 2009-04-02 2010-10-07 Au Optronics Corporation Pixel array, liquid crystal display panel, and electro-optical apparatus
US20140035968A1 (en) * 2012-08-03 2014-02-06 Au Optronics Corp. Pixel circuit, pixel structure, 2d and 3d switchable display device and display driving method thereof
RU2621856C1 (ru) * 2013-08-01 2017-06-07 Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд. Подложка матрицы и панель жидкокристаллического дисплея
US20170205675A1 (en) * 2015-09-30 2017-07-20 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrates and liquid crystal devices
US20170301703A1 (en) * 2015-09-09 2017-10-19 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, and display device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7369111B2 (en) * 2003-04-29 2008-05-06 Samsung Electronics Co., Ltd. Gate driving circuit and display apparatus having the same
KR100542768B1 (ko) * 2003-06-21 2006-01-20 엘지.필립스 엘시디 주식회사 액정표시장치의 구동장치
KR101192792B1 (ko) 2006-06-29 2012-10-26 엘지디스플레이 주식회사 Ｇｉｐ 구조의 액정표시장치
KR101478667B1 (ko) * 2008-10-16 2015-01-02 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
BR112012017629A2 (pt) * 2010-02-25 2016-04-12 Sharp Kk dispositivo de exibição
JP5618821B2 (ja) * 2010-12-28 2014-11-05 株式会社ジャパンディスプレイ 双方向シフトレジスタ及びこれを用いた画像表示装置
CN204577057U (zh) * 2012-10-05 2015-08-19 夏普株式会社 显示装置
CN103928003B (zh) * 2013-12-31 2017-02-01 厦门天马微电子有限公司 一种栅极驱动电路及其修复方法、显示面板和显示装置
CN104485060B (zh) 2014-10-09 2017-05-10 上海中航光电子有限公司 栅极控制单元、栅极控制电路、阵列基板和显示面板
CN104536627B (zh) 2014-12-29 2017-11-14 厦门天马微电子有限公司 一种触控驱动检测电路、显示面板和显示装置
CN105405381B (zh) 2015-12-16 2018-01-19 上海天马微电子有限公司 移位寄存器及其驱动方法、驱动电路和阵列基板
KR102435224B1 (ko) * 2016-04-05 2022-08-25 삼성디스플레이 주식회사 게이트 구동회로 및 그것을 포함하는 표시 장치
CN205900070U (zh) * 2016-06-28 2017-01-18 华南理工大学 一种驱动电路单元及行栅极驱动集成电路
CN106782290B (zh) * 2016-12-28 2020-05-05 广东聚华印刷显示技术有限公司 一种阵列基板、显示面板和显示装置
CN109509768B (zh) 2017-09-15 2024-06-04 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
KR102453711B1 (ko) * 2017-12-19 2022-10-11 엘지디스플레이 주식회사 표시 장치
CN107967888B (zh) * 2018-01-02 2021-01-15 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、显示面板
CN108598087B (zh) 2018-04-26 2021-01-15 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、电子装置
CN108831369B (zh) * 2018-06-29 2021-11-02 厦门天马微电子有限公司 一种显示面板和驱动方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100253869A1 (en) * 2009-04-02 2010-10-07 Au Optronics Corporation Pixel array, liquid crystal display panel, and electro-optical apparatus
US20140035968A1 (en) * 2012-08-03 2014-02-06 Au Optronics Corp. Pixel circuit, pixel structure, 2d and 3d switchable display device and display driving method thereof
RU2621856C1 (ru) * 2013-08-01 2017-06-07 Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд. Подложка матрицы и панель жидкокристаллического дисплея
US20170301703A1 (en) * 2015-09-09 2017-10-19 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, and display device
US20170205675A1 (en) * 2015-09-30 2017-07-20 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrates and liquid crystal devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4050661A4 (en) * 2020-06-04 2023-02-08 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE, METHOD OF MAKING AND DISPLAY DEVICE
US11763752B2 (en) 2020-06-04 2023-09-19 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, manufacturing method thereof, and display device

Also Published As

Publication number Publication date
BR112019026794A2 (pt) 2022-04-12
CN116027600A (zh) 2023-04-28
WO2021031166A1 (zh) 2021-02-25
CN112771599B (zh) 2022-12-09
AU2019275624B2 (en) 2021-12-02
EP4020443A4 (en) 2023-01-11
US20210407426A1 (en) 2021-12-30
US11404007B2 (en) 2022-08-02
MX2019015381A (es) 2021-08-16
JP7550516B2 (ja) 2024-09-13
EP4020443A1 (en) 2022-06-29
CN112771599A (zh) 2021-05-07
JP2022551772A (ja) 2022-12-14
AU2019275624A1 (en) 2021-03-11

Similar Documents

Publication Publication Date Title
RU2720735C1 (ru) Подложка отображения и способ ее изготовления, а также устройство отображения
CN113939914B (zh) 显示基板及其制备方法、显示装置
US11996039B2 (en) Display panel and display device
EP4134942A1 (en) Display substrate and manufacturing method therefor, and display device
EP4177897A1 (en) Display substrate and manufacturing method therefor, and display apparatus
EP4134940B1 (en) Display substrate
US11823597B2 (en) Driving unit, gate driving circuit, array substrate, and display apparatus
CN114175166A (zh) 显示基板及其制作方法、显示装置
EP4134943A1 (en) Display substrate, manufacturing method therefor, and display apparatus
CN113724667A (zh) 显示基板及其制作方法、显示装置
KR20180079106A (ko) 디스플레이용 인버터 회로와 이를 포함하는 쉬프트 레지스터 및 디스플레이 장치
US11900884B2 (en) Display substrate having a scan driving circuit with a plurality of shift registers and manufacturing method thereof, display device