CN115050315A - 显示面板及显示装置 - Google Patents

显示面板及显示装置 Download PDF

Info

Publication number
CN115050315A
CN115050315A CN202210771371.4A CN202210771371A CN115050315A CN 115050315 A CN115050315 A CN 115050315A CN 202210771371 A CN202210771371 A CN 202210771371A CN 115050315 A CN115050315 A CN 115050315A
Authority
CN
China
Prior art keywords
signal line
driving circuit
display panel
sub
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210771371.4A
Other languages
English (en)
Inventor
邹芬香
李杰良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Display Technology Co Ltd
Original Assignee
Xiamen Tianma Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Display Technology Co Ltd filed Critical Xiamen Tianma Display Technology Co Ltd
Priority to CN202210771371.4A priority Critical patent/CN115050315A/zh
Publication of CN115050315A publication Critical patent/CN115050315A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明实施例公开了一种显示面板及显示装置。该显示面板包括驱动电路和像素电路，驱动电路为像素电路提供驱动信号，像素电路为显示面板的发光元件提供驱动电流；发光元件，发光元件包括第一电极和第二电极；第一电源信号总线和第二电源信号总线，第一电源信号总线用于传输第一电源信号V1，第二电源总线用于传输第二电源信号V2，V1≠V2；其中，第一电源信号总线连接至像素电路，像素电路连接至第一电极，第二电源信号总线连接至第二电极；第二电源信号总线与驱动电路至少部分交叠。本发明实施例解决了现有显示面板边框较大的问题，实现了显示面板的窄边框设计。

Description

显示面板及显示装置
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种显示面板及显示装置。
背景技术
随着显示技术的发展，具有窄边框、高屏占比的显示面板越来越受欢迎。现有的显示面板的边框区包括有周边驱动电路，用于为显示区像素单元提供驱动信号。
在显示面板中，其显示区域设置多个像素单元，每个像素单元均包括有像素电路。各个像素电路分别与边框区域处的周边驱动电路电连接，通过周边驱动电路为像素电路提供扫描控制信号和发光控制信号，以控制像素电路为发光元件提供驱动电流。但是，现有驱动电路占用空间较大，导致显示面板的边框宽度难以进一步缩小。
发明内容
本发明实施例提供一种显示面板及显示装置，以有效解决现有技术存在的技术问题，保证显示面板的边框宽度较小。
第一方面，本发明实施例提供一种显示面板，包括：
驱动电路和像素电路，所述驱动电路为所述像素电路提供驱动信号，所述像素电路为所述显示面板的发光元件提供驱动电流；
发光元件，所述发光元件包括第一电极和第二电极；
第一电源信号总线和第二电源信号总线，所述第一电源信号总线用于传输第一电源信号V1，所述第二电源总线用于传输第二电源信号V2，V1≠V2；其中，
所述第一电源信号总线连接至所述像素电路，所述像素电路连接至所述第一电极，所述第二电源信号总线连接至所述第二电极；
所述第二电源信号总线与所述驱动电路至少部分交叠。
第二方面，本发明实施例还提供一种显示装置，包括上述的显示面板。
本发明实施例提供的显示面板，通过驱动电路为像素电路提供驱动信号，通过像素电路为显示面板的发光元件提供驱动电流；通过第一电源信号总线连接至像素电路，像素电路连接至发光元件的第一电极，给第一电极传输第一电源信号V1，第二电源信号总线连接至发光元件的第二电极，给第二电极传输第二电源信号V2，以驱动发光元件发光；通过设置第二电源信号总线与驱动电路至少部分交叠，能够有效减小边框区的占用面积，从而减小显示面板的边框宽度。
附图说明
图1为本发明实施例提供的一种显示面板的结构示意图；
图2为本发明实施例提供的另一种显示面板的结构示意图；
图3为本发明实施例提供的又一种显示面板的结构示意图；
图4为本发明实施例提供的又一种显示面板的结构示意图；
图5为本发明实施例提供的又一种显示面板的结构示意图；
图6为本发明实施例提供的又一种显示面板的结构示意图；
图7为本发明实施例提供的又一种显示面板的结构示意图；
图8为本发明实施例提供的又一种显示面板的结构示意图；
图9～图11分别为本发明实施例提供的又一种显示面板的结构示意图；
图12为本发明实施例提供的又一种显示面板的结构示意图；
图13为本发明实施例提供的又一种显示面板的结构示意图；
图14为本发明实施例提供的又一种显示面板的结构示意图；
图15和图16分别为本发明实施例提供的又一种显示面板的结构示意图；
图17为本发明实施例提供的又一种显示面板的结构示意图；
图18为本发明实施例提供的一种移位寄存器的电路结构示意图；
图19为图18所示的移位寄存器的结构版图；
图20为本发明实施例提供的另一种移位寄存器的电路结构示意图；
图21为图20所示的移位寄存器的结构版图；
图22为本发明实施例提供的又一种显示面板的结构示意图；
图23为本发明实施例提供的又一种移位寄存器的电路结构示意图；
图24为图23所示的移位寄存器的结构版图；
图25为本发明实施例提供的又一种显示面板的结构示意图；
图26为本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。需要注意的是，本发明实施例所描述的“上”、“下”、“左”、“右”等方位词是以附图所示的角度来进行描述的，不应理解为对本发明实施例的限定。此外在上下文中，还需要理解的是，当提到一个元件被形成在另一个元件“上”或“下”时，其不仅能够直接形成在另一个元件“上”或者“下”，也可以通过中间元件间接形成在另一元件“上”或者“下”。术语“第一”、“第二”等仅用于描述目的，并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
正如背景技术所描述，现有的显示面板的边框区包括有周边驱动电路，用于为显示区的像素单元提供驱动信号。在显示面板中，其显示区域设置多个像素单元，每个像素单元均包括有像素电路。各个像素电路分别与边框区域处的周边驱动电路电连接，通过周边驱动电路为像素电路提供扫描控制信号和发光控制信号，以控制像素电路为发光元件提供驱动电流。但是，现有驱动电路占用空间较大，导致显示面板的边框宽度难以缩小。
有鉴于此，本发明实施例提供一种显示面板，以保证显示面板的边框宽度较小。以下结合附图对本发明实施例的技术方案进行详细描述。
图1为本发明实施例提供的一种显示面板的结构示意图。参考图1，该显示面板包括驱动电路10和像素电路20，驱动电路10为像素电路20提供驱动信号，像素电路20为显示面板的发光元件30提供驱动电流；发光元件30，发光元件30包括第一电极301和第二电极302；第一电源信号总线40和第二电源信号总线50，第一电源信号总线40用于传输第一电源信号V1，第二电源总线50用于传输第二电源信号V2，V1≠V2；其中，第一电源信号总线40连接至像素电路20，像素电路20连接至第一电极301，第二电源信号总线50连接至第二电极302；第二电源信号总线50与驱动电路10至少部分交叠。
显示面板包括显示区AA和非显示区NA(即边框区)，图1所示的实施例中，驱动电路10位于显示区AA的一侧，通过单边驱动的方式对像素电路20进行驱动。驱动电路10和像素电路20可以由多个晶体管和至少一个电容形成，驱动电路10提供给控制像素电路20所需的驱动信号，像素电路20控制发光元件30发光。发光元件30可以为有机发光二极管(OrganicLight-Emitting Diode，OLED)、次毫米发光二极管Mini LED或微发光二极管Micro LED，具体实施时可以根据实际情况选择。第一电极301可以为发光元件30的阳极，第二电极302可以为发光元件30的阴极，第一电源信号V1可以为阳极电压信号PVDD，第二电源信号V2可以为阴极电压信号PVEE。第一电源信号总线40一般通过位于显示区AA的第一电源信号线连接至像素电路20，第二电源信号总线50一般走在非显示区NA，而非显示区NA一般还设置驱动电路10，本实施例中，为了充分节省边框面积，可以设置第二电源信号总线50的至少部分区域与驱动电路10交叠，如此设置可以节省面板边框，实现窄边框显示。需要说明的是，本实施例中所描述的第二电源信号总线50与驱动电路10交叠的含义是与驱动电路10中至少一个晶体管的有源层和/或至少一个电容的极板至少部分交叠，如果只与驱动电路10的边缘走线交叠，不算做交叠。
需要说明的是，除特殊规定的以外，本文中所述的交叠，一般可以认为在垂直于显示面板表面的方向上的交叠关系，因为显示面板的边框主要指的是显示面板的左右边框或者上下边框，在垂直于显示面板表面的方向上，各结构之间相互交叠，有助于缩小边框面积。
本发明实施例提供的显示面板，通过驱动电路为像素电路提供驱动信号，通过像素电路为显示面板的发光元件提供驱动电流；通过第一电源信号总线连接至像素电路，像素电路连接至发光元件的第一电极，给第一电极传输第一电源信号V1，第二电源信号总线连接至发光元件的第二电极，给第二电极传输第二电源信号V2，以驱动发光元件发光；通过设置第二电源信号总线与驱动电路至少部分交叠，能够有效减小边框区的占用面积，从而减小显示面板的边框宽度。
图1所示的实施例中，驱动电路10位于显示区AA的一侧，显示面板为单边驱动的显示面板结构，在另一实施例中，显示面板可以为双边驱动的显示面板结构。图2为本发明实施例提供的另一种显示面板的结构示意图。参考图2，驱动电路10包括位于显示区AA两侧的非显示区NA内，进而通过双边的驱动电路10对像素电路20进行驱动。
如图2所示，本发明实施例提供的双边驱动的面板结构，同一行的像素电路20可以由位于显示区AA不同侧的两个驱动电路10同时进行驱动。可以理解的是，驱动电路10各自包括多个级联的移位寄存器(图2中未示出)，第一侧驱动电路10的第一级移位寄存器和第二侧驱动电路10的第一级移位寄存器均与第一行的像素电路20电连接，第一侧驱动电路10的第二级移位寄存器和第二侧驱动电路10的第二级移位寄存器均与第二行的像素电路20电连接，以此类推，第一侧驱动电路10的最后一级移位寄存器和第二侧驱动电路10的最后一级移位寄存器均与最后一行的像素电路20电连接。
图3为本发明实施例提供的又一种显示面板的结构示意图。参考图3，本发明实施例提供的双边驱动的面板结构，不同行的像素电路20可以由位于显示区AA不同侧的两个驱动电路10分别进行驱动。
可以理解的是，本实施例中，奇数级驱动电路位于显示区的第一侧，而偶数级驱动电路位于显示区域的第二侧，其中，奇数级驱动电路对应与奇数行的像素电路电连接，偶数级驱动电路对应与偶数行的像素电路电连接。
在本发明的某一实施例中，本发明实施例提供的显示面板包括衬底基板，驱动电路、像素电路和发光元件均位于衬底基板上。图4为本发明实施例提供的又一种显示面板的结构示意图。参考图4，显示面板包括衬底基板100；位于衬底基板100上的晶体管阵列层，晶体管阵列层包括位于衬底基板100上的半导体层210，半导体层210包括多个有源区；位于半导体层210背离衬底基板100一侧的栅极绝缘层220；位于栅极绝缘层220背离衬底基板100一侧的栅金属层230，栅金属层230包括多个栅极和多个第一电容极板；位于栅金属层230背离衬底基板100一侧的层间绝缘层240；位于层间绝缘层240背离衬底基板100一侧的电容金属层250，电容金属层250包括与第一电容极板相对交叠设置的第二电容极板；位于电容金属层250背离衬底基板100一侧的隔离层260；位于隔离层260背离衬底基板100一侧的源漏金属层270，源漏金属层270包括多个源极和漏极，且源极和漏极通过各自对应的过孔与有源区接触连接；其中，晶体管阵列层包括有驱动电路和像素电路。位于源漏金属层270背离衬底基板100一侧的第一绝缘层310和第二绝缘层320。在显示区AA，设置有位于第二绝缘层310背离衬底基板100一侧的第一电极301、发光层303和第二电极302；在非显示区NA，设置有第一绝缘层310背离衬底基板100一侧的第二电源信号总线50。
继续参考图4，可选的，显示面板还包括辅助连接层330；其中，辅助连接层330位于第二电极302所在膜层与第二电源信号总线50所在膜层之间，辅助连接层330连接于第二电极302和第二电源信号总线50。
可以理解的是，本实施例中第二电极302为发光元件的阴极，其膜层位于发光元件的顶部，第二电源信号总线50为晶体管阵列层中设置的金属走线，位于晶体管阵列层内部，因此第二电极302与第二电源信号总线50之间的距离较大，如果直接连接，需要较深的过孔，且可能导致连接效果较差。在本发明实施例中，通过设置辅助连接层330，第二电源信号总线50先连接至辅助连接层330，辅助连接层330再连接到第二电极302(图4示出的是部分显示区AA和部分非显示区NA的结构示意，因此在图中未示出辅助连接层330和第二电极302的连接关系)，辅助连接层330起到中间过渡的作用，如此，既可以保证较好的连接，又有利于降低电阻。可选的，辅助连接层330与第一电极301位于同一层。
本实施例中，第一电极(发光元件的阳极)301所在的膜层位于第二电源信号总线50与第二电极302之间，通过设置辅助连接层330与第一电极301同层，可以简化工艺，降低显示面板的制备成本。在其他实施例中，辅助连接层330可以位于第二电源信号总线50与第二电极302之间的其他膜层，具体实施时可以根据实际情况设计。
图5为本发明实施例提供的又一种显示面板的结构示意图。参考图5，可选的，第二电源信号总线50包括第一子信号线51和第二子信号线52，第一子信号线51与第二子信号线52异层设置，第一子信号线51与第二子信号线52通过第一过孔53连接。
其中，第二电源信号总线50的作用是为第二电极(图5中未示出显示区的结构)提供第二电源信号V2，而第二电源信号总线50上存在压降会导致第二电极上的信号不准确，进而导致发光元件的发光亮度与期望显示的亮度不一致，为了避免这一问题出现，需要尽可能减小第二电源信号总线50的电阻，以保证第二电源信号总线50上的压降较小，使得发光元件的发光亮度尽可能准确。而且为了实现窄边框的效果，单层走线不能设置的太宽，基于此，本实施例中，设置第二电源信号总线50包括异层设置的第一子信号线51和第二子信号线52，通过两条走线电连接，减小第二电源信号总线50上的电阻，从而有利于减小第二电源信号总线50上的压降，提升显示效果。
继续参考图5，可选的，第一子信号线51与驱动电路10至少部分相互交叠，第二子信号线52与驱动电路10不交叠；第一子信号线51的宽度D1大于第二子信号线52的宽度D2。
其中，在某一实施例中，可以设置第一子信号线51与驱动电路10相互交叠，而第二子信号线52与驱动电路10不交叠，这样可以通过增大设计第一子信号线51的宽度等因素，通过第一子信号线51充分降低第二子信号线52上的压降，而且不额外增加显示面板的边框面积。即通过设置第一子信号线51的宽度D1大于第二子信号线52的宽度D2，既可以避免第二电源信号总线50上的压降较低，又不会增加边框面积。需要说明的是，图5中仅示出了非显示区NA的结构，其中箭头由显示区指向显示面板的边缘，以下实施例中的表示方式与此相同。
在另一实施例中，也可以设置第一子信号线和第二子信号线均与驱动电路交叠，示例性的，图6为本发明实施例提供的又一种显示面板的结构示意图。参考图6，可选的，第一子信号线51与驱动电路10相互交叠，第二子信号线52与驱动电路10也相互交叠；第一子信号线51与第二子信号线52均位于第一电极(图6中未示出显示区的结构)所在膜层和驱动电路10所在膜层之间。通过设置第一子信号线51和第二子信号线52均与驱动电路10交叠，有利于最大限度地缩小边框区的宽度。具体实施时，第一子信号线51和第二子信号线52的交叠区域大小可以根据实际情况设置，本发明实施例对此不作限定。
继续参考图5，可选的，第一子信号线51包括第一区域510和第二区域520，第一区域510与驱动电路10交叠，第二区域520与驱动电路10不交叠，第二区域520位于第一区域510远离显示面板的显示区的一侧；第二区域520与第二子信号线52交叠，且第二区域520与第二子信号线52通过第一过孔53连接，第一过孔53与驱动电路10不交叠。
通过使第一子信号线51向远离显示面板的显示区的一侧延伸出第二区域520，第二区域520通过第一过孔53与第二子信号线52连接，从而，第一过孔53与驱动电路10不交叠，从而避免工艺制程中，过孔区域对于驱动电路10的影响。
图7为本发明实施例提供的又一种显示面板的结构示意图。参考图7，可选的，第一子信号线51位于第一电极所在膜层朝向驱动电路10的一侧，第二子信号线52位于第一子信号线51所在膜层朝向驱动电路10的一侧；驱动电路包括第一晶体管和/或第一电容(图7中示意性示出一个晶体管和一个电容)；其中，第一晶体管的至少一层膜层与第二子信号线52位于同一层，和/或，第一电容的至少一个极板与第二子信号线52位于同一层。
可以理解的是，图7中示出的第二子信号线52与源漏金属层270同层仅是示意性的，在其他实施例中，也可以设置第二子信号线与栅金属层230(电容的第一极板)同层，也可以与电容金属层250同层，或者与驱动电路层内的其他走线膜层同层，具体实施时可以根据实际情况灵活选择。本实施例中，由于第二子信号线52不与驱动电路10交叠，因此设置第二子信号线52与驱动电路10中的一些膜层位于同一层，从而简化工艺。在其他实施例中，也可以在电路设计条件允许的情况下，设置第二电源信号总线包括三层或三层以上并联设置的膜层，以降低第二电源信号总线的电阻以及传输信号时的压降，本发明实施例对此不作限定。
图8为本发明实施例提供的又一种显示面板的结构示意图。参考图8，可选的，第一子信号线51位于第二子信号线52朝向第一电极所在膜层的一侧；其中，第一子信号线51的宽度大于第二子信号线52的宽度。
其中，本实施例中，第二子信号线52相对于第一子信号线51距离驱动电路10更近，若第二子信号线52宽度设置的过大，可能会导致第二子信号线52与驱动电路10之间的由于耦合作用导致的信号串扰增大，而第一子信号线51相对于第二子信号线52距离驱动电路10较远，其与驱动电路10之间的信号串扰较小，因此，可以适当增大第一子信号线51的宽度，使其大于第二子信号线52的宽度，从而充分降低压降。
继续参考图8，可选的，驱动电路10包括第一电容110，第一子信号线51与第一电容110交叠面积为S1，第二子信号线52与第一电容100交叠面积为S2；其中，S1＞S2≥0。
其中，当第二电源信号总线50与第一电容110存在交叠时，可能会形成寄生电容，导致电容不稳定从而影响驱动电路10的性能，为了尽量避免出现寄生电容，本实施例中，设置第一子信号线51与电容的交叠面积S1大于第二子信号线52与电容的交叠面积S2，如此，可以尽可能降低第二子信号线52与电容之间产生的额外电容，而第一子信号线51相对于第二子信号线52来说，与驱动电路10的距离较远，其产生的寄生电容值较小。
图9～图11分别为本发明实施例提供的又一种显示面板的结构示意图。参考图9～图11，可选的，显示面板包括第一挡墙410，第一挡墙410位于驱动电路10远离显示面板的显示区的一侧；其中，第一挡墙410与第一子信号线51和第二子信号线52中的至少一者相互交叠。
其中，发光元件的发光层材料对于外界水、氧等物质比较敏感，发光层受到外界水、氧入侵时会发生失效，影响显示效果。为了保护发光层，一般都会设置多层层叠的封装层。本实施例中，在非显示区设置第一挡墙410，第一挡墙410可以起到对部分封装层(例如有机层，图中为具体示出封装层的结构)的截止作用，而其他封装层(例如无机层)覆盖第一挡墙410，以提升封装效果。参考图9，第一挡墙410与第一子信号线51相互交叠；参考图10，第一挡墙410与第二子信号线52相互交叠；参考图11，第一挡墙410与第一子信号线51和第二子信号线52均相互交叠。通过设置第一挡墙410与第一子信号线51和第二子信号线52中的至少一者相互交叠，可以尽可能缩小边框所占的空间，起到窄边框的效果。
可选的，第一过孔53与第一挡墙410无交叠，参考图9或图10，第一过孔53位于驱动电路10与第一挡墙410之间，或者，参考图11，第一过孔53位于第一挡墙410背离驱动电路10的一侧。
由于第一挡墙410承担着对显示面板的封装层的至少部分膜层的截止作用，一般要求第一挡墙410部分最好不要出现凹陷等结构，而过孔位置如果设置在挡墙下方，可能会导致挡墙下方出现凹陷问题。因此，设置第一过孔53与第一挡墙410不交叠，在此基础上，第一过孔53可以位于驱动电路10与第一挡墙410之间(图9和图10)，或者，第一过孔53位于第一挡墙410背离驱动电路10的一侧(图11)。
图12为本发明实施例提供的又一种显示面板的结构示意图。参考图12，因为第一过孔53为第一子信号线51与第二子信号线52之间连接的过孔，为了避免该过孔对于驱动电路10的影响，一般设置其与驱动电路10不交叠，为了充分节省边框空间，本实施例中设置第一挡墙410与第一过孔53至少部分交叠，其中第一过孔53的位置仅是示意性的，具体实施时可以根据实际情况选择，本发明实施例对此不作限定。
图13为本发明实施例提供的又一种显示面板的结构示意图，参考图13，可选的，显示面板还包括封装层500和第二挡墙420，图13中示意性示出封装层500包括第一无机层501、有机层502和第二无机层503，封装层500的至少一层膜层(有机层502)截止于第一挡墙410，第二挡墙420位于第一挡墙410远离显示面板的显示区的一侧。
其中，在封装层500的制备过程中，在成膜之前，有机层一般为可流动的液体形态，因此需要设计挡墙结构截止，无机层一般采用沉积等工艺，可以覆盖到第二挡墙420。通过多挡墙结构可以进一步提高封装效果，提升显示面板的性能。
图14为本发明实施例提供的又一种显示面板的结构示意图。参考图14，可选的，第一过孔53包括第一子过孔531和第二子过孔532，第一子过孔531位于驱动电路10与第一挡墙410之间，第二子过孔532位于第一挡墙410背离驱动电路10的一侧。
其中，为了提高第一子信号线51与第二子信号线52之间电连接稳定性，可以设置不止一个过孔，从而增大二者的接触面积，例如图14的实施例中第一子信号线51和第二子信号线52之间设置两个过孔，两个过孔可以分别位于第一挡墙410的两侧。在其他实施例中，也可以设置两个过孔位于第一挡墙410的一侧，或者根据实际条件设置更多数量的过孔，具体实施时可以根据实际情况设计。
继续参考图14，可选的，第一子过孔531的宽度D3大于第二子过孔532的宽度D4。
本实施例中，第一子过孔531位于第一挡墙410靠近显示区的一侧，即设置相对于第二过孔532更靠近显示面板的内侧，该部分在显示面板中距离边缘更远，能够受到更好的封装和保护作用，因此，设置第一子过孔531的宽度较大，可以在保证第一子信号线51和第二子信号线52连通性能的基础上，降低显示面板工艺缺陷的概率。
图15和图16分别为本发明实施例提供的又一种显示面板的结构示意图。参考图15或图16，可选的，显示面板还包括第一电源信号线41，第一电源信号总线(图15和图16中未示出)通过第一电源信号线41向像素电路提供第一电源信号V1，第一电源信号线41位于显示面板的显示区AA；其中，第一电源信号线41与第二子信号线52位于同一层。
其中，第一电源信号线41为给每个像素电路提供第一电源信号V1的PVDD信号线，PVDD信号线一般设置于面板中晶体管或者电容所在膜层的上方(在某些实施例中可以与源漏金属层同层)，以便于走线，本实施例中，将第二子信号线52设置于第一电源信号线41的同一层，从而可以简化工艺。
可选的，第一子信号线51的宽度大于第一电源信号线41的宽度；和/或，第二子信号线52的宽度大于或者小于第一电源信号线41的宽度。
其中，第一电源信号线41是第一电源信号总线延伸至显示区AA的走线，一般为一列和/或一行发光元件共用一根走线，因此显示面板中第一电源信号41的接口较多，而且显示区AA的电路密集排布，走线宽度设置较窄时也可以在一定程度上避免压降；而第二电极往往是面板中一大片区域整层铺设，只在边框区域与第二电源信号总线连接，为了保证第二电极的透过率，其膜层厚度较薄，其上的压降往往较为明显，为了充分降低第二电极上的压降，需要将第二电源信号总线的宽度设置得足够宽以减小电阻，因此，本实施例中，第一子信号线51的宽度可以设置得比第一电源信号线41的宽，从而在不增加边框面积的情况下，降低走线电阻。
而对于第二子信号线52，在某些实施例中下，其与驱动电路不交叠，若其宽度较大，则会导致边框面积较大，在另一些实施例中，当第一子信号线51与第二子信号线52都与驱动电路交叠时，其相较于第一子信号线51更靠近于驱动电路，为了避免信号串扰，也尽量将其宽度设置得小一些，因此，第二子信号线52的宽度D5可以小于第一电源信号线41的宽度D6(图15)；在又一种实施例中，例如对于第二电源信号总线的电阻要求较为严格的情形下，也可以将第二子信号线52的宽度D7设置得比第一电源信号线41的宽度D8大(图16)，用以保证电阻较小。
图17为本发明实施提供的又一种显示面板的结构示意图，参考图17，在某一实施例中，可选的，驱动电路10包括第一晶体管101和第二晶体管102，第一晶体管101的有源层包含硅，第二晶体管102的有源层包含氧化物半导体；其中，第二电源信号总线50覆盖第二晶体管102的有源层，且第二电源信号总线50不覆盖第一晶体管101的有源层。
其中，第一晶体管101的有源层可以包括低温多晶硅LTPS，第二晶体管102的有源层可以包括铟镓锌氧化物IGZO，IGZO相比于LTPS有透过率高、电子迁移率低、开关比大和功耗低等特点，利用两种晶体管形成的驱动电路具有更好的性能。由于氧化物半导体有源层对于氢气、水等分子的敏感程度大于硅有源层，因此，本实施例中复用第二电源信号总线50作为氧化物半导体有源层的屏蔽层，从而为氧化物半导体有源层提供保护，避免氧化物半导体有源层失效。具体实施时，像素电路中也可以包括两种晶体管，例如像素电路中的驱动模块、数据写入模块，发光控制模块采用LTPS PMOS晶体管，初始化模块、阈值补偿模块采用IGZO NMOS晶体管。
可选的，驱动电路包括第一驱动电路，第一驱动电路用于为像素电路提供第一控制信号，第一驱动电路包括沿第一方向相互级联的多级第一移位寄存器；显示面板包括第一信号线组，第一信号线组连接于第一驱动电路，用于为第一驱动电路提供信号，第一信号线组中的第一信号线与第一移位寄存器相互交叠；沿第二方向，第一移位寄存器与第一信号线之间交叠区域的宽度为W11，第一移位寄存器与第二电源信号总线之间交叠区域的宽度为W12，第二方向与第一方向相交，其中，W11＜W12。
其中，第一方向可以为像素单元的行方向，第二方向为像素单元的列方向。第一控制信号为控制像素电路发光的使能信号EMIT，第一驱动电路为与像素电路中的发光控制模块对应的EMIT VSR电路。由于第二电源信号总线是用于为显示面板中整层铺设的第二电极提供信号的，其对于电压降要求非常高，要求具有足够小的电阻，因此本实施例中设置W11＜W12，即在不增加边框面积的情形下，尽可能增大第二电源信号总线与驱动电路交叠的宽度，从而尽可能减小第二电极上的压降。
可选的，第一信号线组包括：第一时钟信号线，用于为第一驱动电路提供第一时钟信号；和/或，第二时钟信号线，用于为第一驱动电路提供第二时钟信号；和/或，第一电压信号线，用于为第一驱动电路提供第一电压信号，第一电压信号为高电平信号；和/或，第二电压信号线，用于为第一驱动电路提供第二电压信号，第二电压信号为低电平信号；其中，第一信号线为第一时钟信号线和第二时钟信号线中的一者；或者，第一信号线为第一电压信号线和第二电压信号线中的一者。
示例性的，图18为本发明实施例提供的一种移位寄存器的电路结构示意图，图19为图18所示的移位寄存器的结构版图。图18可以为第一驱动电路中的移位寄存器，其中，第一驱动电路中的移位寄存器包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10、第十一晶体管M11、第十二晶体管M12、第十三晶体管M13、第一电容C11、第二电容C12和第三电容C13，其中，第一信号线组包括起始信号线STV1(其中起始信号线STV1为第一驱动电路中级联移位寄存器中处于端部的移位寄存器提供开启信号)、时钟信号线CK1、时钟信号线XCK1(时钟信号线CK1与时钟信号线XCK1传输的脉冲信号相位反相)、低电平电压信号线VGL和高电平电压信号线VGH。其中，通过第一信号线组为第一驱动电路中的移位寄存器提供信号，进而通过第一晶体管M1至第十三晶体管M13及第一电容C11至第三电容C13的配合，最终使得移位寄存器输出控制像素电路中发光控制晶体管工作的发光控制信号。本发明实施例提供的起始信号线STV1、时钟信号线CK1、时钟信号线XCK1、低电平电压信号线VGL和高电平电压信号线VGH均可以与第一驱动电路相交叠，亦即第一信号线包括有起始信号线STV1、时钟信号线CK1、时钟信号线XCK1、低电平电压信号线VGL和高电平电压信号线VGH，保证显示面板的边框区域宽度较小。
可选的，沿第二方向，第一信号线组中的信号线与第一移位寄存器之间交叠区域的总宽度为WS1；其中，WS1＜W12。
其中，为了给第二电源信号总线设置足够的宽度，以及与第一驱动电路之间的交叠面积，可以将第一信号线组中的部分信号线设置得不与驱动电路交叠，或者交叠后的总宽度较小，即满足WS1＜W12，从而充分降低第二电源信号总线上的电阻。
可选的，驱动电路还包括第二驱动电路，第二驱动电路用于为像素电路提供第二控制信号，第二驱动电路包括相互级联的多级第二移位寄存器；沿第二方向，第二移位寄存器与第二电源信号总线之间交叠区域的宽度为W22；其中，W12＞W22≥0。
其中，第二电源总线主要与第一驱动电路交叠，与第二驱动电路交叠较少或者不交叠。本实施例中，第二驱动电路可以是为NMOS型晶体管提供控制信号的驱动电路，用于为像素电路的初始化模块和阈值补偿模块提供控制信号。
可选的，显示面板包括第二信号线组，第二信号线组连接于第二驱动电路，用于为第二驱动电路提供信号；沿第二方向，第二信号线组中的信号线与第二移位寄存器之间交叠区域的宽度为WS2；其中，WS1＜WS2。
由于第二电源信号总线与第二驱动电路不交叠或交叠宽度较小，因此可以设置WS1＜WS2，即第二信号线组中的信号线与第二驱动电路交叠的宽度较大，以实现窄边框效果。
可选的，第二信号线组包括：第三时钟信号线，用于为第二驱动电路提供第三时钟信号；和/或，第四时钟信号线，用于为第二驱动电路提供第四时钟信号；和/或，第三电压信号线，用于为第二驱动电路提供第三电压信号，第三电压信号为高电平信号；和/或，第四电压信号线，用于为第一驱动电路提供第四电压信号，第四电压信号为低电平信号。
示例性的，图20为本发明实施例提供的另一种移位寄存器的电路结构示意图，图21为图20所示的移位寄存器的结构版图。图20可以为第二驱动电路中的移位寄存器，其中，第二驱动电路用于控制像素电路中NMOS型晶体管，其中，第二驱动电路中的移位寄存器包括第一晶体管N1、第二晶体管N2、第三晶体管N3、第四晶体管N4、第五晶体管N5、第六晶体管N6、第七晶体管N7、第八晶体管N8、第九晶体管N9、第十晶体管N10、第十一晶体管N11、第十二晶体管N12、第十三晶体管N13、第一电容C31、第二电容C32和第三电容C33，其中，第二信号线组包括起始信号线STV3(其中起始信号线STV3为第二驱动电路中级联移位寄存器中处于端部的移位寄存器提供开启信号)、时钟信号线CK3、时钟信号线XCK3(时钟信号线CK3与时钟信号线XCK3传输的脉冲信号相位反相)、低电平电压信号线VGL和高电平电压信号线VGH。其中，通过第二信号线组为第二驱动电路中移位寄存器提供信号，进而通过第一晶体管N1至第十三晶体管N13及第一电容C31至第三电容C33的配合，最终使得移位寄存器输出控制像素电路中NMOS型晶体管工作的控制信号。本发明实施例提供的起始信号线STV3、时钟信号线CK3、时钟信号线XCK3、低电平电压信号线VGL和高电平电压信号线VGH均可以与第二驱动电路相交叠，亦即第二信号线包括有起始信号线STV3、时钟信号线CK3、时钟信号线XCK3、低电平电压信号线VGL和高电平电压信号线VGH，保证显示面板的边框区域宽度较小。
可选的，第一时钟信号线与第一移位寄存器交叠，第三时钟信号线与第二移位寄存器交叠，其中，第一时钟信号线的宽度小于第三时钟信号线的宽度；或者，第二时钟信号线与第一移位寄存器交叠，第四时钟信号线与第二移位寄存器交叠，其中，第二时钟信号线的宽度小于第四时钟信号线的宽度。
可选的，第一电压信号线与第一移位寄存器交叠，第三电压信号线与第二移位寄存器交叠，其中，第一电压信号线的宽度小于第三电压信号线的宽度；或者，第二电压信号线与第一移位寄存器交叠，第四电压信号线与第二移位寄存器交叠，其中，第二电压信号线的宽度小于第四电压信号线的宽度。
本实施例中，因为第一驱动电路与第二电源信号总线交叠的面积大于第二驱动电路与第二电源信号总线交叠的面积，因此，设置与第一驱动电路交叠的第一信号线组中的走线的宽度小于与第二驱动电路交叠的第二信号线组中具有相同功能的走线的宽度，以为第二电源信号总线提供足够的空间用以保证其宽度，降低电阻。
示例性的，图22为本发明实施例提供的又一种显示面板的结构示意图。参考图22，与第一驱动电路11交叠的第一信号线组120中的信号线宽度小于与第二驱动电路20交叠的第二信号线组130中对应传输相同信号的信号线宽度。
继续参考图22，可选的，第二驱动电路12位于第一驱动电路11朝向显示面板的显示区AA的一侧。
通过设置第二驱动电路12位于第一驱动电路11朝向显示区AA的一侧，可以方便第二电源信号总线中的两层走线通过过孔连接，因此一般设置第二电源信号总线与最远离显示区AA的一个驱动电路交叠，从而延伸出驱动电路后，可以有利于进行打孔连接。
可选的，驱动电路还包括第三驱动电路，第三驱动电路用于为像素电路提供第三控制信号，第三驱动电路包括相互级联的多级第三移位寄存器；沿第二方向，第三移位寄存器与第二电源信号总线之间交叠区域的宽度为W32；其中，W12＞W22≥W32≥0，或者，W12≥W22＞W32≥0。
第二电源信号总线主要与第一驱动电路交叠，与第二驱动电路和/或第三驱动电路可以有少部分交叠或者不交叠。本实施例中，第三驱动电路可以是为PMOS型晶体管提供控制信号的驱动电路，用于为像素电路的数据写入模块或发光控制模块提供控制信号。
图23为本发明实施例提供的又一种移位寄存器的电路结构示意图，图24为图23所示的移位寄存器的结构版图。图23可以为第三驱动电路中的移位寄存器，其中，第三驱动电路用于控制像素电路中PMOS型晶体管，第三驱动电路中的移位寄存器包括第一晶体管P1、第二晶体管P2、第三晶体管P3、第四晶体管P4、第五晶体管P5、第六晶体管P6、第七晶体管P7、第八晶体管P8、第一电容C21和第二电容C22，其中，第二信号线组包括起始信号线STV2(其中起始信号线STV2为第三驱动电路中级联移位寄存器中处于端部的移位寄存器提供开启信号)、时钟信号线CK2、时钟信号线XCK2、低电平电压信号线VGL和高电平电压信号线VGH。其中，通过第二信号线组为第二驱动电路中移位寄存器提供信号，进而通过第一晶体管P1至第八晶体管P8、第一电容C21及第二电容C22的配合，最终使得移位寄存器输出控制像素电路中PMOS晶体管工作的控制信号。本发明实施例提供的起始信号线STV2、时钟信号线CK2、时钟信号线XCK2(时钟信号线CK2与时钟信号线XCK2传输的脉冲信号相位反相)、低电平电压信号线VGL和高电平电压信号线VGH均可以与第三驱动电路相交叠，亦即第三信号线包括有起始信号线STV2、时钟信号线CK2、时钟信号线XCK2、低电平电压信号线VGL和高电平电压信号线VGH，保证显示面板的边框区域宽度较小。
可选的，显示面板包括第三信号线组，第三信号线组连接于第三驱动电路，用于为第三驱动电路提供信号；沿第二方向，第三信号线组中的信号线与第三移位寄存器之间交叠区域的总宽度为WS3；其中，WS1＜WS3。
与第二驱动线路的设置类似，由于第二电源信号总线与第三驱动电路不交叠或交叠宽度较小，因此可以设置WS1＜WS3，即第三信号线组中的信号线与第三驱动电路交叠的宽度较大，以实现窄边框效果。
图25为本发明实施例提供的又一种显示面板的结构示意图。参考图25，可选的，第二驱动电路12位于第一驱动电路11朝向显示面板的显示区AA的一侧，第三驱动电路13位于第二驱动电路12朝向显示面板的显示区AA的一侧。即第一驱动电路11、第二驱动电路12和第三驱动电路13沿显示面板的边缘向显示区依次排列，从而利于第二电源信号总线设计，以获得较小的边框。
需要说明的是，图22、图25仅示出了与图1类似的单边驱动方式，在其他实施例中，也可以类似于图2和图3所示的双边驱动方式。
图26为本发明实施例提供的一种显示装置的结构示意图。参考图26，该显示装置1包括本发明实施例提供的任意一种显示面板2。该显示装置1具体可以为手机、电脑以及智能可穿戴设备等。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (31)

1.一种显示面板，其特征在于，包括：
驱动电路和像素电路，所述驱动电路为所述像素电路提供驱动信号，所述像素电路为所述显示面板的发光元件提供驱动电流；
发光元件，所述发光元件包括第一电极和第二电极；
第一电源信号总线和第二电源信号总线，所述第一电源信号总线用于传输第一电源信号V1，所述第二电源总线用于传输第二电源信号V2，V1≠V2；其中，
所述第一电源信号总线连接至所述像素电路，所述像素电路连接至所述第一电极，所述第二电源信号总线连接至所述第二电极；
所述第二电源信号总线与所述驱动电路至少部分交叠。
2.根据权利要求1所述的显示面板，其特征在于，
所述显示面板还包括辅助连接层；其中，
所述辅助连接层位于所述第二电极所在膜层与所述第二电源信号总线所在膜层之间，所述辅助连接层连接于所述第二电极和所述第二电源信号总线。
3.根据权利要求2所述的显示面板，其特征在于，
所述辅助连接层与所述第一电极位于同一层。
4.根据权利要求1所述的显示面板，其特征在于，
所述第二电源信号总线包括第一子信号线和第二子信号线，所述第一子信号线与所述第二子信号线异层设置，所述第一子信号线与所述第二子信号线通过第一过孔连接。
5.根据权利要求4所述的显示面板，其特征在于，
所述第一子信号线与所述驱动电路至少部分相互交叠，所述第二子信号线与所述驱动电路不交叠；
所述第一子信号线的宽度大于所述第二子信号线的宽度。
6.根据权利要求5所述的显示面板，其特征在于，
所述第一子信号线包括第一区域和第二区域，所述第一区域与所述驱动电路交叠，所述第二区域与所述驱动电路不交叠，所述第二区域位于所述第一区域远离所述显示面板的显示区的一侧；
所述第二区域与所述第二子信号线交叠，且所述第二区域与所述第二子信号线通过所述第一过孔连接，所述第一过孔与所述驱动电路不交叠。
7.根据权利要求5所述的显示面板，其特征在于，
所述第一子信号线位于所述第一电极所在膜层朝向所述驱动电路的一侧，所述第二子信号线位于所述第一子信号线所在膜层朝向所述驱动电路的一侧；
所述驱动电路包括第一晶体管和/或第一电容；其中，
所述第一晶体管的至少一层膜层与所述第二子信号线位于同一层，和/或，
所述第一电容的至少一个极板与所述第二子信号线位于同一层。
8.根据权利要求4所述的显示面板，其特征在于，
所述第一子信号线与所述驱动电路相互交叠，所述第二子信号线与所述驱动电路也相互交叠；
所述第一子信号线与所述第二子信号线均位于所述第一电极所在膜层和所述驱动电路所在膜层之间。
9.根据权利要求8所述的显示面板，其特征在于，
所述第一子信号线位于所述第二子信号线朝向所述第一电极所在膜层的一侧；其中，
所述第一子信号线的宽度大于所述第二子信号线的宽度。
10.根据权利要求9所述的显示面板，其特征在于，
所述驱动电路包括第一电容，所述第一子信号线与所述第一电容交叠面积为S1，所述第二子信号线与所述第一电容交叠面积为S2；其中，
S1＞S2≥0。
11.根据权利要求4所述的显示面板，其特征在于，
所述显示面板包括第一挡墙，所述第一挡墙位于所述驱动电路远离所述显示面板的显示区的一侧；其中，
所述第一挡墙与所述第一子信号线和所述第二子信号线中的至少一者相互交叠。
12.根据权利要求11所述的显示面板，其特征在于，
所述第一过孔与所述第一挡墙无交叠，所述第一过孔位于所述驱动电路与所述第一挡墙之间，或者，所述第一过孔位于所述第一挡墙背离所述驱动电路的一侧。
13.根据权利要求12所述的显示面板，其特征在于，
所述第一过孔包括第一子过孔和第二子过孔，所述第一子过孔位于所述驱动电路与所述第一挡墙之间，所述第二子过孔位于所述第一挡墙背离所述驱动电路的一侧。
14.根据权利要求13所述的显示面板，其特征在于，
所述第一子过孔的宽度大于所述第二子过孔的宽度。
15.根据权利要求4所述的显示面板，其特征在于，
所述显示面板还包括第一电源信号线，所述第一电源信号总线通过所述第一电源信号线向所述像素电路提供所述第一电源信号V1，所述第一电源信号线位于所述显示面板的显示区；其中，
所述第一电源信号线与所述第二子信号线位于同一层。
16.根据权利要求15所述的显示面板，其特征在于，
所述第一子信号线的宽度大于所述第一电源信号线的宽度；和/或，
所述第二子信号线的宽度大于或者小于所述第一电源信号线的宽度。
17.根据权利要求1所述的显示面板，其特征在于，
所述驱动电路包括第一晶体管和第二晶体管，所述第一晶体管的有源层包含硅，所述第二晶体管的有源层包含氧化物半导体；其中，
所述第二电源信号总线覆盖所述第二晶体管的有源层，且所述第二电源信号总线不覆盖所述第一晶体管的有源层。
18.根据权利要求11所述的显示面板，其特征在于，
所述显示面板还包括封装层和第二挡墙，所述封装层的至少一层膜层截止于所述第一挡墙，所述第二挡墙位于所述第一挡墙远离所述显示面板的显示区的一侧。
19.根据权利要求1所述的显示面板，其特征在于，
所述驱动电路包括第一驱动电路，所述第一驱动电路用于为所述像素电路提供第一控制信号，所述第一驱动电路包括沿第一方向相互级联的多级第一移位寄存器；
所述显示面板包括第一信号线组，所述第一信号线组连接于所述第一驱动电路，用于为所述第一驱动电路提供信号，所述第一信号线组中的第一信号线与所述第一移位寄存器相互交叠；
沿第二方向，所述第一移位寄存器与所述第一信号线之间交叠区域的宽度为W11，所述第一移位寄存器与所述第二电源信号总线之间交叠区域的宽度为W12，所述第二方向与所述第一方向相交，其中，
W11＜W12。
20.根据权利要求19所述的显示面板，其特征在于，
所述第一信号线组包括：
第一时钟信号线，用于为所述第一驱动电路提供第一时钟信号；和/或，
第二时钟信号线，用于为所述第一驱动电路提供第二时钟信号；和/或，
第一电压信号线，用于为所述第一驱动电路提供第一电压信号，所述第一电压信号为高电平信号；和/或，
第二电压信号线，用于为所述第一驱动电路提供第二电压信号，所述第二电压信号为低电平信号；其中，
所述第一信号线为所述第一时钟信号线和第二时钟信号线中的一者；或者，
所述第一信号线为所述第一电压信号线和第二电压信号线中的一者。
21.根据权利要求19所述的显示面板，其特征在于，
沿所述第二方向，所述第一信号线组中的信号线与所述第一移位寄存器之间交叠区域的总宽度为WS1；其中，
WS1＜W12。
22.根据权利要求20所述的显示面板，其特征在于，
所述驱动电路还包括第二驱动电路，所述第二驱动电路用于为所述像素电路提供第二控制信号，所述第二驱动电路包括相互级联的多级第二移位寄存器；
沿所述第二方向，所述第二移位寄存器与所述第二电源信号总线之间交叠区域的宽度为W22；其中，
W12＞W22≥0。
23.根据权利要求22所述的显示面板，其特征在于，
所述显示面板包括第二信号线组，所述第二信号线组连接于所述第二驱动电路，用于为所述第二驱动电路提供信号；
沿所述第二方向，所述第二信号线组中的信号线与所述第二移位寄存器之间交叠区域的宽度为WS2；其中，
WS1＜WS2。
24.根据权利要求23所述的显示面板，其特征在于，
所述第二信号线组包括：
第三时钟信号线，用于为所述第二驱动电路提供第三时钟信号；和/或，
第四时钟信号线，用于为所述第二驱动电路提供第四时钟信号；和/或，
第三电压信号线，用于为所述第二驱动电路提供第三电压信号，所述第三电压信号为高电平信号；和/或，
第四电压信号线，用于为所述第一驱动电路提供第四电压信号，所述第四电压信号为低电平信号。
25.根据权利要求24所述的显示面板，其特征在于，
所述第一时钟信号线与所述第一移位寄存器交叠，所述第三时钟信号线与所述第二移位寄存器交叠，其中，所述第一时钟信号线的宽度小于所述第三时钟信号线的宽度；或者，
所述第二时钟信号线与所述第一移位寄存器交叠，所述第四时钟信号线与所述第二移位寄存器交叠，其中，所述第二时钟信号线的宽度小于所述第四时钟信号线的宽度。
26.根据权利要求24所述的显示面板，其特征在于，
所述第一电压信号线与所述第一移位寄存器交叠，所述第三电压信号线与所述第二移位寄存器交叠，其中，所述第一电压信号线的宽度小于所述第三电压信号线的宽度；或者，
所述第二电压信号线与所述第一移位寄存器交叠，所述第四电压信号线与所述第二移位寄存器交叠，其中，所述第二电压信号线的宽度小于所述第四电压信号线的宽度。
27.根据权利要求22所述的显示面板，其特征在于，
所述第二驱动电路位于所述第一驱动电路朝向所述显示面板的显示区的一侧。
28.根据权利要求22所述的显示面板，其特征在于，
所述驱动电路还包括第三驱动电路，所述第三驱动电路用于为所述像素电路提供第三控制信号，所述第三驱动电路包括相互级联的多级第三移位寄存器；
沿所述第二方向，所述第三移位寄存器与所述第二电源信号总线之间交叠区域的宽度为W32；其中，
W12＞W22≥W32≥0，或者，W12≥W22＞W32≥0。
29.根据权利要求28所述的显示面板，其特征在于，
所述显示面板包括第三信号线组，所述第三信号线组连接于所述第三驱动电路，用于为所述第三驱动电路提供信号；
沿所述第二方向，所述第三信号线组中的信号线与所述第三移位寄存器之间交叠区域的总宽度为WS3；其中，
WS1＜WS3。
30.根据权利要求28所述的显示面板，其特征在于，
所述第二驱动电路位于所述第一驱动电路朝向所述显示面板的显示区的一侧，所述第三驱动电路位于所述第二驱动电路朝向所述显示面板的显示区的一侧。
31.一种显示装置，其特征在于，包括权利要求1-30任意一项所述的显示面板。
CN202210771371.4A 2022-06-30 2022-06-30 显示面板及显示装置 Pending CN115050315A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210771371.4A CN115050315A (zh) 2022-06-30 2022-06-30 显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210771371.4A CN115050315A (zh) 2022-06-30 2022-06-30 显示面板及显示装置

Publications (1)

Publication Number Publication Date
CN115050315A true CN115050315A (zh) 2022-09-13

Family

ID=83164605

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210771371.4A Pending CN115050315A (zh) 2022-06-30 2022-06-30 显示面板及显示装置

Country Status (1)

Country Link
CN (1) CN115050315A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021217413A1 (zh) * 2020-04-28 2021-11-04 京东方科技集团股份有限公司 显示基板以及显示装置
CN113781913A (zh) * 2021-09-10 2021-12-10 厦门天马显示科技有限公司 显示面板及显示装置
US20210407426A1 (en) * 2019-08-21 2021-12-30 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and manufacturing method thereof, and display device
CN113973506A (zh) * 2020-05-22 2022-01-25 京东方科技集团股份有限公司 显示基板、显示面板以及显示装置
CN114256275A (zh) * 2021-12-27 2022-03-29 武汉天马微电子有限公司 显示面板及显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210407426A1 (en) * 2019-08-21 2021-12-30 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and manufacturing method thereof, and display device
WO2021217413A1 (zh) * 2020-04-28 2021-11-04 京东方科技集团股份有限公司 显示基板以及显示装置
CN113973506A (zh) * 2020-05-22 2022-01-25 京东方科技集团股份有限公司 显示基板、显示面板以及显示装置
US20220190100A1 (en) * 2020-05-22 2022-06-16 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, display panel and display device
CN113781913A (zh) * 2021-09-10 2021-12-10 厦门天马显示科技有限公司 显示面板及显示装置
CN114256275A (zh) * 2021-12-27 2022-03-29 武汉天马微电子有限公司 显示面板及显示装置

Similar Documents

Publication Publication Date Title
JP7469042B2 (ja) シフトレジスタ、発光制御回路及び表示パネル
CN108172594B (zh) 显示装置
CN111128080A (zh) 显示基板及显示装置
JP2022043114A (ja) 半導体装置
KR20180045964A (ko) 표시 장치 및 그의 제조 방법
KR102045730B1 (ko) 인버터와 이를 이용한 구동회로 및 표시장치
CN114639343B (zh) 有机发光显示装置
EP4002337A1 (en) Display substrate, display panel, and display device
WO2022067634A1 (zh) 显示基板及其制作方法、显示装置
US20220302238A1 (en) Display panel and display device
CN116312244A (zh) 显示面板及显示装置
WO2021203422A1 (zh) 显示基板及其制作方法、显示装置
KR20210080671A (ko) 표시장치
US11594184B2 (en) Display substrate and manufacturing method thereof, display device
CN114822414A (zh) 显示基板及显示装置
US20040211964A1 (en) Display device
CN113785350B (zh) 显示基板及其制作方法、显示装置
US11335242B2 (en) Display substrate and display device
US20230180554A1 (en) Light emitting display device and manufacturing method thereof
CN115394201B (zh) 显示面板和显示装置
CN115050315A (zh) 显示面板及显示装置
CN114284317A (zh) 显示面板
US20230196991A1 (en) Display panel and display device
TWI841034B (zh) 發光顯示裝置及其製造方法
US20240038151A1 (en) Display panel and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination