CN114256275A - 显示面板及显示装置 - Google Patents
显示面板及显示装置 Download PDFInfo
- Publication number
- CN114256275A CN114256275A CN202111614356.0A CN202111614356A CN114256275A CN 114256275 A CN114256275 A CN 114256275A CN 202111614356 A CN202111614356 A CN 202111614356A CN 114256275 A CN114256275 A CN 114256275A
- Authority
- CN
- China
- Prior art keywords
- light
- transistor
- electrically connected
- signal line
- pole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 239000004020 conductor Substances 0.000 claims abstract description 16
- 239000003990 capacitor Substances 0.000 claims description 24
- 239000007769 metal material Substances 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 27
- 238000002834 transmittance Methods 0.000 description 17
- 230000003071 parasitic effect Effects 0.000 description 14
- 208000032005 Spinocerebellar ataxia with axonal neuropathy type 2 Diseases 0.000 description 8
- 208000033361 autosomal recessive with axonal neuropathy 2 spinocerebellar ataxia Diseases 0.000 description 8
- 230000001808 coupling effect Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明实施例提供了一种显示面板及显示装置,涉及显示技术领域,用以提高像素电路中节点的电位稳定性。显示面板包括衬底基板和位于衬底基板的多个像素电路,像素电路包括:驱动晶体管,驱动晶体管与连接走线相连;透光导电部,透光导电部包括透光导电材料,在垂直衬底基板所在平面的方向上,透光导电部与连接线段至少部分交叠。
Description
【技术领域】
本发明涉及显示技术领域,尤其涉及一种显示面板及显示装置。
【背景技术】
有机发光二极管(Organic Light-Emitting Diode,OLED),具有低功耗、低成本、自发光、宽视角以及响应速度快等优点,成为目前显示领域的研究热点。
为实现画面显示,显示面板包括像素电路和发光元件,像素电路与发光元件电连接以驱动发光元件发光。在现有的像素电路中,不同节点之间的耦合作用较大,节点电位的稳定性较低,进而对发光元件的发光亮度产生不良影响。
【发明内容】
有鉴于此,本发明实施例提供了一种显示面板及显示装置,用以提高像素电路中节点的电位稳定性。
一方面,本发明实施例提供了一种显示面板,包括衬底基板和位于所述衬底基板的多个像素电路,所述像素电路包括:
驱动晶体管,所述驱动晶体管与连接走线相连;
透光导电部,所述透光导电部包括透光导电材料,在垂直所述衬底基板所在平面的方向上,所述透光导电部与所述连接线段至少部分交叠。
另一方面,本发明实施例提供了一种显示装置,包括上述显示面板。
上述技术方案中的一个技术方案具有如下有益效果:
在本发明实施例中,通过增设与连接走线交叠的透光导电部,一方面,透光导电部与连接走线之间形成寄生电容,可以利用该寄生电容稳定连接走线的电位,进而减弱连接走线与驱动晶体管的栅极之间的耦合作用,弱化连接走线上的电位变化对驱动晶体管的栅极电位的影响。如此一来,可以提高驱动晶体管的栅极电位的稳定性,进而提高像素电路工作状态的可靠性,使流入发光元件的驱动电流趋于标准值。
另一方面,在设置用于与连接走线形成寄生电容的导电部时,如果导电部采用金属材料形成,导电部与连接走线交叠后会影响显示面板的透光性能。尤其是对于具有指纹识别功能或者是摄像功能的显示面板来说,透光率减小,经由手指反射至传感器的光线量以及射入摄像头的外界环境光的光线量均减小,进而导致指纹识别精度不高、成像质量较差。而在本发明实施例中,通过采用透光导电材料形成透光导电部,即使透光导电部与连接走线交叠,也不会对显示面板的透光率产生影响,进而优化显示面板的指纹识别精度或者成像质量。
【附图说明】
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为本发明实施例所提供的像素电路的一种电路结构示意图;
图2为本发明实施例所提供的像素电路的一种膜层结构示意图;
图3为图1对应的一种信号时序图;
图4为本发明实施所提供的显示面板的一种结构示意图;
图5为本发明实施例所提供的像素电路的另一种膜层结构示意图;
图6为图5的局部放大示意图;
图7为图6沿A1-A2方向的剖视图;
图8为本发明实施例所提供的第二透光部的一种结构示意图;
图9为本发明实施例所提供的像素电路的再一种膜层结构示意图;
图10为图9的局部放大示意图;
图11为本发明实施例所提供的像素电路的又一种膜层结构示意图;
图12为图11的局部放大示意图;
图13为图12沿B1-B2方向的剖视图;
图14为本发明实施例所提供的存储电容的一种膜层结构示意图;
图15为本发明实施例所提供的存储电容的另一种膜层结构示意图;
图16为图15沿C1-C2方向的剖视图;
图17为本发明实施例所提供的存储电容的另一种膜层结构示意图;
图18为图17沿D1-D2方向的剖视图;
图19为本发明实施例所提供的存储电容的再一种膜层结构示意图;
图20为图19沿E1-E2方向的剖视图;
图21为本发明实施例所提供的显示装置的一种结构示意图。
【具体实施方式】
为了更好的理解本发明的技术方案,下面结合附图对本发明实施例进行详细描述。
应当明确,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。
应当理解,本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,本文中字符“/”,一般表示前后关联对象是一种“或”的关系。
如背景技术所述,显示面板包括电连接的像素电路和发光元件,像素电路用于向发光元件传输驱动电流,以驱动发光元件发光。
为对本发明所提供的技术方案进行更加清楚的阐述,本发明首先以图1所示的像素电路为例,对像素电路的工作原理进行说明:
如图1和图2所示,图1为本发明实施例所提供的像素电路的一种电路结构示意图,图2为本发明实施例所提供的像素电路的一种膜层结构示意图,像素电路包括驱动晶体管M0、栅极复位晶体管M1、阳极复位晶体管M2、数据写入晶体管M3、阈值补偿晶体管M4、第一发光控制晶体管M5、第二发光控制晶体管M6和存储电容Cst。
其中,栅极复位晶体管M1的栅极与第一扫描信号线Scan1电连接,栅极复位晶体管M1的第一极与复位信号线Vref电连接,第一栅极复位晶体管M1的第二极与驱动晶体管M0的栅极电连接。
阳极复位晶体管M2的栅极与第二扫描信号线Scan2电连接,阳极复位晶体管M2的第一极与复位信号线Vref电连接,阳极复位晶体管M2的第二极与发光元件D的阳极电连接。
数据写入晶体管M3的栅极与第二扫描信号线Scan2电连接,数据写入晶体管M3的第一极与数据线Data电连接,数据写入晶体管M3的第二极与驱动晶体管M0的第一极电连接。
阈值补偿晶体管M4的栅极与第二扫描信号线Scan2电连接,阈值补偿晶体管M4的第一极与驱动晶体管M0的第二极电连接,阈值补偿晶体管M4的第二极与驱动晶体管M0的栅极电连接。
第一发光控制晶体管M5的栅极与发光控制信号线Emit电连接,第一发光控制晶体管M5的第一极与固定电位信号线PVDD电连接,第一发光控制晶体管M5的第二极与驱动晶体管M0的第一极电连接。
第二发光控制晶体管M6的栅极与发光控制信号线Emit电连接,第二发光控制晶体管M6的第一极与驱动晶体管M0的第二极电连接,第二发光控制晶体管M6的第二极与发光元件D的阳极电连接。
存储电容Cst的第一极板与固定电位信号线PVDD电连接,存储电容Cst的第二极板为驱动晶体管M0的栅极。
如图3所示,图3为图1对应的一种信号时序图,像素电路的驱动周期T包括复位时段t1、充电时段t2和发光时段t3。
在复位时段t1,第一扫描信号线Scan1提供低电平,栅极复位晶体管M1导通,将复位信号线Vref所提供的复位电压传输至驱动晶体管M0的栅极,实现对驱动晶体管M0的栅极的复位。
在充电时段t2,第二扫描信号线Scan2提供低电平,阳极复位晶体管M2导通,将复位信号线Vref所提供的复位电压传输至发光元件D的阳极,实现对发光元件D的阳极复位;同时,数据写入晶体管M3和阈值补偿晶体管M4导通,将数据线Data提供的数据电压写入驱动晶体管M0的栅极,并对驱动晶体管M0的阈值电压进行补偿。
在发光时段t3,发光控制信号线Emit提供低电平,第一发光控制晶体管M5和第二发光控制晶体管M6导通,控制电源信号线PVDD与发光元件D之间的通路连通,将驱动晶体管M0转换的驱动电流传输至发光元件D,驱动发光元件D发光。
可以理解的是,像素电路所产生的驱动电流的大小取决于驱动晶体管M0的栅源电压Vgs的大小,驱动晶体管M0的栅源电压Vgs越小,驱动晶体管M0的导通越完全,流入发光元件D的驱动电流也就越大。
发明人研究发现,参见图2,在像素电路的膜层结构中,晶体管之间或是晶体管与信号线之间存在大量的连接走线,这部分连接走线不可避免地与驱动晶体管M0的栅极之间存在耦合作用,当连接走线上的电位发生变化时,该电位变化会导致驱动晶体管M0的栅极电位发生波动,进而对驱动晶体管M0的工作状态产生影响,影响流入发光元件D的驱动电流,导致发光元件D的发光亮度出现偏差。
为此,本发明实施例提供了一种显示面板,通过对像素电路的膜层结构进行调整,可以有效提高驱动晶体管的工作状态的稳定性。
如图4所示,图4为本发明实施所提供的显示面板的一种结构示意图,显示面板包括衬底基板1和位于衬底基板1的多个像素电路2,多个像素电路2可呈矩阵式排布。
结合图1,如图5和图6所示,图5为本发明实施例所提供的像素电路的另一种膜层结构示意图,图6为图5的局部放大示意图,像素电路2包括驱动晶体管M0,驱动晶体管M0的连接关系和工作原理已在上述实施例中进行说明,此处不再赘述,驱动晶体管M0与连接走线3相连;像素电路2还包括透光导电部4,透光导电部4包括透光导电材料,例如可包括铟锡氧化物(Indium Tin Oxide,ITO)材料,在垂直衬底基板1所在平面的方向上,透光导电部4与连接线段至少部分交叠。
需要说明的是,连接走线3可以包括多晶硅材料,与晶体管中的有源层同层设置。在本发明实施例中,驱动晶体管M0与连接走线3相连既可包括驱动晶体管M0与连接走线3直接相连,也可包括驱动晶体管M0与连接走线3间接相连。
在本发明实施例中,通过增设与连接走线3交叠的透光导电部4,一方面,透光导电部4与连接走线3之间形成寄生电容,可以利用该寄生电容稳定连接走线3的电位,进而减弱连接走线3与驱动晶体管M0的栅极之间的耦合作用,弱化连接走线3上的电位变化对驱动晶体管M0的栅极电位的影响。如此一来,提高了驱动晶体管M0的栅极电位的稳定性,进而提高了像素电路2工作状态的可靠性,使流入发光元件的驱动电流趋于标准值。
另一方面,在设置用于与连接走线3形成寄生电容的导电部时,如果导电部采用金属材料形成,导电部与连接走线3交叠后会影响显示面板的透光性能。尤其是对于具有指纹识别功能或者是摄像功能的显示面板来说,透光率减小,经由手指反射至传感器的光线量以及射入摄像头的外界环境光的光线量均减小,进而导致指纹识别精度不高、成像质量较差。而在本发明实施例中,通过采用透光导电材料形成透光导电部4,即使透光导电部4与连接走线3交叠,也不会对显示面板的透光率产生影响,进而优化显示面板的指纹识别精度或者成像质量。示例性的,对于6.67宽屏高清(WQHD)分辨率的显示面板,相较于将导电部采用金属材料形成,本发明实施例采用透光导电材料形成导电部,可将显示面板的透过率提升20%左右。
在一种实施方式中,透光导电部4接收恒定电压信号,以使透光导电部4上的电压恒定,可更大程度地稳定连接走线3上的电位。
进一步地,结合图1和图6,显示面板还包括用于提供电源电压的固定电位信号线PVDD,固定电位信号线PVDD包括电连接的第一固定电位信号线PVDD1和第二固定电位信号线PVDD2,第一固定电位信号线PVDD1沿第一方向x延伸,第二固定电位信号线PVDD2沿第二方向y延伸,其中,第一方向x为第一扫描信号线Scan1和第二扫描信号线Scan2的延伸方向,第一方向x与第二方向y相交。也就是说,第一固定点位信号线和第二固定电位信号线PVDD2交叉构成网格状结构。
像素电路2还包括存储电容Cst和栅极复位晶体管M1,其中,存储电容Cst的第一极板与第一固定电位信号线PVDD1电连接,存储电容Cst的第二极板为驱动晶体管M0的栅极;栅极复位晶体管M1的栅极与第一扫描信号线Scan1电连接,栅极复位晶体管M1的第一极与复位信号线电连接,栅极复位晶体管M1的第二极与驱动晶体管M0的栅极电连接,栅极复位晶体管M1的工作原理已在上述实施例中进行说明,此处不再赘述。
透光导电部4与第一固定电位信号线PVDD1电连接,或者,透光导电部4与第二固定电位信号线PVDD2电连接,或者,透光导电部4与复位信号线电连接。示例性地,如图7所示,图7为图6沿A1-A2方向的剖视图,透光导电部4与第一固定电位信号线PVDD1电连接。
如此设置,透光导电部4仅需与显示面板内原有的用于提供电源电压或者复位电压的信号线电连接,无需额外增设其它的恒压信号线,简化了显示面板的布线。尤其地,当透光导电部4与第一固定电位信号线PVDD1或者第二固定电位信号线PVDD2电连接时,固定电位信号线PVDD上所传输的电源电压更稳定,因此,透光导电部4对连接走线3的电位稳定性的改善效果更优。
进一步地,透光导电部4位于与其相连的信号线朝向衬底基板1一侧,并且,透光导电部4中背向衬底基板1一侧的表面和与其相连的信号线中朝向衬底基板1一侧的表面接触。以透光导电部4与第一固定电位信号线PVDD1电连接为例,参见图7,透光导电部4位于第一固定电位信号线PVDD1朝向衬底基板1一侧,透光导电部4中背向衬底基板1一侧的表面和第一固定电位信号线PVDD1朝向衬底基板1一侧的表面接触。
此时,透光导电部4和与其相连的信号线通过直接接触的方式实现电连接,不仅连接可靠性更高,而且,相较于透光导电部4与信号线之间通过过孔连接的方式,还省去了透光导电部4与信号线之间的绝缘层,减小了膜层整体厚度。
当透光导电部4位于与其相连的信号线朝向衬底基板1一侧时,在形成透光导电部4和与其相连的信号线时,可以首先在衬底基板1上形成一层透光导电材料,然后再在透光导电材料上形成一层金属材料,之后,首先利用第一掩膜板对金属材料进行刻蚀,以形成信号线,然后,再利用第二掩膜板对透光导电材料进行刻蚀,以形成透光导电部4。需要说明的是,由于对透光导电材料的刻蚀在金属刻蚀之后进行,因此,透光导电部4所在的透光膜层的正投影是覆盖信号线所在的金属膜层的。
在一种实施方式中,结合图1、图5和图6,连接走线3包括第一连接线段31。像素电路2还包括数据写入晶体管M3,数据写入晶体管M3的栅极与第二扫描信号线Scan2电连接,数据写入晶体管M3的第一极与数据线Data电连接,数据写入晶体管M3的第二极通过第一连接线段31与驱动晶体管M0的第一极电连接。数据写入晶体管M3的工作原理已在上述实施例中进行说明,此处不再赘述。
透光导电部4包括第一透光部41,在垂直衬底基板1所在平面的方向上,第一透光部41与第一连接线段31至少部分交叠。
结合上述对像素电路2的工作原理的分析,在充电时段t2,数据线Data上的数据电压写入数据写入晶体管M3的第二极,此时,数据写入晶体管M3的第二极的电位发生跳变,也就是第一连接线段31上的电位发生跳变。基于第一连接线段31与驱动晶体管M0的栅极之间的耦合作用,第一连接线段31上的电位跳变会导致驱动晶体管M0的栅极电位发生波动,进而对驱动晶体管M0的导通状态产生影响。
当显示面板采用低频驱动时,一幅画面的显示包括多帧驱动,在第一帧,像素电路2写入数据电压,像素电路2向发光元件传输驱动电流,驱动发光元件发光,在后续的其它帧,像素电路2不再重新写入数据电压,数据写入晶体管M3的第二极维持写入帧所写入的电压,像素电路2向发光元件传输驱动电流,驱动发光元件发光。但是,当显示面板进行画面切换时,第一帧的显示亮度与其它帧的显示亮度存在差异。例如,当显示面板由黑画面切换至白画面时,由于黑画面对应的数据电压与白画面对应的数据电压相差较大,因此,在显示白画面的第一帧里,像素电路2写入数据电压时,数据写入晶体管M3的第二极(第一连接线段31)上的电位会发生较大程度的跳变,因此,该电位跳变对驱动晶体管M0的栅极电位的影响程度较大,导致第一帧亮度偏低。
在本发明实施例中,通过设置与第一连接线段31交叠的第一透光部41,可以利用第一透光部41与第一连接线段31之间形成的寄生电容稳定第一连接线段31的电位,进而减弱第一连接线段31上的电位变化对驱动晶体管M0的栅极电位的影响,进而有效改善第一帧亮度偏低的问题。而且,由于第一透光部41由透光导电材料形成,即使第一透光部41与第一连接线段31交叠,也不会影响第一连接线段31所在位置处的透光率,还可避免对显示面板的透光率产生影响。
在一种实施方式中,结合图1和图5,连接走线3包括第二连接线段32。像素电路2还包括至少一个双栅模块5,双栅模块5包括第一晶体管51和第二晶体管52,第一晶体管51的栅极与第二晶体管52的栅极电连接,第二连接线段32电连接在第一晶体管51的第二极与第二晶体管52的第一极之间,驱动晶体管M0的栅极通过第二晶体管52与第二连接线段32相连。
透光导电部4还包括第二透光部42,在垂直衬底基板1所在平面的方向上,第二透光部42与第二连接线段32至少部分交叠。
当第一晶体管51和第二晶体管52的栅极上的电位跳变时,受到晶体管的寄生电容的影响,该电位跳变会导致第二连接线段32上的电位发生波动。受到第二连接线段32与驱动晶体管M0的栅极之间的耦合作用的影响,第二连接线段32上的电位波动会进一步影响驱动晶体管M0的栅极电位。在本发明实施例中,通过设置与第二连接线段32交叠的第二透光部42,可以利用第二透光部42与第二连接线段32之间形成的寄生电容稳定第二连接线段32的电位,进而减弱第二连接线段32上的电位波动对驱动晶体管M0的栅极电位的影响。而且,由于第二透光部42由透光导电材料形成,因而还可避免对显示面板的透光率产生影响。
在一种实施方式中,结合图1,如图8所示,图8为本发明实施例所提供的第二透光部的一种结构示意图,至少一个双栅模块5包括阈值补偿晶体管M4,阈值补偿晶体管M4包括第一补偿晶体管M41和第二补偿晶体管M42,第一补偿晶体管M41和第二补偿晶体管M42的栅极分别与第二扫描信号线Scan2电连接。
第二连接线段32包括第二甲连接线段321,第一补偿晶体管M41的第一极与驱动晶体管M0的第二极电连接,第一补偿晶体管M41的第二极与第二补偿晶体管M42的第一极通过第二甲连接线段321电连接,第二补偿晶体管M42的第二极与驱动晶体管M0的栅极电连接。
第二透光部42包括第二甲透光部421,在垂直衬底基板1所在平面的方向上,第二甲透光部421与第二甲连接线段321至少部分交叠。
当第二扫描信号由低电平跳变至高电平时,受到晶体管的寄生电容的影响,该电位跳变会导致第二甲连接线段321上的电位发生波动。通过设置第二甲透光部421,第二甲透光部421与第二甲连接线段321之间所形成的寄生电容可以稳定第二甲连接线段321上的电位,避免第二甲连接线段321上的电位大幅波动,进而减小第二甲连接线段321上的电位波动对驱动晶体管M0的栅极电位的影响。而且,第二甲透光部421的透光率较高,不会对显示面板的透光率产生影响。
在一种实施方式中,结合图1,如图9和图10所示,图9为本发明实施例所提供的像素电路的再一种膜层结构示意图,图10为图9的局部放大示意图,至少一个双栅模块5包括栅极复位晶体管M1,栅极复位晶体管M1包括第一复位晶体管M11和第二复位晶体管M12,第一复位晶体管M11的和第二复位晶体管M12的栅极分别与第一扫描信号线Scan1电连接。
第二连接线段32包括第二乙连接线段322,第一复位晶体管M11的第一极与复位信号线电连接,第一复位晶体管M11的第二极与第二复位晶体管M12的第一极通过第二乙连接线段322电连接,第二复位晶体管M12的第二极与驱动晶体管M0的栅极电连接。
第二透光部42包括第二乙透光部422,在垂直衬底基板1所在平面的方向上,第二乙透光部422与第二乙连接线段322至少部分交叠。
当第一扫描信号由低电平跳变至高电平时,受到晶体管的寄生电容的影响,该电位跳变会导致第二乙连接线段322上的电位发生波动。通过设置第二乙透光部422,第二乙透光部422与第二乙连接线段322之间所形成的寄生电容可以稳定第二乙连接线段322上的电位,避免第二乙连接线段322上的电位大幅波动,进而减小第二乙连接线段322上的电位波动对驱动晶体管M0的栅极电位的影响。而且,第二乙透光部422的透光率较高,不会对显示面板的透光率产生影响。
在一种实施方式中,结合图1,如图11和图12所示,图11为本发明实施例所提供的像素电路2的又一种膜层结构示意图,图12为图11的局部放大示意图,连接走线3包括第三连接线段33和第四连接线段34。
像素电路2还包括阈值补偿晶体管M4和栅极复位晶体管M1,其中,阈值补偿晶体管M4的栅极与第二扫描信号线Scan2电连接,阈值补偿晶体管M4的第一极与驱动晶体管M0的第二极电连接,阈值补偿晶体管M4的第二极与驱动晶体管M0的栅极通过第三连接线段33电连接,第三连接线段33包括金属材料。栅极复位晶体管M1的栅极与第一扫描信号线Scan1电连接,栅极复位晶体管M1的栅极与第一扫描信号线Scan1电连接,栅极复位晶体管M1的第一极与复位信号线电连接,栅极复位晶体管M1的第二极与第三连接线段33通过第四连接线段34电连接,第四连接线段34包括多晶硅材料。
透光导电部4还包括第三透光部43,在垂直衬底基板1所在平面的方向上,第三透光部43与第四连接线段34至少部分交叠,并且,在第一方向x上,第三透光部43与第三连接线段33交叠,第一方向x平行于衬底基板1所在平面,第一方向x为第一扫描信号线Scan1的延伸方向。
如此设置,第三透光部43与第四连接线段34至少部分交叠,可以利用第三透光部43与第四连接线段34之间形成的寄生电容稳定第四连接线段34段上的电位,进而稳定驱动晶体管M0的栅极的电位。此外,在第一方向x上,第三透光部43还与第三连接线段33交叠,当第三透光部43接收恒定电压信号时,第三透光部43与第三连接线段33之间会形成稳定的电场来稳定第三连接线段33的电位,从而进一步提高驱动晶体管M0的栅极电位的可靠性。
需要说明的是,在垂直衬底基板1所在平面的方向上,第三透光部43的正投影与第二固定电位信号线PVDD2的正投影相距较近,因此,第三透光部43可以与第二固定电位信号线PVDD2电连接。为提高第三透光部43和第二固定电位信号线PVDD2之间的连接可靠性,结合图12,如图13所示,图13为图12沿B1-B2方向的剖视图,第三透光部43和第二固定电位信号线PVDD2之间还可设置辅助连接层6,辅助连接层6与第一固定电位信号线PVDD1同层设置。
此外,还需要说明的是,参见图13,第三透光部43可以与第二甲透光部421连通,二者一体成型,第三透光部43通过第二甲透光部421电连接至第二固定电位信号线PVDD2。
在一种实施方式中,如图14所示,图14为本发明实施例所提供的存储电容的一种膜层结构示意图,显示面板还包括固定电位信号线PVDD,固定电位信号线PVDD包括电连接的第一固定电位信号线PVDD1和第二固定电位信号线PVDD2,第一固定电位信号线PVDD1沿第一方向x延伸,第二固定电位信号线PVDD2沿第二方向y延伸,第一方向x与第二方向y相交。
像素电路2还包括存储电容Cst,存储电容Cst的第一极板7与第一固定电位信号线PVDD1电连接,存储电容Cst的第二极板8为驱动晶体管M0的栅极。
在垂直衬底基板1所在平面的方向上,第二极板8的正投影的边缘位于第一极板7的正投影内,并且,第一极板7中与第二极板8不存在交叠的至少部分电极包括透光导电材料。
在本发明实施例中,在垂直衬底基板1所在平面的方向上,第二极板8的正投影的边缘位于第一极板7的正投影内,也就是第二极板8覆盖第一极板7,即使由于工艺误差等因素导致第二极板8和/或第一极板7的位置发生偏移,也仍能保证第一极板7和第二极板8之间具有足够的交叠面积,保证存储电容Cst具有足够大的电容量,以更好的保证驱动晶体管M0的栅极的稳定性。而且,通过将第一极板7中与第二极板8不存在交叠的至少部分电极采用透光导电材料形成,还可以避免这部分电极对光线造成遮挡,从而有效提高显示面板的透光率。
此外,还需要说明的是,在本发明实施例中,由于第一极板7中至少部分电极为透光电极,在保证足够透光率的前提下,相较于将整个第二极板设置为金属电极,还可以进一步增大第二极板的覆盖面积,使其更大程度地外扩于第一电极,从而进一步避免由工艺误差等因素导致的第一极板7与第二极板8未完全交叠的情况。
在一种实施方式中,如图15所示,图15为本发明实施例所提供的存储电容的另一种膜层结构示意图,第一极板7为透光电极,即使受到工艺误差等因素导致第二极板8和/或第一极板7的位置发生偏移,也仍能保证第一极板7中与第二极板8不存在交叠的这部分电极全部透光,进一步提高显示面板的透光率。
需要说明的是,如图16所示,图16为图15沿C1-C2方向的剖视图,第一极板7位于第一固定电位信号线PVDD1朝向衬底基板1的一侧,并且,为提高第一极板7与第一固定电位信号线PVDD1之间的连接可靠性,第一极板7朝向衬底基板1一侧的表面和衬底基板1背向衬底基板1一侧的表面接触。
或者,在另一种实施方式中,如图17所示,图17为本发明实施例所提供的存储电容的另一种膜层结构示意图,第一极板7包括电连接的第一子极板71和第二子极板72,第一子极板71为金属电极,第二子极板72为透光电极;在垂直衬底基板1所在平面的方向上,第一子极板71的正投影的边缘位于第二子极板72的正投影内,从而使得第一极板7中与第二极板8不交叠的至少部分电极为透光电极,提高透光率。
需要说明的是,为进一步减小第二极板的遮挡面积,在垂直衬底基板1所在平面的方向上,第一子极板71的正投影可以位于第二极板8的正投影内,或者,第一子极板71的正投影可以与第二极板8的正投影重合。
此外,还需要说明的是,如图18所示,图18为图17沿D1-D2方向的剖视图,第二子极板72位于第一子极板71朝向衬底基板1的一侧,并且,为提高第二子极板72位于第一子极板71之间的连接可靠性,第二子极板72背向衬底基板1一侧的表面和第一子极板71朝向衬底基板1一侧的表面接触。
进一步地,如图19和图20所示,图19为本发明实施例所提供的存储电容的再一种膜层结构示意图,图20为图19沿E1-E2方向的剖视图,在垂直衬底基板1所在平面的方向上,第二子极板72的正投影覆盖第一子极板71的正投影,以提高第二子极板72与第一子极板71之间的连接可靠性,以及保证整个第一极板7为一整面电极,第一极板7内部不具有镂空。
或者,参见图17和图18,第二子极板72具有镂空区域9,在垂直衬底基板1所在平面的方向上,镂空区域9和第一子极板71与第二极板8之间的交叠区域至少部分交叠。此时,第二子极板72为环状电极,仍能保证第一极板7中与第二极板8不交叠的至少部分电极为透光电极,提高透光率。
在一种实施方式中,参见图18和图20,为提高第二子极板72与第一子极板71之间的连接可靠性,第二子极板72位于第一子极板71朝向衬底基板1一侧,并且,第二子极板72中背向衬底基板1一侧的表面与第一子极板71中朝向衬底基板1一侧的表面接触。需要说明的是,第二子极板72可以与第一固定电位信号线PVDD1同层设置。
此外,需要强调的是,图1所示的像素电路所包括的晶体管的类型仅为示意性说明,在本发明其它可选的实施例中,像素电路中的晶体管也可均为N型晶体管,或者,像素电路同时包括N型和P型两种类型的晶体管。例如,在像素电路中,栅极复位晶体管M1和阈值补偿晶体管M4可以为N型的铟镓锌氧化物(indium gallium zinc oxide,IGZO)晶体管,其它晶体管为P型的低温多晶硅(Low Temperature Poly-silicon,LTPS)晶体管,此时,阈值补偿晶体管M4与数据写入晶体管M3电连接至不同的扫描信号线。当像素电路包括其它类型的晶体管时,像素电路的工作原理仍与图1对应的像素电路的工作原理相同,仅是晶体管的导通电平发生变化。
基于同一发明构思,本发明实施例还提供了一种显示装置,如图21所示,图21为本发明实施例所提供的显示装置的一种结构示意图,该显示装置包括上述显示面板100。其中,显示面板100的具体结构已经在上述实施例中进行了详细说明,此处不再赘述。当然,图21所示的显示装置仅仅为示意说明,该显示装置可以是例如手机、平板计算机、笔记本电脑、电纸书或电视机等任何具有显示功能的电子设备。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (16)
1.一种显示面板,其特征在于,包括衬底基板和位于所述衬底基板的多个像素电路,所述像素电路包括:
驱动晶体管,所述驱动晶体管与连接走线相连;
透光导电部,所述透光导电部包括透光导电材料,在垂直所述衬底基板所在平面的方向上,所述透光导电部与所述连接线段至少部分交叠。
2.根据权利要求1所述的显示面板,其特征在于,
所述透光导电部接收恒定电压信号。
3.根据权利要求2述的显示面板,其特征在于,
所述显示面板还包括固定电位信号线,所述固定电位信号线包括电连接的第一固定电位信号线和第二固定电位信号线,所述第一固定电位信号线沿第一方向延伸,所述第二固定电位信号线沿第二方向延伸,所述第一方向与所述第二方向相交;
所述像素电路还包括:
存储电容,所述存储电容的第一极板与所述第一固定电位信号线电连接,所述存储电容的第二极板为所述驱动晶体管的栅极;
栅极复位晶体管,所述栅极复位晶体管的栅极与第一扫描信号线电连接,所述栅极复位晶体管的第一极与复位信号线电连接,所述栅极复位晶体管的第二极与所述驱动晶体管的栅极电连接;
所述透光导电部与所述第一固定电位信号线电连接,或者,所述透光导电部与所述第二固定电位信号线电连接,或者,所述透光导电部与所述复位信号线电连接。
4.根据权利要求3所述的显示面板,其特征在于,
所述透光导电部位于与其相连的信号线朝向所述衬底基板一侧,并且,所述透光导电部中背向衬底基板一侧的表面和与其相连的信号线中朝向所述衬底基板一侧的表面接触。
5.根据权利要求1所述的显示面板,其特征在于,
所述连接走线包括第一连接线段;
所述像素电路还包括数据写入晶体管,所述数据写入晶体管的栅极与第二扫描信号线电连接,所述数据写入晶体管的第一极与数据线电连接,所述数据写入晶体管的第二极通过所述第一连接走线与所述驱动晶体管的第一极电连接;
所述透光导电部包括第一透光部,在垂直所述衬底基板所在平面的方向上,所述第一透光部与所述第一连接线段至少部分交叠。
6.根据权利要求1所述的显示面板,其特征在于,
所述连接走线包括第二连接线段;
所述像素电路还包括至少一个双栅模块,所述双栅模块包括第一晶体管和第二晶体管,所述第一晶体管的栅极与所述第二晶体管的栅极电连接,所述第二连接线段电连接在所述第一晶体管的第二极与所述第二晶体管的第一极之间,所述驱动晶体管的栅极通过所述第二晶体管与所述第二连接线段相连;
所述透光导电部还包括第二透光部,在垂直所述衬底基板所在平面的方向上,所述第二透光部与所述第二连接线段至少部分交叠。
7.根据权利要求6所述的显示面板,其特征在于,
至少一个所述双栅模块包括阈值补偿晶体管,所述阈值补偿晶体管包括第一补偿晶体管和第二补偿晶体管,所述第一补偿晶体管和所述第二补偿晶体管的栅极分别与第二扫描信号线电连接;
所述第二连接线段包括第二甲连接线段,所述第一补偿晶体管的第一极与所述驱动晶体管的第二极电连接,所述第一补偿晶体管的第二极与所述第二补偿晶体管的第一极通过所述第二甲连接线段电连接,所述第二补偿晶体管的第二极与所述驱动晶体管的栅极电连接;
所述第二透光部包括第二甲透光部,在垂直所述衬底基板所在平面的方向上,所述第二甲透光部与所述第二甲连接线段至少部分交叠。
8.根据权利要求6所述的显示面板,其特征在于,
至少一个所述双栅模块包括栅极复位晶体管,所述栅极复位晶体管包括第一复位晶体管和第二复位晶体管,所述第一复位晶体管的和所述第二复位晶体管的栅极分别与第一扫描信号线电连接;
所述第二连接线段包括第二乙连接线段,所述第一复位晶体管的第一极与复位信号线电连接,所述第一复位晶体管的第二极与所述第二复位晶体管的第一极通过所述第二乙连接线段电连接,所述第二复位晶体管的第二极与所述驱动晶体管的栅极电连接;
所述第二透光部包括第二乙透光部,在垂直所述衬底基板所在平面的方向上,所述第二乙透光部与所述第二乙连接线段至少部分交叠。
9.根据权利要求1所述的显示面板,其特征在于,
所述连接走线包括第三连接线段和第四连接线段;
所述像素电路还包括:
阈值补偿晶体管,所述阈值补偿晶体管的栅极与第二扫描信号线电连接,所述阈值补偿晶体管的第一极与所述驱动晶体管的第二极电连接,所述阈值补偿晶体管的第二极与所述驱动晶体管的栅极通过第三连接线段电连接,所述第三连接线段包括金属材料;
栅极复位晶体管,所述栅极复位晶体管的栅极与第一扫描信号线电连接,所述栅极复位晶体管的栅极与第一扫描信号线电连接,所述栅极复位晶体管的第一极与复位信号线电连接,所述栅极复位晶体管的第二极与所述第三连接线段通过第四连接线段电连接,所述第四连接线段包括多晶硅材料;
所述透光导电部还包括第三透光部,在垂直所述衬底基板所在平面的方向上,所述第三透光部与所述第四连接线段至少部分交叠,并且,在第一方向上,所述第三透光部与所述第三连接线段交叠,所述第一方向平行于所述衬底基板所在平面,所述第一方向为所述第一扫描信号线的延伸方向。
10.根据权利要求1所述的显示面板,其特征在于,
所述显示面板还包括固定电位信号线,所述固定电位信号线包括电连接的第一固定电位信号线和第二固定电位信号线,所述第一固定电位信号线沿第一方向延伸,所述第二固定电位信号线沿第二方向延伸,所述第一方向与所述第二方向相交;
所述像素电路还包括:
存储电容,所述存储电容的第一极板与所述第一固定电位信号线电连接,所述存储电容的第二极板为所述驱动晶体管的栅极;
在垂直所述衬底基板所在平面的方向上,所述第二极板的正投影的边缘位于所述第一极板的正投影内,并且,所述第一极板中与所述第二极板不存在交叠的至少部分电极包括透光导电材料。
11.根据权利要求10所述的显示面板,其特征在于,
所述第一极板为透光电极。
12.根据权利要求10所述的显示面板,其特征在于,
所述第一极板包括电连接的第一子极板和第二子极板,所述第一子极板为金属电极,所述第二子极板为透光电极;
在垂直所述衬底基板所在平面的方向上,所述第一子极板的正投影的边缘位于所述第二子极板的正投影内。
13.根据权利要求12所述的显示面板,其特征在于,
在垂直所述衬底基板所在平面的方向上,所述第二子极板的正投影覆盖所述第一子极板的正投影。
14.根据权利要求12所述的显示面板,其特征在于,
所述第二子极板具有镂空区域,在垂直所述衬底基板所在平面的方向上,所述镂空区域和所述第一子极板与所述第二极板之间的交叠区域至少部分交叠。
15.根据权利要求12所述的显示面板,其特征在于,
所述第二子极板位于所述第一子极板朝向所述衬底基板一侧,并且,所述第二子极板中背向所述衬底基板一侧的表面与所述第一子极板中朝向所述衬底基板一侧的表面接触。
16.一种显示装置,其特征在于,包括如权利要求1~15任一项所述的显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111614356.0A CN114256275A (zh) | 2021-12-27 | 2021-12-27 | 显示面板及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111614356.0A CN114256275A (zh) | 2021-12-27 | 2021-12-27 | 显示面板及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114256275A true CN114256275A (zh) | 2022-03-29 |
Family
ID=80795228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111614356.0A Pending CN114256275A (zh) | 2021-12-27 | 2021-12-27 | 显示面板及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114256275A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115050315A (zh) * | 2022-06-30 | 2022-09-13 | 厦门天马显示科技有限公司 | 显示面板及显示装置 |
-
2021
- 2021-12-27 CN CN202111614356.0A patent/CN114256275A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115050315A (zh) * | 2022-06-30 | 2022-09-13 | 厦门天马显示科技有限公司 | 显示面板及显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112117320B (zh) | 一种显示面板和显示装置 | |
US11074856B2 (en) | Display panel and display device | |
CN111951729B (zh) | 一种阵列基板、显示面板及显示装置 | |
KR101562068B1 (ko) | 표시 장치, 표시 장치의 구동 방법 및 전자 기기 | |
WO2021102904A1 (zh) | 显示基板及其制作方法、显示装置 | |
WO2023005648A1 (zh) | 像素电路及其驱动方法、阵列基板和显示装置 | |
US9107252B2 (en) | Display panel, display unit, and electronic apparatus | |
CN210575037U (zh) | 显示面板及显示装置 | |
WO2021102905A1 (zh) | 显示基板及其制作方法、显示装置 | |
US11922879B2 (en) | Display substrate and display device | |
CN113936604B (zh) | 显示基板及显示装置 | |
CN115066755A (zh) | 显示基板及显示装置 | |
US11844251B2 (en) | Display substrate and display device | |
CN114127836B (zh) | 阵列基板、显示面板以及显示装置 | |
CN114256275A (zh) | 显示面板及显示装置 | |
CN111463254B (zh) | 显示面板及显示装置 | |
CN114783372B (zh) | 像素驱动电路、显示面板及显示装置 | |
WO2022110179A1 (zh) | 像素驱动电路及其驱动方法、显示面板 | |
US20230337465A1 (en) | Display panel and display device | |
US9099032B2 (en) | Light-emitting panel, display device and electronic equipment | |
CN221043675U (zh) | 一种显示面板和显示装置 | |
US20220320243A1 (en) | Display substrate, display panel and display device | |
US20240233646A1 (en) | Display substrate and display device | |
EP4336484A1 (en) | Display substrate and display device | |
KR20230034832A (ko) | 표시패널과 이를 포함한 전자장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |