RU2490704C1 - Relator unit - Google Patents

Relator unit Download PDF

Info

Publication number
RU2490704C1
RU2490704C1 RU2012127999/08A RU2012127999A RU2490704C1 RU 2490704 C1 RU2490704 C1 RU 2490704C1 RU 2012127999/08 A RU2012127999/08 A RU 2012127999/08A RU 2012127999 A RU2012127999 A RU 2012127999A RU 2490704 C1 RU2490704 C1 RU 2490704C1
Authority
RU
Russia
Prior art keywords
ext
relator
inputs
output
relators
Prior art date
Application number
RU2012127999/08A
Other languages
Russian (ru)
Inventor
Дмитрий Васильевич Андреев
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" filed Critical Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет"
Priority to RU2012127999/08A priority Critical patent/RU2490704C1/en
Application granted granted Critical
Publication of RU2490704C1 publication Critical patent/RU2490704C1/en

Links

Images

Landscapes

  • Logic Circuits (AREA)

Abstract

FIELD: information technology.
SUBSTANCE: method is realised by executing any of the functions of the type ext1(x1,ext2(x2,ext3(x3, x4))), where x1, x2, x3, x4 are input analogue signals; extm=max or extm=min, while maintaining high speed of operation. The relator unit is designed to reproduce noniterated functions of infinite-valued logic and can be used in analogue computer systems as an information preprocessing means. The relator unit has six relators (l1,…, l6), each having a comparator (2), an XOR element (3), a closing switch and an opening switch (41 and 42). Use of said relators enables to execute any of the functions of the type ext1(x1,ext2(x2,ext3(x3, x4))), where x1, x2, x3, x4 are input analogue signals; extm=max or extm=min ( m = 1,3 ¯ ) ,
Figure 00000014
with maximum signal propagation delay time equal to the relator delay time.
EFFECT: broader functional capabilities.
1 dwg

Description

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.The invention relates to automation and analog computing and can be used to build functional units of analog computers, means of automatic regulation and control, analog processors, etc.

Известны реляторные модули (см., например, патент РФ 2188453, кл. G06G 7/25, 2002 г.), которые содержат реляторы и могут реализовать любую из функций вида ext1(x1,ext2(x2,x3)), где х1, х2, х3 - входные аналоговые сигналы; extm=max либо extm=min ( m = 1,2 ¯ )

Figure 00000001
.Relator modules are known (see, for example, RF patent 2188453, class G06G 7/25, 2002), which contain relators and can implement any of the functions of the form ext 1 (x 1 , ext 2 (x 2 , x 3 ) ), where x 1 , x 2 , x 3 - input analog signals; ext m = max or ext m = min ( m = 1,2 ¯ )
Figure 00000001
.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных реляторных модулей, относятся ограниченные функциональные возможности и низкое быстродействие, обусловленные соответственно тем, что не выполняется реализация любой из функций вида ext1 (x1, ext2 (x2, ext3 (x3, x4))) и максимальное время задержки распространения сигнала равно 2τp, где τp есть время задержки релятора.The reason that impedes the achievement of the technical result indicated below when using known relator modules is limited functionality and low speed, due to the fact that the implementation of any of the functions of the form ext 1 (x 1 , ext 2 (x 2 , ext 3 ( x 3 , x 4 ))) and the maximum delay time of the signal propagation is 2τ p , where τ p is the delay time of the relator.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип реляторный модуль (фиг.2 в описании изобретения к патенту РФ 2281550, кл. G06G 7/52, 2006 г.), который содержит релятор и может реализовать любую из функций вида ext(x1, x2), где х1, х2 - входные аналоговые сигналы; ext=max либо ext=min.The closest device of the same purpose to the claimed invention in terms of features is the prototype relator module (FIG. 2 in the description of the invention to RF patent 2281550, class G06G 7/52, 2006), which contains a relator and can implement any of functions of the form ext (x 1 , x 2 ), where x 1 , x 2 are the input analog signals; ext = max or ext = min.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из функций вида ext1(x1, ext2(x2, ext3(x3, x4))).The reason that impedes the achievement of the technical result indicated below when using the prototype is limited functionality, due to the fact that the implementation of any of the functions of the form ext 1 (x 1 , ext 2 (x 2 , ext 3 (x 3 , x 4 ) )).

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из функций вида ext1(x1, ext2(x2, ext3(x3, x4))), где х1, х2, х3, х4 - входные аналоговые сигналы; extm=max либо extm=min ( m = 1,3 ¯ )

Figure 00000002
, при сохранении быстродействия прототипа.The technical result of the invention is the expansion of functionality by providing the implementation of any of the functions of the form ext 1 (x 1 , ext 2 (x 2 , ext 3 (x 3 , x 4 ))), where x 1 , x 2 , x 3 , x 4 - input analog signals; ext m = max or ext m = min ( m = 1.3 ¯ )
Figure 00000002
, while maintaining the speed of the prototype.

Указанный технический результат при осуществлении изобретения достигается тем, что в реляторном модуле, содержащем релятор, который содержит компаратор, подключенный выходом к первому входу элемента исключающее или, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей, выходы которых объединены и образуют выход релятора, первый и второй входы которого соединены соответственно с неинвертирующим и инвертирующим входами компаратора, особенность заключается в том, что в него введены пять аналогичных упомянутому реляторов, в каждом из шести реляторов третий и четвертый входы соединены соответственно с входами размыкающего и замыкающего ключей, вход управления, объединенные первый, четвертый и объединенные второй, третий входы i-го ( i = 2,4 ¯ )

Figure 00000003
релятора соединены соответственно с первым настроечным, первым и i-ым информационными входами реляторного модуля, вход управления и первый, второй, третий входы j-го ( j = 5,6 ¯ )
Figure 00000004
релятора подключены соответственно к второму настроечному и второму, (j-2)-му информационным входам реляторного модуля, выходу (j-2)-го релятора, а выход второго релятора соединен с четвертыми входами пятого, шестого реляторов, выходы которых соединены соответственно с четвертым, третьим входами первого релятора, подключенного входом управления, первым, вторым входами и выходом соответственно к третьему настроечному, третьему, четвертому информационным входам и выходу реляторного модуля.The specified technical result during the implementation of the invention is achieved by the fact that in the relator module containing the relator, which contains a comparator connected to the first input of the element by an output or excluding, the second input of which is the relay control input, and the output is connected to the control input of the closing and opening keys, the outputs which are combined and form the output of the relator, the first and second inputs of which are connected respectively to the non-inverting and inverting inputs of the comparator, a feature is the fact that five relators are introduced into it, the third and fourth inputs in each of the six relators are connected to the inputs of the opening and closing keys, respectively, the control input combined the first, fourth and combined second, third inputs of the i-th ( i = 2,4 ¯ )
Figure 00000003
relays are connected respectively with the first tuning, first and i-th information inputs of the relator module, the control input and the first, second, third inputs of the j-th ( j = 5,6 ¯ )
Figure 00000004
relays are connected respectively to the second tuning and second, (j-2) -th information inputs of the relator module, the output of the (j-2) -th relay, and the output of the second relator is connected to the fourth inputs of the fifth and sixth relators, the outputs of which are connected respectively to the fourth , the third inputs of the first relay connected to the control input, the first, second inputs and output, respectively, to the third tuning, third, fourth information inputs and the output of the relator module.

На фиг.1 и фиг.2 представлены соответственно схема предлагаемого реляторного модуля и схема релятора, использованного при построении указанного модуля.Figure 1 and figure 2 presents, respectively, a diagram of the proposed relator module and a diagram of the relator used in the construction of the specified module.

Реляторный модуль содержит реляторы 11, …, 16. Каждый релятор содержит компаратор 2, подключенный выходом к первому входу элемента исключающее или 3, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и раз мыкающего ключей 41 и 42, входы которых являются соответственно четвертым и третьим входами релятора, первый, второй входы и выход которого образованы соответственно неинвертирующим, инвертирующим входами компаратора 2 и объединенными выходами ключей 41, 42. Вход управления, объединенные первый, четвертый и объединенные второй, третий входы релятора 1i ( i = 2,4 ¯ )

Figure 00000005
соединены соответственно с первым настроечным, первым и i-ым информационными входами реляторного модуля, вход управления и первый, второй, третий входы релятора 1j ( j = 5,6 ¯ )
Figure 00000006
подключены соответственно к второму настроечному и второму, (j-2)-му информационным входам реляторного модуля, выходу релятора 1j-2, а выход релятора 12 соединен с четвертыми входами реляторов 15, 16, выходы которых соединены соответственно с четвертым, третьим входами релятора 11, подключенного входом управления, первым, вторым входами и выходом соответственно к третьему настроечному, третьему, четвертому информационным входам и выходу реляторного модуля.The relator module contains relators 1 1 , ..., 1 6 . Each relator contains a comparator 2, connected to the first input of the element exclusive or 3, the second input of which is the input of the relator control, and the output is connected to the control input of the closing and disconnecting keys 4 1 and 4 2 , the inputs of which are the fourth and third inputs of the relator, respectively , the first, second inputs and the output of which are formed respectively by non-inverting, inverting inputs of the comparator 2 and the combined outputs of the keys 4 1 , 4 2 . Control input, combined the first, fourth and combined second, third inputs of the relay 1 i ( i = 2,4 ¯ )
Figure 00000005
connected respectively to the first training, first and i-th information inputs of the relator module, the control input and the first, second, third inputs of the relator 1 j ( j = 5,6 ¯ )
Figure 00000006
connected respectively to the second tuning and second (j-2) -th information inputs of the relator module, the output of the relay 1 j-2 , and the output of the relay 1 2 is connected to the fourth inputs of the relays 1 5 , 1 6 , the outputs of which are connected respectively to the fourth, the third inputs of the relay 1 1 connected to the control input, the first, second inputs and output, respectively, to the third tuning, third, fourth information inputs and output of the relator module.

Работа предлагаемого реляторного модуля осуществляется следующим образом. На его первый, второй, третий и четвертый информационные входы подаются соответственно аналоговые сигналы (напряжения) x1, x2, x3 и x4; на его первом, втором, третьем настроечных входах фиксируются соответственно необходимые управляющие сигналы g1, g2, g3∈{0,1}. Если на входе управления релятора присутствует логический «0» (логическая «1») и сигнал на его первом входе больше либо меньше сигнала на его втором входе, то ключ 41 соответственно замкнут (разомкнут) либо разомкнут (замкнут), а ключ 42 соответственно разомкнут (замкнут) либо замкнут (разомкнут). Таким образом, сигнал Z на выходе предлагаемого реляторного модуля при всех возможных вариантах упорядочения сигналов x2, x3, x4 и всех возможных комбинациях значений сигналов g2, g3 будет принимать значения, указанные в представленной ниже таблице, в которойThe work of the proposed relator module is as follows. At its first, second, third and fourth information inputs, respectively, are supplied analog signals (voltages) x 1 , x 2 , x 3 and x 4 ; at its first, second, third tuning inputs, the necessary control signals g 1 , g 2 , g 3 ∈ {0,1} are respectively fixed. If at the control input of the relator there is a logical “0” (logical “1”) and the signal at its first input is more or less than the signal at its second input, then key 4 1 is respectively closed (open) or open (closed), and key 4 2 respectively open (closed) or closed (open). Thus, the signal Z at the output of the proposed relator module for all possible variants of the ordering of signals x 2 , x 3 , x 4 and all possible combinations of signal values g 2 , g 3 will take the values indicated in the table below, in which

e x t 1 = { max п р и g 1 = 0 min = п р и g 1 = 1 .

Figure 00000007
e x t one = { max P R and g one = 0 min = P R and g one = one .
Figure 00000007

Варианты упорядоченияOrdering Options ZZ g2=g3=1g 2 = g 3 = 1 g2=1, g3=0g 2 = 1, g 3 = 0 g2=0, g3=1g 2 = 0, g 3 = 1 g2=g3=0g 2 = g 3 = 0 x2<x3<x4 x 2 <x 3 <x 4 ext1(xl, x2)ext 1 (x l , x 2 ) ext1(x1, x2)ext 1 (x 1 , x 2 ) ext1(x1, x3)ext 1 (x 1 , x 3 ) ext1(x1, x4)ext 1 (x 1 , x 4 ) x2<x4<x3 x 2 <x 4 <x 3 ext1(x1, x2)ext 1 (x 1 , x 2 ) ext1(x1, x2)ext 1 (x 1 , x 2 ) ext1(x1, x4)ext 1 (x 1 , x 4 ) ext1(xl, x3)ext 1 (x l , x 3 ) x3<x2<x4 x 3 <x 2 <x 4 ext1(x1, x3)ext 1 (x 1 , x 3 ) ext1(x1, x2)ext 1 (x 1 , x 2 ) ext1(x1, x2)ext 1 (x 1 , x 2 ) ext1(x1, x4)ext 1 (x 1 , x 4 ) x3<x4<x2 x 3 <x 4 <x 2 ext1(x1, x3)ext 1 (x 1 , x 3 ) ext1(x1, x4)ext 1 (x 1 , x 4 ) ext1(xl, x2)ext 1 (x l , x 2 ) ext1(x1, x2)ext 1 (x 1 , x 2 ) x4<x2<x3 x 4 <x 2 <x 3 ext1(x1, x4)ext 1 (x 1 , x 4 ) ext1(x1, x2)ext 1 (x 1 , x 2 ) ext1(x1, x2)ext 1 (x 1 , x 2 ) ext1(x1, x3)ext 1 (x 1 , x 3 ) x4<x3<x2 x 4 <x 3 <x 2 ext1(x1, x4)ext 1 (x 1 , x 4 ) ext1(x1, x3)ext 1 (x 1 , x 3 ) ext1(x1, x2)ext 1 (x 1 , x 2 ) ext1(x1, x2)ext 1 (x 1 , x 2 )

С учетом данных, приведенных в таблице, имеемGiven the data given in the table, we have

Z=ext1(x1, ext2(x2, ext3(x3, x4))),Z = ext 1 (x 1 , ext 2 (x 2 , ext 3 (x 3 , x 4 ))),

г д е e x t m = { max п р и g m = 0 min п р и g m = 1 ( m = 1,3 ¯ ) .

Figure 00000008
g d e e x t m = { max P R and g m = 0 min P R and g m = one ( m = 1.3 ¯ ) .
Figure 00000008

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый реляторный модуль обладает более широкими по сравнению с прототипом функциональными возможностями, поскольку обеспечивает реализацию любой из функций вида ext1(x1, ext2(x2, ext3(x3, x4))), где x1, x2, x3, x4 - входные аналоговые сигналы; extm=max либо extm=min ( m = 1,3 ¯ )

Figure 00000009
. При этом максимальное время задержки распространения сигнала в предлагаемом реляторном модуле, как и в прототипе, равно τp, где τp есть время задержки релятора.The above information allows us to conclude that the proposed relational module has wider functionality compared to the prototype, since it provides the implementation of any of the functions of the form ext 1 (x 1 , ext 2 (x 2 , ext 3 (x 3 , x 4 ))) where x 1 , x 2 , x 3 , x 4 - input analog signals; ext m = max or ext m = min ( m = 1.3 ¯ )
Figure 00000009
. Moreover, the maximum delay time of signal propagation in the proposed relator module, as in the prototype, is τ p , where τ p is the delay time of the relator.

Claims (1)

Реляторный модуль, предназначенный для реализации бесповторных функций бесконечнозначной логики, содержащий релятор, который содержит компаратор, подключенный выходом к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей, выходы которых объединены и образуют выход релятора, первый и второй входы которого соединены соответственно с неинвертирующим и инвертирующим входами компаратора, отличающийся тем, что в него введены пять аналогичных упомянутому реляторов, в каждом из шести реляторов третий и четвертый входы соединены соответственно с входами размыкающего и замыкающего ключей, вход управления, объединенные первый, четвертый и объединенные второй, третий входы i-гo ( i = 2,4 ¯
Figure 00000010
) релятора соединены соответственно с первым настроечным, первым и i-ым информационными входами реляторного модуля, вход управления и первый, второй, третий входы j-го ( j = 5,6 ¯
Figure 00000011
) релятора подключены соответственно к второму настроечному и второму, (j-2)-мy информационным входам реляторного модуля, выходу (j-2)-гo релятора, а выход второго релятора соединен с четвертыми входами пятого, шестого реляторов, выходы которых соединены соответственно с четвертым, третьим входами первого релятора, подключенного входом управления, первым, вторым входами и выходом соответственно к третьему настроечному, третьему, четвертому информационным входам и выходу реляторного модуля.
A relator module designed to implement unique functions of infinite-valued logic, containing a relator, which contains a comparator connected by an output to the first input of an EXCLUSIVE OR element, the second input of which is a relator control input, and the output is connected to the control input of the closing and opening keys, the outputs of which are combined and form the output of the relator, the first and second inputs of which are connected respectively to the non-inverting and inverting inputs of the comparator, characterized in that There are five similar relators mentioned above, in each of the six relators the third and fourth inputs are connected respectively to the inputs of the opening and closing keys, the control input combined the first, fourth and combined second, third inputs of the i-th ( i = 2,4 ¯
Figure 00000010
) the relays are connected respectively with the first tuning, first and i-th information inputs of the relator module, the control input and the first, second, third inputs of the j-th j = 5,6 ¯
Figure 00000011
) the relays are connected respectively to the second tuning and second, (j-2) -my information inputs of the relator module, the output of the (j-2) -th relay, and the output of the second relator is connected to the fourth inputs of the fifth and sixth relators, the outputs of which are connected respectively to fourth, third inputs of the first relay connected to the control input, first, second inputs and output, respectively, to the third tuning, third, fourth information inputs and output of the relator module.
RU2012127999/08A 2012-07-03 2012-07-03 Relator unit RU2490704C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2012127999/08A RU2490704C1 (en) 2012-07-03 2012-07-03 Relator unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2012127999/08A RU2490704C1 (en) 2012-07-03 2012-07-03 Relator unit

Publications (1)

Publication Number Publication Date
RU2490704C1 true RU2490704C1 (en) 2013-08-20

Family

ID=49162978

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2012127999/08A RU2490704C1 (en) 2012-07-03 2012-07-03 Relator unit

Country Status (1)

Country Link
RU (1) RU2490704C1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642070A (en) * 1991-06-27 1997-06-24 Canon Kabushiki Kaisha Signal processing circuit and system for detection of absolute value
GB2342732A (en) * 1998-10-16 2000-04-19 Ibm Reevaluation of a Boolean function applicable to event driven transaction processing
RU2195701C1 (en) * 2001-12-28 2002-12-27 Ульяновский государственный технический университет Relator module
RU2445697C1 (en) * 2011-01-31 2012-03-20 Закрытое акционерное общество "ИВЛА-ОПТ" Relator module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642070A (en) * 1991-06-27 1997-06-24 Canon Kabushiki Kaisha Signal processing circuit and system for detection of absolute value
GB2342732A (en) * 1998-10-16 2000-04-19 Ibm Reevaluation of a Boolean function applicable to event driven transaction processing
RU2195701C1 (en) * 2001-12-28 2002-12-27 Ульяновский государственный технический университет Relator module
RU2445697C1 (en) * 2011-01-31 2012-03-20 Закрытое акционерное общество "ИВЛА-ОПТ" Relator module

Similar Documents

Publication Publication Date Title
RU2542920C2 (en) Logic module
RU2647639C1 (en) Logic converter
RU2445697C1 (en) Relator module
RU2542895C1 (en) Logical converter
RU2443009C1 (en) Logic converter
RU2602382C1 (en) Ranked filter
RU2559708C1 (en) Logic converter
RU2621281C1 (en) Logic converter
RU2417404C1 (en) Logic converter
RU2472209C1 (en) Logic module
RU2580799C1 (en) Logic transducer
RU2518669C1 (en) Logic converter
RU2641454C2 (en) Logic converter
RU2518638C1 (en) Pulse selector
RU2490704C1 (en) Relator unit
RU2629451C1 (en) Logic converter
RU2013136438A (en) PULSE SELECTOR
RU2549151C1 (en) Logic converter
RU2490705C1 (en) Relator unit
RU2543307C2 (en) Rank filter
RU2491625C1 (en) Relator unit
RU2621376C1 (en) Logic module
RU2634229C1 (en) Logical converter
RU2504826C1 (en) Logic computer
RU2549158C1 (en) Logic converter

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20140704