RU2490704C1 - Relator unit - Google Patents
Relator unit Download PDFInfo
- Publication number
- RU2490704C1 RU2490704C1 RU2012127999/08A RU2012127999A RU2490704C1 RU 2490704 C1 RU2490704 C1 RU 2490704C1 RU 2012127999/08 A RU2012127999/08 A RU 2012127999/08A RU 2012127999 A RU2012127999 A RU 2012127999A RU 2490704 C1 RU2490704 C1 RU 2490704C1
- Authority
- RU
- Russia
- Prior art keywords
- ext
- relator
- inputs
- output
- relators
- Prior art date
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
Description
Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.The invention relates to automation and analog computing and can be used to build functional units of analog computers, means of automatic regulation and control, analog processors, etc.
Известны реляторные модули (см., например, патент РФ 2188453, кл. G06G 7/25, 2002 г.), которые содержат реляторы и могут реализовать любую из функций вида ext1(x1,ext2(x2,x3)), где х1, х2, х3 - входные аналоговые сигналы; extm=max либо extm=min
К причине, препятствующей достижению указанного ниже технического результата при использовании известных реляторных модулей, относятся ограниченные функциональные возможности и низкое быстродействие, обусловленные соответственно тем, что не выполняется реализация любой из функций вида ext1 (x1, ext2 (x2, ext3 (x3, x4))) и максимальное время задержки распространения сигнала равно 2τp, где τp есть время задержки релятора.The reason that impedes the achievement of the technical result indicated below when using known relator modules is limited functionality and low speed, due to the fact that the implementation of any of the functions of the form ext 1 (x 1 , ext 2 (x 2 , ext 3 ( x 3 , x 4 ))) and the maximum delay time of the signal propagation is 2τ p , where τ p is the delay time of the relator.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип реляторный модуль (фиг.2 в описании изобретения к патенту РФ 2281550, кл. G06G 7/52, 2006 г.), который содержит релятор и может реализовать любую из функций вида ext(x1, x2), где х1, х2 - входные аналоговые сигналы; ext=max либо ext=min.The closest device of the same purpose to the claimed invention in terms of features is the prototype relator module (FIG. 2 in the description of the invention to RF patent 2281550, class G06G 7/52, 2006), which contains a relator and can implement any of functions of the form ext (x 1 , x 2 ), where x 1 , x 2 are the input analog signals; ext = max or ext = min.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из функций вида ext1(x1, ext2(x2, ext3(x3, x4))).The reason that impedes the achievement of the technical result indicated below when using the prototype is limited functionality, due to the fact that the implementation of any of the functions of the form ext 1 (x 1 , ext 2 (x 2 , ext 3 (x 3 , x 4 ) )).
Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из функций вида ext1(x1, ext2(x2, ext3(x3, x4))), где х1, х2, х3, х4 - входные аналоговые сигналы; extm=max либо extm=min
Указанный технический результат при осуществлении изобретения достигается тем, что в реляторном модуле, содержащем релятор, который содержит компаратор, подключенный выходом к первому входу элемента исключающее или, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей, выходы которых объединены и образуют выход релятора, первый и второй входы которого соединены соответственно с неинвертирующим и инвертирующим входами компаратора, особенность заключается в том, что в него введены пять аналогичных упомянутому реляторов, в каждом из шести реляторов третий и четвертый входы соединены соответственно с входами размыкающего и замыкающего ключей, вход управления, объединенные первый, четвертый и объединенные второй, третий входы i-го
На фиг.1 и фиг.2 представлены соответственно схема предлагаемого реляторного модуля и схема релятора, использованного при построении указанного модуля.Figure 1 and figure 2 presents, respectively, a diagram of the proposed relator module and a diagram of the relator used in the construction of the specified module.
Реляторный модуль содержит реляторы 11, …, 16. Каждый релятор содержит компаратор 2, подключенный выходом к первому входу элемента исключающее или 3, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и раз мыкающего ключей 41 и 42, входы которых являются соответственно четвертым и третьим входами релятора, первый, второй входы и выход которого образованы соответственно неинвертирующим, инвертирующим входами компаратора 2 и объединенными выходами ключей 41, 42. Вход управления, объединенные первый, четвертый и объединенные второй, третий входы релятора 1i
Работа предлагаемого реляторного модуля осуществляется следующим образом. На его первый, второй, третий и четвертый информационные входы подаются соответственно аналоговые сигналы (напряжения) x1, x2, x3 и x4; на его первом, втором, третьем настроечных входах фиксируются соответственно необходимые управляющие сигналы g1, g2, g3∈{0,1}. Если на входе управления релятора присутствует логический «0» (логическая «1») и сигнал на его первом входе больше либо меньше сигнала на его втором входе, то ключ 41 соответственно замкнут (разомкнут) либо разомкнут (замкнут), а ключ 42 соответственно разомкнут (замкнут) либо замкнут (разомкнут). Таким образом, сигнал Z на выходе предлагаемого реляторного модуля при всех возможных вариантах упорядочения сигналов x2, x3, x4 и всех возможных комбинациях значений сигналов g2, g3 будет принимать значения, указанные в представленной ниже таблице, в которойThe work of the proposed relator module is as follows. At its first, second, third and fourth information inputs, respectively, are supplied analog signals (voltages) x 1 , x 2 , x 3 and x 4 ; at its first, second, third tuning inputs, the necessary control signals g 1 , g 2 , g 3 ∈ {0,1} are respectively fixed. If at the control input of the relator there is a logical “0” (logical “1”) and the signal at its first input is more or less than the signal at its second input, then
С учетом данных, приведенных в таблице, имеемGiven the data given in the table, we have
Z=ext1(x1, ext2(x2, ext3(x3, x4))),Z = ext 1 (x 1 , ext 2 (x 2 , ext 3 (x 3 , x 4 ))),
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый реляторный модуль обладает более широкими по сравнению с прототипом функциональными возможностями, поскольку обеспечивает реализацию любой из функций вида ext1(x1, ext2(x2, ext3(x3, x4))), где x1, x2, x3, x4 - входные аналоговые сигналы; extm=max либо extm=min
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2012127999/08A RU2490704C1 (en) | 2012-07-03 | 2012-07-03 | Relator unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2012127999/08A RU2490704C1 (en) | 2012-07-03 | 2012-07-03 | Relator unit |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2490704C1 true RU2490704C1 (en) | 2013-08-20 |
Family
ID=49162978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2012127999/08A RU2490704C1 (en) | 2012-07-03 | 2012-07-03 | Relator unit |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2490704C1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5642070A (en) * | 1991-06-27 | 1997-06-24 | Canon Kabushiki Kaisha | Signal processing circuit and system for detection of absolute value |
GB2342732A (en) * | 1998-10-16 | 2000-04-19 | Ibm | Reevaluation of a Boolean function applicable to event driven transaction processing |
RU2195701C1 (en) * | 2001-12-28 | 2002-12-27 | Ульяновский государственный технический университет | Relator module |
RU2445697C1 (en) * | 2011-01-31 | 2012-03-20 | Закрытое акционерное общество "ИВЛА-ОПТ" | Relator module |
-
2012
- 2012-07-03 RU RU2012127999/08A patent/RU2490704C1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5642070A (en) * | 1991-06-27 | 1997-06-24 | Canon Kabushiki Kaisha | Signal processing circuit and system for detection of absolute value |
GB2342732A (en) * | 1998-10-16 | 2000-04-19 | Ibm | Reevaluation of a Boolean function applicable to event driven transaction processing |
RU2195701C1 (en) * | 2001-12-28 | 2002-12-27 | Ульяновский государственный технический университет | Relator module |
RU2445697C1 (en) * | 2011-01-31 | 2012-03-20 | Закрытое акционерное общество "ИВЛА-ОПТ" | Relator module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2542920C2 (en) | Logic module | |
RU2647639C1 (en) | Logic converter | |
RU2445697C1 (en) | Relator module | |
RU2542895C1 (en) | Logical converter | |
RU2443009C1 (en) | Logic converter | |
RU2602382C1 (en) | Ranked filter | |
RU2559708C1 (en) | Logic converter | |
RU2621281C1 (en) | Logic converter | |
RU2417404C1 (en) | Logic converter | |
RU2472209C1 (en) | Logic module | |
RU2580799C1 (en) | Logic transducer | |
RU2518669C1 (en) | Logic converter | |
RU2641454C2 (en) | Logic converter | |
RU2518638C1 (en) | Pulse selector | |
RU2490704C1 (en) | Relator unit | |
RU2629451C1 (en) | Logic converter | |
RU2013136438A (en) | PULSE SELECTOR | |
RU2549151C1 (en) | Logic converter | |
RU2490705C1 (en) | Relator unit | |
RU2543307C2 (en) | Rank filter | |
RU2491625C1 (en) | Relator unit | |
RU2621376C1 (en) | Logic module | |
RU2634229C1 (en) | Logical converter | |
RU2504826C1 (en) | Logic computer | |
RU2549158C1 (en) | Logic converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20140704 |