RU2349987C1 - Способ изготовления полевого транзистора с барьером шоттки - Google Patents
Способ изготовления полевого транзистора с барьером шоттки Download PDFInfo
- Publication number
- RU2349987C1 RU2349987C1 RU2007127405/28A RU2007127405A RU2349987C1 RU 2349987 C1 RU2349987 C1 RU 2349987C1 RU 2007127405/28 A RU2007127405/28 A RU 2007127405/28A RU 2007127405 A RU2007127405 A RU 2007127405A RU 2349987 C1 RU2349987 C1 RU 2349987C1
- Authority
- RU
- Russia
- Prior art keywords
- window
- layer
- dielectric layer
- etching
- gallium arsenide
- Prior art date
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Изобретение относится к области полупроводниковой техники и может быть использовано для изготовления полевых транзисторов с барьером Шоттки. Сущность изобретения: способ изготовления полевого транзистора с барьером Шоттки содержит формирование активных областей прибора с рабочим n и контактным n+ слоями, формирование омических контактов, нанесение первого диэлектрического слоя, формирование в нем травлением до поверхности арсенида галлия окна под затвор, заращивание окна вторым диэлектрическим слоем, травление второго диэлектрического слоя до его полного удаления с первого диэлектрического слоя и до арсенида галлия в окне, зауженном вторым диэлектрическим слоем, травление канавки в n+ слое арсенида галлия через зауженное окно и формирование Т-образного затвора в зауженном окне диэлектрика и канавке в n+ слое арсенида галлия. Первый диэлектрический слой создают последовательным нанесением нескольких диэлектрических слоев, имеющих разную скорость травления. Техническим результатом изобретения является улучшение электрических параметров полевого транзистора с барьером Шоттки. 2 ил., 1 табл.
Description
Изобретение относится к области полупроводниковой техники и может быть использовано для изготовления полевых транзисторов с барьером Шоттки.
Известно много способов формирования субмикронного затвора в «узких» окнах диэлектрических покрытий, использующих технологию преобразования толщины какого-либо слоя (Si3N4, Al и т.д.) в ширину окна. Например, см. работу J. YANOKURA, М. MORI, К. HIRUMA "A New Self-Alignment Technology for Sub-Quarter-Micron-Gate FET's; Operating in the Ka-Band. - IEEE TRANSACTIONS ON MICROWAVETHEORY AND TECNIQUES, V.37, N 9, 1989, p.1466-1470.
Известен способ преобразования величины подтравливания под край маски фоторезиста в ширину окна для формирования затвора, см. патент РФ №2131631 «Способ изготовления полупроводниковых приборов». Суть способа: затворную щель в слое диэлектрика формируют с помощью контактной фотолитографии путем вытравливания несквозного углубления в слое SiO2 с боковым подтравливанием под край фоторезистивной маски, помещенной между стоком и истоком, затем напыляют вспомогательный слой металла, удаляют фоторезист, направленным сухим травлением травят SiO2 по маске металла в углублении до поверхности полупроводника в канале. Способ сложен и трудно воспроизводим по следующим причинам:
- край фоторезистивной маски чрезвычайно сложно совместить с центром канала из-за невоспроизводимости проявления края фоторезиста (±0,3 мкм) и точности совмещения фотошаблона (±0,3 мкм);
- величина подтравливания под край маски тоже имеет большой разброс вследствие сложности контроля толщины стравливаемой пленки SiO2 непосредственно в процессе травления и невоспроизводимости адгезии края фоторезиста. Суммарно такой разброс может составить (±0,3 мкм);
- в процесс изготовления входят операции напыления и взрыва металла, которые также приводят к снижению процента выхода годных.
Известен способ изготовления полупроводниковых приборов, выбранный за прототип, включающий формирование полевых транзисторов Шоттки с субмикронным затвором грибообразной конструкции, см. работу Самсоненко Б.Н. Формирование субмикронных затворов с использованием контактной фотолитографии. - Электронная промышленность. №2, 1995 г., стр.46 и 47.
На пластине арсенида галлия с контактным n+ и рабочим n слоями формируют омические контакты, наносят первый диэлектрический слой, формируют в нем травлением до поверхности арсенида галлия окно под затвор, заращивают окно вторым диэлектрическим слоем, травят второй диэлектрический слой до его полного удаления с первого диэлектрического слоя и до арсенида галлия в окне, зауженном вторым диэлектрическим слоем, травят канавку в n+ слое арсенида галлия через зауженное окно и формируют Т-образный затвор в зауженном окне диэлектрика и канавке арсенида галлия.
Недостаток способа заключается в том, что для улучшения электропараметров полевого транзистора с барьером Шоттки (КШ, КУР, UПРОБ) необходимо иметь достаточно толстый n+ слой, то есть применять исходные эпитаксиальные структуры с достаточно толстыми n+ слоями, в которых требуется вытравливать достаточно глубокую (до 0,3-0,4 мкм) канавку, а зауженное окно не выдерживает длительного воздействия травителя в котором травят канавку, и разрушается.
Технической задачей предлагаемого изобретения является улучшение электрических параметров полевого транзистора с барьером Шоттки.
Эта техническая задача решается тем, что в способе изготовления полевого транзистора с барьером Шоттки, содержащем формирование активных областей прибора с рабочим n и контактным n+ слоями, формирование омических контактов, нанесение первого диэлектрического слоя, формирование в нем травлением до поверхности арсенида галлия окна под затвор, заращивание окна вторым диэлектрическим слоем, травление второго диэлектрического слоя до его полного удаления с первого диэлектрического слоя и до арсенида галлия в окне, зауженном вторым диэлектрическим слоем, травление канавки в n+ слое арсенида галлия через зауженное окно и формирование Т-образного затвора в зауженном окне диэлектрика и канавке в n+ слое арсенида галлия, первый диэлектрический слой создают последовательным нанесением нескольких диэлектрических слоев имеющих разную скорость травления.
На фиг.1 показан маршрут изготовления полевого транзистора с барьером Шоттки по способу, взятому за прототип. На фиг.2 показан маршрут изготовления полевого транзистора с барьером Шоттки по способу согласно предлагаемому изобретения.
Примеры изготовления полевых транзисторов с барьером Шоттки с использованием предлагаемого способа
Пример 1.
Для изготовления полевого транзистора с барьером Шоттки используется пластина арсенида галлия со слоями n+-n-ni типа, ориентацией (100):
- n+ слой, толщина 0,3-0,35 мкм, концентрация носителей заряда 6,0·1018 см-3;
- n слой, толщина 0,1 мкм, концентрация носителей заряда 2,5·1017 м-3;
- ni слой (буфер), толщина 0,5 мкм.
На пластине создают активные области полевого транзистора с барьером Шоттки. Создают маску под омические контакты. Напыляют композицию AuGe/Au/Mo. Методом «взрыва» формируют рисунок омических контактов. Наносят диэлектрический слой из трех слоев, первый из которых - слой SiO2 толщиной 0,5 мкм, получаемый плазмохимическим разложением паров гексаметилдисилоксана и кислорода в плазме тлеющего разряда при температуре 250°С. Наносят второй слой SiO2 толщиной 0,15 мкм методом термического окисления SiH4 при температуре 250°С. Наносят третий слой Si3N4 толщиной 0,15 мкм катодным распылением кремниевой мишени в атмосфере азота при температуре 250°С. Формируют фоторезистивную маску с окном под затвор шириной 1,0 мкм. Травят ионно-химическим травлением трехслойное покрытие суммарной толщиной 0,8 мкм до толщины 0,1 мкм и затем дотравливают оставшийся слой в травителе HF:NH4F:H2O=80:200:300 до поверхности арсенида галлия. При этом получается окно, боковая поверхность которого имеет выступы и впадины из-за разной скорости травления. Наращивают второй диэлектрический слой толщиной 0,7 мкм. Травят второй диэлектрический слой до вскрытия поверхности арсенида галлия в окне плазмохимическим травлением в установке 08-ПХО-100Т-005. Режим травления: среда - С3F8, Р=2-4 Па, W=400 Вт, t=25 мин. В результате окно в первой диэлектрической пленке оказывается зауженным с первоначального 1,0 мкм до 0,2-0,3 мкм, причем за счет неровной боковой поверхности окна в первой диэлектрической пленке увеличивается сцепление второй диэлектрической пленки с этой боковой поверхностью. Через образовавшуюся щель в травителе H2O2:H2SO4:H2O=1:1:100 в течение 3-3,5 минут вытравливается канавка в n+ слое арсенида галлия глубиной 0,3-0,35 мкм. Затем производится напыление металла и формирование затвора длиной 0,2 мкм и шириной 800 мкм.
Использование способа позволило: в 3-4 раза увеличить толщину n+ слоя и тем самым улучшить электрические параметры полевого транзистора с барьером Шоттки (КШ, КУР, UПРОБ З-С, И). Конкретные результаты приведены в таблице.
Пример 2.
Для изготовления полевого транзистора с барьером Шоттки используется гетероэпитаксиальная структура на подложке арсенида галлия ориентацией (100) со следующими параметрами:
- n+ слой GaAs, толщиной 0,2-0,25 мкм;
- ni слой GaAs, толщиной 0,015 мкм;
- n слой Ga(1-x)AlxAs толщиной 0,04 мкм;
- ni слой Ga(1-x)AlxAs толщиной 0,0028 мкм;
- ni слой GaAs толщиной 0,2 мкм;
- SL GaAs/GaAIAs, 10 периодов 0,01/0,01 мкм;
- ni слой GaAs толщиной 0,2 мкм.
На пластине создают активные области полевого транзистора с барьером Шоттки. Создают маску под омические контакты. Напыляют композицию AuGe/Au/Mo. Методом «взрыва» формируют рисунок омических контактов. Наносят диэлектрический слой из двух слоев, первый из которых - слой SiO2 толщиной 0,4 мкм, получаемый термическим окислением моносилана при температуре 300°С. Наносят второй слой Si3N4 толщиной 0,3 мкм катодным распылением кремниевой мишени в атмосфере азота при температуре 250°С. Формируют фоторезистивную маску с окном под затвор шириной 1,0 мкм. Травят ионно-химическим травлением двухслойное покрытие суммарной толщиной 0,7 мкм до толщины 0,07 мкм и затем дотравливают оставшийся слой в травителе HF:NH4F:H2O=80:200:300 до поверхности арсенида галлия. При этом получается окно, боковая поверхность которого имеет выступы и впадины из-за разной скорости травления. Наращивают второй диэлектрический слой толщиной 0,65 мкм. Травят второй диэлектрический слой до вскрытия поверхности арсенида галлия в окне плазмохимическим травлением в установке 08-ПХО-100Т-005. Режим травления: среда - C3F8, Р=2-4 Па, W=400 Вт, t=25 мин. В результате окно в первой диэлектрической пленке оказывается зауженным с первоначального 1,0 мкм до 0,2 мкм, причем за счет неровной боковой поверхности окна в первой диэлектрической пленке увеличивается сцепление второй диэлектрической пленки с этой боковой поверхностью. Через образовавшуюся щель в травителе H2O2:H2SO4:H2O=1:1:100 в течение 2,5-3,0 минут вытравливается канавка в n+ слое арсенида галлия глубиной 0,2-0,25 мкм. Затем производится напыление металла и формирование затвора длиной 0,2 мкм и шириной 150 мкм.
Использование способа позволило: в 2-3 раза увеличить толщину n+ слоя, протравить его без разрушения зауженного окна и тем самым улучшить электрические параметры полевого транзистора с барьером Шоттки (КШ, КУР, UПРОБ З-С, И). Конкретные результаты приведены в таблице.
Параметр | Минимальная ширина окна | Толщина n+ слоя | Максимальная глубина канавки | Пробивное напряжение затвор-сток, исток | Kш мин | Kур опт | |
Прототип | 0,2-0,3 мкм | 0,08-0,1 мкм | 0,08-0,1 мкм | ~2,0 В | |||
Предлагаемый способ | Пример 1 | 0,2-0,3 мкм | 0,3-0,35 мкм | 0,3-0,35 мкм | ~9-10 В | ||
Пример 2 | 0,2-0,3 мкм | 0,2-0,25 мкм | 0,2-0.25 мкм | ~6,0 В |
Пример 1 описывает изготовление GaAs полевого транзистора с барьером Шоттки для рабочей частоты 4 ГГц (ширина затвора 800 мкм). Пример 2 описывает изготовление значительно более высокочастотного транзистора (ширина затвора 150 мкм). В том случае, если заращивается окно в диэлектрике с более высокими стенками, необходимо первый диэлектрический слой формировать из большего количества слоев (четырех и более) для достижения максимальной прочности сцепления первого и второго диэлектрических слоев.
Claims (1)
- Способ изготовления полевого транзистора с барьером Шоттки, содержащий формирование активных областей прибора с рабочим n и контактным n+ слоями, формирование омических контактов, нанесение первого диэлектрического слоя, формирование в нем травлением до поверхности арсенида галлия окна под затвор, заращивание окна вторым диэлектрическим слоем, травление второго диэлектрического слоя до его полного удаления с первого диэлектрического слоя и до арсенида галлия в окне, зауженном вторым диэлектрическим слоем, травление канавки в n+ слое арсенида галлия через зауженное окно и формирование Т-образного затвора в зауженном окне диэлектрика и канавке в n+ слое арсенида галлия, отличающийся тем, что первый диэлектрический слой создают последовательным нанесением нескольких диэлектрических слоев, имеющих разную скорость травления.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2007127405/28A RU2349987C1 (ru) | 2007-07-17 | 2007-07-17 | Способ изготовления полевого транзистора с барьером шоттки |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2007127405/28A RU2349987C1 (ru) | 2007-07-17 | 2007-07-17 | Способ изготовления полевого транзистора с барьером шоттки |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2349987C1 true RU2349987C1 (ru) | 2009-03-20 |
Family
ID=40545423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2007127405/28A RU2349987C1 (ru) | 2007-07-17 | 2007-07-17 | Способ изготовления полевого транзистора с барьером шоттки |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2349987C1 (ru) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2523060C2 (ru) * | 2012-07-17 | 2014-07-20 | Закрытое акционерное общество "Научно-исследовательский институт микроприборов-технология" (ЗАО "НИИМП-Т") | Способ изготовления свч полевого транзистора |
RU2671312C2 (ru) * | 2016-01-26 | 2018-10-30 | Акционерное общество "Научно-исследовательский институт полупроводниковых приборов" (АО "НИИПП") | Способ изготовления высокочастотного полевого транзистора с дополнительным полевым электродом |
-
2007
- 2007-07-17 RU RU2007127405/28A patent/RU2349987C1/ru active
Non-Patent Citations (1)
Title |
---|
Самсоненко Б.Н. Формирование субмикронных затворов с использованием контактной фотолитографии. - Электронная промышленность, №2, 1995, с.46-47. * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2523060C2 (ru) * | 2012-07-17 | 2014-07-20 | Закрытое акционерное общество "Научно-исследовательский институт микроприборов-технология" (ЗАО "НИИМП-Т") | Способ изготовления свч полевого транзистора |
RU2671312C2 (ru) * | 2016-01-26 | 2018-10-30 | Акционерное общество "Научно-исследовательский институт полупроводниковых приборов" (АО "НИИПП") | Способ изготовления высокочастотного полевого транзистора с дополнительным полевым электродом |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8680580B2 (en) | Field effect transistor and process for manufacturing same | |
JP3527496B2 (ja) | 半導体装置 | |
US20100102359A1 (en) | novel fabrication technique for high frequency, high power group iii nitride electronic devices | |
US8586462B2 (en) | Method of manufacturing a field-effect transistor | |
RU2349987C1 (ru) | Способ изготовления полевого транзистора с барьером шоттки | |
RU2746845C1 (ru) | Способ изготовления t-образного гальванического затвора в высокочастотном полевом транзисторе | |
US8164118B2 (en) | Semiconductor device and its manufacturing method | |
US8062954B2 (en) | Method for manufacturing a field plate in a trench of a power transistor | |
RU2192069C2 (ru) | Способ изготовления полупроводникового прибора с т-образным управляющим электродом субмикронной длины | |
KR20120060303A (ko) | 질화물 반도체 소자의 제조 방법 및 이에 의해 제조된 질화물 반도체 소자 | |
EP0735593A1 (en) | MESFET with recessed gate and method for producing same | |
CN110459610A (zh) | 一种GaN基斜型栅极HEMT器件及其制备方法 | |
KR100400718B1 (ko) | 티(t)형 게이트 형성 방법 | |
JPH0828380B2 (ja) | 半導体装置の製造方法 | |
WO2022208592A1 (ja) | 電界効果型トランジスタおよびその製造方法 | |
JPH10107044A (ja) | 電界効果トランジスタの製造方法 | |
TWI438897B (zh) | The Method and Structure of Surface Oxidation Treatment of Nitride Heterogeneous Surface Field Effect Transistor by Hydrogen Peroxide | |
KR100849926B1 (ko) | 부정형 고 전자 이동도 트랜지스터 제조방법 | |
US20240136412A1 (en) | Field-Effect Transistor and Manufacturing Method Therefor | |
WO2024004079A1 (ja) | 窒化物半導体装置、および、窒化物半導体装置の製造方法 | |
JPS62115782A (ja) | 半導体装置の製造方法 | |
WO2021106190A1 (ja) | 電界効果型トランジスタおよびその製造方法 | |
JPS6340323A (ja) | 微細パタ−ンの形成方法 | |
KR100262941B1 (ko) | 화합물 반도체 소자의 미세 티형 게이트 형성방법 | |
JPH0240924A (ja) | 半導体装置の製造方法 |