TWI438897B - The Method and Structure of Surface Oxidation Treatment of Nitride Heterogeneous Surface Field Effect Transistor by Hydrogen Peroxide - Google Patents
The Method and Structure of Surface Oxidation Treatment of Nitride Heterogeneous Surface Field Effect Transistor by Hydrogen Peroxide Download PDFInfo
- Publication number
- TWI438897B TWI438897B TW100146688A TW100146688A TWI438897B TW I438897 B TWI438897 B TW I438897B TW 100146688 A TW100146688 A TW 100146688A TW 100146688 A TW100146688 A TW 100146688A TW I438897 B TWI438897 B TW I438897B
- Authority
- TW
- Taiwan
- Prior art keywords
- field effect
- effect transistor
- hydrogen peroxide
- nitride
- heterojunction field
- Prior art date
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
本發明係有關於一種利用過氧化氫對氮化物異質接面場效電晶體表面氧化處理之方法及其結構，尤指涉及一種簡易、快速、低成本且維特高品質薄膜之製程方式，並可藉由改變過氧化氫之浸泡時機，以得到不同結構之元件，特別係指利用過氧化氫對半導體材料表面進行氧化而形成氧化層，以此氧化層在異質接面場效電晶體可應用在鈍化層或金氧半異質接面場效電晶體之介電層者
目前在氮化物異質接面場效電晶體之製造上，經常需要各式各樣之薄膜沉積在氮化物上，例如做歐姆接觸用途之合金薄膜，或係做閘極介電層之絕緣性薄膜。絕大部分之薄膜沉積都必須依賴化學氣相沉積或物理氣相沉積這兩大類之方式於其半導體材料表面形成薄膜。不論係物理氣相沉積或係化學氣相沉積在設備上都必須依賴昂貴之真空系統與其相關之能量供應系統，例如電漿輔助化學氣相沉積除了需要真空系統之外，還需要射頻電源供應器提供能量。此外，真空系統將製程腔體維持在高真空之狀態係十分耗時與耗成本之事，並且真空系統在保養維護上所費不貲且維修亦不易。故，一般習用者係無法符合使用者於實際使用時之所需。
本發明之主要目的係在於，克服習知技藝所遭遇之上述問
題並提供一種簡易、省時、低成本且維持高品質薄膜之製程方式，並可藉由改變過氧化氫之浸泡時機，以得到不同結構之元件者。
本發明之次要目的係在於，提供一種無須依賴真空設備與其相關之薄膜沉積系統，透過以過氧化氫對半導體材料進行氧化反應，即可於半導體材料之表面生成氧化層，使此氧化層在異質接面場效電晶體係可應用在鈍化層或金氧半異質接面場效電晶體之介電層者。
本發明之另一目的係在於，提供一種簡易、快速與低成本之氧化反應可以有效提升元件之直流特性與微波特性，使元件具有高電流驅動能力與高偏壓工作區者。
為達以上之目的，本發明係一種利用過氧化氫對氮化物異質接面場效電晶體表面氧化處理之方法及其結構，係在一大氣壓下，將一半導體材料於室溫環境下浸入過氧化氫之中進行氧化反應，使其於該半導體材料表面生成氧化層。其中，該半導體材料係為至少形成有依序堆疊一基板、一晶核層、一氮化鎵層及一氮化鋁鎵層之異質接面場效電晶體，亦或可為具有氮化鋁鎵於表面之同質接面元件或異質接面元件，並且不論其氮化鋁鎵材料之莫耳分率組成。
於一較佳實施例中，上述半導體材料係為完成汲極、源極與閘極製作之氮化物異質接面場效電晶體，當其浸泡於該過氧化氫之中，將使其在閘極-源極與閘極-汲極所曝露出之半導體材料表面生成該氧化層，令其作為異質接面場效電晶體表面之鈍化層。
於一較佳實施例中，上述半導體材料係為完成汲極與源極
製作之氮化物異質接面場效電晶體，將其浸泡於該過氧化氫之中，使其在汲極-源極之間生成該氧化層後，再進行閘極製作形成金氧半異質接面場效電晶體，令其作為金氧半異質接面場效電晶體之閘極介電層。
請參閱『第1圖及第2圖』所示，係分別為本發明之過氧化氫處理流程示意圖、及本發明之氮化鋁鎵/氮化鎵經過氧化氫處理後之穿透式電子顯微鏡圖。如圖所示：本發明係一種利用過氧化氫對氮化物異質接面場效電晶體表面氧化處理之方法及其結構，係在一大氣壓下，將一半導體材料於室溫環境下浸入過氧化氫之中進行氧化反應，使其於該半導體材料表面生成氧化層，其中，該過氧化氫對該半導體材料之氧化速率與製程時間係以其濃度、溫度作控制，且該半導體材料係可為完成汲極、源極與閘極之製作，亦或僅完成汲極與源極之製作之氮化物異質接面場效電晶體；因此，本發明係一種簡易、省時、低成本且維持高品質薄膜之製程方式，並可藉由改變過氧化氫之浸泡時機，以得到不同結構之元件。例如：將上述完成汲極、源極與閘極製作之氮化物異質接面場效電晶體浸泡於該過氧化氫之中，係可使其在閘極-源極與閘極-汲極所曝露出之半導體材料表面生成該氧化層，令其作為異質接面場效電晶體表面之鈍化層；亦或，將上述完成汲極與源極製作之氮化物異質接面場效電晶體浸泡於該過氧化氫之中，使其在汲極-源極之間生成該氧化層後，再進行閘極製作形成金氧半異質接面場效電晶體，令其作為金氧半異質接面場效電晶體之閘極介電層。
於一較佳實施例中，上述半導體材料係包括依序堆疊有一基板10、一形成於該基板10上之晶核層(Nucleation Layer)11、一形成於該晶核層11上之氮化鎵層(GaN)12，其兩側具有凹陷部而形成凸出部、以及一形成於該氮化鎵層12凸出部上之氮化鋁鎵層(AlGaN)13所構成之異質接面場效電晶體1，惟其元件並不限於電晶體，舉凡具有氮化鋁鎵於表面之同質接面元件或異質接面元件皆可，並且不論其氮化鋁鎵材料之莫耳分率組成。前述該異質接面場效電晶體1在經由過氧化氫2對該氮化鋁鎵層13表面氧化處理後，其表面之氮化鋁鎵材料將隨不同之過氧化氫處理時間而有不同之表面粗糙度；因此，本發明係藉由過氧化氫2對氮化鋁鎵層13蝕刻掉些微表面，於具有表面粗糙度之氮化鋁鎵層13上形成氧化鋁層(AlOx
)17，利用此特性而可適用於光電元件之二次光學方面之應用。
並且，上述異質接面場效電晶體1更具有一汲極14及一源極15之結構，其係分別形成於該氮化鎵層12凹陷部上與該氮化鎵層12形成歐姆接觸，且凸出該氧化鋁層17，並於該源極15及該汲極14間之氮化鋁鎵層13上形成有一閘極16之結構。其中，該異質接面場效電晶體係具有單通道層或多通道層之結構，並可為單異質接面或多異質接面，且該異質接面場效電晶體之基板係可為藍寶石(Sapphire)、氮化鎵、氮化鋁(AlN)、氮化銦(InN)、碳化矽(SiC)、砷化鎵(GaAs)、磷化銦(InP)及矽(Si)之群組中選出之一材料所形成。
當操作時，於一具體實施例中，本發明之氮化物異質接面場效電晶體係利用金屬有機化學氣相沉積系統磊晶所得。在其
具有晶核層之藍寶石基板上依序成長厚度2微米(μm)且未摻雜之氮化鎵層，以及厚度30奈米(nm)且未摻雜之氮化鋁鎵層，且於氮化鋁鎵層與氮化鎵層之介面處會因為能隙之不同而形成二維電子雲做為元件之通道層。此元件之製作流程係包含下列步驟：(A)製作元件之絕緣平台(Mesa Isolation)：首先，施以標準黃光微影；然後，利用真空蒸鍍法沉積鎳做為硬質遮罩層(Hard Mask)；最後，利用感應耦合電漿活性離子蝕刻(ICP-RIE)對氮化鋁鎵層/氮化鎵層進行乾蝕刻，完成絕緣平台之製作；(B)製作元件之歐姆接觸(Ohmic Contact)：首先，施以標準黃光微影；然後，利用真空蒸鍍法依序沉積鈦/鋁/鎳/金(Ti/Al/Ni/Au)作為汲/源極(Drain/Source)金屬；最後，將元件置入快速退火系統，設定在900℃腔體通滿氮氣之環境下放置60秒，完成歐姆接觸之製作；(C)製作元件之閘極：首先，施以黃光微影；最後，利用真空蒸鍍法依序蒸鍍鎳/金各100nm，閘極長度為1μm，閘極寬度為100μm，汲/源極之間距離為7μm，其中，由於閘極屬於蕭特基接觸(Schottky Contact)，因此在閘極金屬之使用上，選擇具有較高功函數之鎳/金。
接著使用本發明之方法，於一大氣壓且為室溫之環境下利用過氧化氫對氮化鋁鎵層表面進行氧化處理，於氮化鋁鎵層之表面生成氧化層。其中，假設在元件閘極完成之後使用過氧化氫處理生成氧化層，便可在閘極-汲極與閘極-源極之間區域形成鈍化層之用途；亦或，如果在完成汲/源極後便進行過氧化氫處理生成氧化層，隨後製作閘極，便可完成金氧半異質接面場效電晶體形成其閘極介電層之用途。如第2圖所示，可發現
氮化鋁鎵層之表面存在有厚度13nm之氧化層。
由上述可知，本發明係提出以過氧化氫對氮化鋁鎵進行氧化反應，於氮化鋁鎵之表面生成氧化鋁，以此氧化鋁在異質接面場效電晶體可應用在鈍化層或金氧半異質接面場效電晶體之介電層。藉由這種簡易、快速與低成本之氧化反應可以有效提升氮化物異質接面場效電晶體之直流特性與微波特性，其中包括飽和電流密度(IDSS
)、最大轉導值(gm,max
)、崩潰電壓(VBD
)、閘極電壓擺幅(GVS)、電流增益截止頻率(fT
)、最大震盪頻率(fmax
)、功率增益效率(PAE)與最小雜訊指數(NFmin
)。藉此，透過將半導體材料浸入過氧化氫之氧化方式係能應用在鈍化技術與閘極介電層製作技術，除了可以有效改善氮化物異質接面場效電晶體之特性之外，也簡化了製程上之繁雜度，進而使氮化物異質接面場效電晶體在微波與高功率之應用上更加廣泛。
請參閱『第3圖』所示，係本發明之化學分析電子光譜示意圖。如圖所示：以圖中實線代表未經過氧化氫處理，虛線代表經過氧化氫處理7.5分鐘。經結果顯示，可發現鋁2p電子殼層之電子束縛能由原本之73.1電伏(eV)上升至74.1eV，因此可以判斷此氧化層為氧化鋁。
請參閱『第4圖』所示，係本發明處理前後表面粗糙度變化之原子力顯微鏡圖。如圖所示：在不同之過氧化氫處理時間下有不同之表面粗糙度，其中上圖(a)係未經處理之表面粗糙度為0.6065nm，下圖(b)係經過氧化氫處理後為0.2822nm。此結果顯示經過氧化氫處理後之表面粗糙度有明顯改善。
請參閱『第5圖』所示，係本發明一較佳實施例中相對於
閘極偏壓之異質轉導與汲-源極電流參數曲線示意圖。如圖所示：係本發明以上述氮化物異質接面場效電晶體在室溫環境下進行汲-源極飽和電流密度與異質轉導對閘極偏壓之量測，且量測之條件係將汲-源極偏壓固定為7伏特(V)，並以圖中實線代表未經過氧化氫處理，虛線代表經過氧化氫處理。由圖式顯示，經過氧化氫處理後，特性曲線有明顯提升，閘極不外加偏壓之汲-源極電流密度由326.8mA/mm上升至455.8mA/mm，最大異質轉導也由114.9mS/mm上升至168.7mS/mm，且閘極電壓擺幅由原本之1.75V上升至2.13V。藉由此過氧化氫對氮化鋁鎵表面氧化處理可以有效改善元件直流特性。
請參閱『第6圖』所示，係本發明一較佳實施例之汲-源極電流對閘極偏壓進行脈衝式電流-電壓量測示意圖。如圖所示：係本發明以上述氮化物異質接面場效電晶體在室溫環境下之汲-源極電流對閘極偏壓進行脈衝式電流-電壓量測，圖中方塊圖形代表未經過氧化氫處理，圓圖形代表經過氧化氫處理7.5分鐘，且以填黑之方塊與圓圖形表示為直流模式，塗白之方塊與圓圖形表示為脈衝模式。經圖式顯示，可發現元件經過氧化氫鈍化閘極延遲(Gate-lag)之現象會減輕許多，這表示用過氧化氫鈍化係可有效減少氮化物異質結構場效電晶體之陷阱效應(Trapping Effect)。
請參閱『第7A圖及第7B圖』所示，係分別為本發明一較佳實施例中元件在2.4GHz狀況下之功率特性示意圖、及本發明一較佳實施例中元件在5.8GHZ狀況下之功率特性示意圖。如圖所示：係本發明以上述氮化物異質接面場效電晶體在
室溫環境下之功率特性量測，其包括輸出功率、功率增益與功率增益效率，且量測之條件係將汲-源極偏壓固定為7V、閘極偏壓固定為-2V，並以圖中填黑圖形代表未經過氧化氫處理，塗白圖形代表經過氧化氫處理，且以三角圖形表示功率增益效率，圓圖形表示功率增益，以及方塊圖形表示輸出功率。由第7A圖顯示，在2.4GHz之條件下所得之功率特性，其輸出功率係由18.02dBm上升至19.8dBm、功率增益係由14.28dB上升至15.22dB、以及功率增益效率係由23.03%上升至30.21%。另由第7B圖則顯示，在5.8GHz之條件下所得之功率特性，其輸出功率係由14.2dBm上升至16.9dBm、功率增益係由8dB上升至9.13dB、以及功率增益效率係由9.7%上升至12.08%。由此可見本發明在元件之高頻功率表現上係有明顯之改善。
本發明具有簡易、快速省時與低成本之優勢，可在氮化物異質接面場效電晶體之製程中融入本發明所提出之利用過氧化氫對氮化鋁鎵表面進行氧化作為鈍化層，可以有效提升元件之直流與微波特性，並使元件具有高電流驅動能力與高偏壓工作區，使其優於一般傳統電晶體之特性。其製程技術簡易，無須依賴真空設備與其相關之薄膜沉積系統，透過利用過氧化氫對氮化鋁鎵表面進行氧化，便可在氮化鋁鎵表面形成氧化鋁，除了可以作為表面鈍化層，更能藉由改變過氧化氫之處理時機而可作為閘極介電層，使其成為金氧半異質接面場效電晶體。因此，本發明係可大幅降低元件之製造時間與成本，進而創造可觀之產業價值，適用於舉凡生產化合物半導體方面產品之微電子、微機電、無線通訊網路及數位訊號處理等積體電路相關
之產業，其皆可將本發明融入元件製造中。
綜上所述，本發明係一種利用過氧化氫對氮化物異質接面場效電晶體表面氧化處理之方法及其結構，可有效改善習用之種種缺點，透過利用過氧化氫對氮化物異質接面場效電晶體表面進行氧化，便可在氮化物異質接面場效電晶體表面形成氧化層，除了可以作為表面鈍化層，更能，藉由改變過氧化氫之處理時機而可作為閘極介電層，使其成為金氧半異質接面場效電晶體，藉由此種簡易、快速與低成本之氧化反應係可有效提升氮化物異質接面場效電晶體之直流特性與微波特性，進而使本發明之產生能更進步、更實用、更符合使用者之所須，確已符合發明專利申請之要件，爰依法提出專利申請。
惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍；故，凡依本發明申請專利範圍及發明說明書內容所作之簡單的等效變化與修飾，皆應仍屬本發明專利涵蓋之範圍內。
1‧‧‧異質接面場效電晶體
10‧‧‧基板
11‧‧‧晶核層
12‧‧‧氮化鎵層
13‧‧‧氮化鋁鎵層
14‧‧‧汲極
15‧‧‧源極
16‧‧‧閘極
17‧‧‧氧化鋁層
2‧‧‧過氧化氫
第1圖，係本發明之過氧化氫處理流程示意圖
第2圖，係本發明之氮化鋁鎵/氮化鎵經過氧化氫處理後之穿透式電子顯微鏡圖。
第3圖，係本發明之化學分析電子光譜示意圖。
第4圖，係本發明處理前後表面粗糙度變化之原子力顯微鏡圖。
第5圖，係本發明一較佳實施例中相對於閘極偏壓之異質轉導與汲-源極電流參數曲線示意圖。
第6圖，係本發明一較佳實施例之汲-源極電流對閘極偏壓進行脈衝式電流-電壓量測示意圖。
第7A圖，係本發明一較佳實施例中元件在2.4GHz狀況下之功率特性示意圖。
第7B圖，係本發明一較佳實施例中元件在5.8GHZ狀況下之功率特性示意圖。
1‧‧‧異質接面場效電晶體
10‧‧‧基板
11‧‧‧晶核層
12‧‧‧氮化鎵層
13‧‧‧氮化鋁鎵層
14‧‧‧汲極
15‧‧‧源極
16‧‧‧閘極
17‧‧‧氧化鋁層
2‧‧‧過氧化氫
Claims (5)
- 一種利用過氧化氫對氮化物異質接面場效電晶體表面氧化處理之方法，係在一大氣壓下，將一半導體材料於室溫環境下浸入過氧化氫之中進行氧化反應，使其於該半導體材料表面生成氧化層，其中該半導體材料係為完成汲極、源極與閘極製作之氮化物異質接面場效電晶體，當其浸泡於該過氧化氫之中，將使其在閘極-源極與閘極-汲極所曝露出之半導體材料表面生成該氧化層，令其作為異質接面場效電晶體表面之鈍化層。
- 依申請專利範圍第1項所述之利用過氧化氫對氮化物異質接面場效電晶體表面氧化處理之方法，其中，該半導體材料亦可為完成汲極與源極製作之氮化物異質接面場效電晶體，將其浸泡於該過氧化氫之中，使其在汲極-源極之間生成該氧化層後，再進行閘極製作形成金氧半異質接面場效電晶體，令其作為金氧半異質接面場效電晶體之閘極介電層。
- 依申請專利範圍第1項所述之利用過氧化氫對氮化物異質接面場效電晶體表面氧化處理之方法，其中，該過氧化氫對該半導體材料之氧化速率與製程時間係以其溶液濃度與溫度作控制。
- 依申請專利範圍第1項所述之利用過氧化氫對氮化物異質接面場效電晶體表面氧化處理之方法，其中，該半導體材料表面粗糙度係隨該過氧化氫處理時間而變化，適用於光電元件之二次光學方面之應用。
- 依申請專利範圍第1項所述之利用過氧化氫對氮化物異質接面場效電晶體表面氧化處理之方法，其中，該半導體材料係為至少形成有依序堆疊一基板、一晶核層、一氮化鎵層及一氮化鋁鎵層之異質接面場效電晶體，亦或可為具有氮化鋁鎵於表面之同質接面元件或異質接面元件，並且不論其氮化鋁鎵材料之莫耳分率組成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100146688A TWI438897B (zh) | 2011-12-16 | 2011-12-16 | The Method and Structure of Surface Oxidation Treatment of Nitride Heterogeneous Surface Field Effect Transistor by Hydrogen Peroxide |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100146688A TWI438897B (zh) | 2011-12-16 | 2011-12-16 | The Method and Structure of Surface Oxidation Treatment of Nitride Heterogeneous Surface Field Effect Transistor by Hydrogen Peroxide |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201327814A TW201327814A (zh) | 2013-07-01 |
| TWI438897B true TWI438897B (zh) | 2014-05-21 |
Family
ID=49225217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100146688A TWI438897B (zh) | 2011-12-16 | 2011-12-16 | The Method and Structure of Surface Oxidation Treatment of Nitride Heterogeneous Surface Field Effect Transistor by Hydrogen Peroxide |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI438897B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110718584B (zh) * | 2019-10-17 | 2024-03-26 | 中证博芯（重庆）半导体有限公司 | 基于GaN或GaAs的MIS-HEMT器件及其制备方法 |
-
2011
- 2011-12-16 TW TW100146688A patent/TWI438897B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW201327814A (zh) | 2013-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI542008B (zh) | 半導體裝置 | |
| KR100782430B1 (ko) | 고전력을 위한 내부전계전극을 갖는 갈륨나이트라이드기반의 고전자 이동도 트랜지스터 구조 | |
| JP5183913B2 (ja) | 半導体装置の製造方法 | |
| KR101775560B1 (ko) | 전계효과 트랜지스터 및 그 제조 방법 | |
| JP2003209124A (ja) | 電界効果半導体素子の製造方法及び電界効果半導体素子 | |
| Lin et al. | High-performance GaN MOSHEMTs fabricated with ALD Al 2 O 3 dielectric and NBE gate recess technology for high frequency power applications | |
| Lee et al. | GaN-based enhancement-mode metal–oxide–semiconductor high-electron mobility transistors using LiNbO 3 ferroelectric insulator on gate-recessed structure | |
| JP4906023B2 (ja) | ＧａＮ系半導体装置 | |
| JP2009032803A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP5101143B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2017228685A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2005203544A (ja) | 窒化物半導体装置とその製造方法 | |
| TWI438897B (zh) | The Method and Structure of Surface Oxidation Treatment of Nitride Heterogeneous Surface Field Effect Transistor by Hydrogen Peroxide | |
| JP2012064663A (ja) | 窒化物半導体装置およびその製造方法 | |
| CN112993031B (zh) | 双渐变沟道结构hemt射频器件及其制备方法 | |
| JP5087235B2 (ja) | 窒化物半導体装置の製造方法 | |
| CN115207094A (zh) | 半导体设备及其制造方法 | |
| KR101291148B1 (ko) | Ｎ-극성의 질화물계 반도체 소자 및 그의 제조 방법 | |
| KR100590763B1 (ko) | 이종 접합을 갖는 고전자 이동도 트랜지스터의 제조방법 | |
| Odabasi et al. | N-Polar GaN Deep Recess HEMT With Atomic Layer Deposition HfO $ _ {\text {2}} $ as Gate Insulator | |
| JP2011061094A (ja) | 電界効果トランジスタの製造方法 | |
| JP2018056319A (ja) | 半導体装置、半導体装置の製造方法、電源装置及び増幅器 | |
| JP6908240B2 (ja) | 窒化物半導体トランジスタの製造方法及び窒化物半導体トランジスタ | |
| TWI406340B (zh) | The process of shortening the gate length of the nitride heterojunction field effect transistor | |
| CN117096180A (zh) | 具有线性度增强的氮化镓晶体管器件及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |