RU2155996C2 - Тестирование содержимого памяти - Google Patents
Тестирование содержимого памяти Download PDFInfo
- Publication number
- RU2155996C2 RU2155996C2 RU97102046/09A RU97102046A RU2155996C2 RU 2155996 C2 RU2155996 C2 RU 2155996C2 RU 97102046/09 A RU97102046/09 A RU 97102046/09A RU 97102046 A RU97102046 A RU 97102046A RU 2155996 C2 RU2155996 C2 RU 2155996C2
- Authority
- RU
- Russia
- Prior art keywords
- memory
- aforementioned
- data
- input
- integrated circuit
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000012795 verification Methods 0.000 claims description 14
- 230000006870 function Effects 0.000 claims description 6
- 238000010998 test method Methods 0.000 claims 1
- 239000000126 substance Substances 0.000 abstract 1
- 238000004891 communication Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Storage Device Security (AREA)
- Debugging And Monitoring (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Electrically Operated Instructional Devices (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Glass Compositions (AREA)
- Iron Core Of Rotating Electric Machines (AREA)
- Eye Examination Apparatus (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Read Only Memory (AREA)
- Saccharide Compounds (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Magnetic Heads (AREA)
- Holo Graphy (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Предлагаемый способ тестирования памяти, объединенной с микропроцессором, может найти применение, например, для использования в интеллектуальных платах. Способ включает сравнение выходной информации из памяти, подаваемой по каналу чтения, с сигналами шифрованных предварительно заданных данных, генерируемых извне и подаваемых через порт по каналу чтения. Сравнение осуществляют устройством сравнения, которое может быть, например, микропроцессором, запрограммированным для выполнения сравнения. На выходе устройства сравнения появляется простой сигнал проверки, который подают в порт. Сохраненные данные, записанные в памяти, могут постоянно храниться в памяти, например в постоянном запоминающем устройстве, или (если память изменяется электрическим способом) могут быть специально записаны в память для тестирования. 2 с. и 14 з.п. ф-лы, 1 ил.
Description
Это изобретение связано с тестированием информации, записанной в память, которая объединена с микропроцессором.
Это может быть память, содержимое которой нельзя изменить (постоянное запоминающее устройство или ПЗУ (ROM)) или память, информацию в которой можно изменять, например электрически программируемое постоянное запоминающее устройство (ЭППЗУ (EPROM)) или оперативное запоминающее устройство (ОЗУ (RAM)).
Существует множество случаев, когда необходимо протестировать память, содержащую предварительно записанную информацию. Например, использование объединенных кредитных карт, известных также под названием интеллектуальных плат. Обычно память интеллектуальных плат тестируют, подсоединяя ее к читающему устройству, которое считывает содержимое памяти, проверяет на результат, возможно посредством проверки контрольной суммы или сравнением данных на выходе с данными, которые должны быть в действительности. Часто бывает, что память содержит конфиденциальную информацию и можно получить несанкционированный доступ к этой информации, просто задав тестирование памяти. Решение этой проблемы и является целью настоящего изобретения.
Заявка ЕР 0215464, опубликованная 25.03.87 кл. G 11 C 29/00, раскрывает интегральную схему, содержащую постоянное запоминающее устройство с запретом на вывод информации во внешний терминал, и схему сравнения для сравнения данных, считываемых из постоянного запоминающего устройства, с данными, подаваемыми во внешний терминал. Результат этого сравнения подается во внешний терминал.
В заявке ЕР 0267114, опубликованной 11.05.88 кл. G 11 C 29/00, описана интегральная схема, содержащая электрически программируемое запоминающее устройство. Данные из устройства ввода-вывода декодируются и сравниваются с выходным сигналом запоминающего устройства в компараторе.
В соответствии с первым объектом настоящего изобретения предлагается способ тестирования правильной работы изменяемой электрическим способом памяти, объединенной с интегральной схемой, согласно которому записывают данные тестирования в память, подают предварительно заданные данные на вход интегральной схемы, шифруют предварительно заданные данные, сравнивают данные, находящиеся внутри интегральной схемы, с данными тестирования, записанными в память, и выводят на выход интегральной схемы сигнал проверки, по которому можно проверить правильность работы функции записи и качество хранения в памяти.
Согласно способу по первому объекту настоящего изобретения шифрованные предварительны заданные данные пересылают на первый вход устройства сравнения, являющегося частью вышеупомянутой интегральной схемы, содержимое памяти пересылают на второй вход в вышеупомянутое устройство сравнения, и вышеупомянутым устройством сравнения сравнивают данные с двух входов и выдают на выход сигнал проверки, показывающий положительный или отрицательный результат сравнения.
При этом сигнал проверки могут выдавать на выход только с задержкой.
С помощью этого способа можно протестировать функцию записи и качество хранения в изменяемой электрическим способом памяти.
В соответствии со вторым объектом настоящего изобретения предлагается способ тестирования содержимого памяти, объединенной с микропроцессором в модуль, согласно которому подают предварительно заданные данные на вход этого модуля, шифруют предварительно заданные данные, сравнивают зашифрованные предварительно заданные данные внутри модуля с данными, хранящимися в памяти, и выводят на выход модуля сигнал проверки, показывающий положительный или отрицательный результат сравнения.
Согласно второму объекту изобретения шифрованные предварительно заданные данные подают на первый вход устройства сравнения, образующего часть вышеупомянутого модуля, содержимое памяти подают на второй вход вышеупомянутого устройства сравнения, а устройством сравнения сравнивают данные, поданные на его два входа и выдают сигнал проверки, показывающий положительный или отрицательный результат сравнения.
При этом вышеупомянутую память могут изменять электрическим способом и она имеет вход записи, на который подают вышеупомянутые данные тестирования и временно сохраняют в вышеупомянутой памяти перед передачей на второй вход вышеупомянутого устройства сравнения.
Сигнал проверки могут выдавать на выход только с задержкой.
В соответствии со вторым объектом настоящего изобретения данные, хранящиеся в памяти, могут быть данными, которые постоянно находятся в памяти или могут обновляться, как, например, данные программы и/или данные инициализации, или же это могут быть данные, записанные в память в качестве первой команды тестирования. Этим последним способом можно оттестировать функцию записи и качество хранения в памяти, изменяемой электрическим способом.
Модуль может быть интегральной схемой, включающей в себя память и микропроцессор, или может быть набором интегральных схем, физически соединенных герметиком или чем-либо подобным. Обычно модуль - это интегральная схема в интеллектуальной плате.
Использование описанного ранее способа внутреннего сравнения данных делает невозможным прямой доступ к содержимому памяти. Все, что есть на выходе - это сигнал проверки.
Возможно, что мошеннические попытки определить содержимое памяти могут быть осуществлены посредством автоматического последовательного ввода наборов данных тестирования, методично изменяющихся по содержанию до тех пор, пока сигнал на выходе не покажет, что данные памяти совпадают с данными, подаваемыми на вход. Существуют разные способы решения этой проблемы.
В соответствии с одним признаком настоящего изобретения микропроцессор запрограммирован таким образом, чтобы задерживать выход каждого сигнала подтверждения или неподтверждения. Задержка между следующими друг за другом сигналами может составлять несколько микросекунд или секунд. Тогда для методичной проверки потребуется очень большой промежуток времени.
Другой способ предотвращения мошеннических попыток тестирования памяти заключается в кодировании данных перед их сравнением, например, с помощью секретного алгоритма. И тогда данные на входе не будут иметь четкой взаимосвязи с содержимым памяти. Алгоритм или ключ может отличаться от проверки к проверке интеллектуальной платы.
Настоящее изобретение будет далее описываться со ссылкой на сопровождающий его чертеж, являющийся блок-схемой, описывающей способ, в котором заключается настоящее изобретение.
На чертеже показаны интегральная схема 1 с памятью 2 ЭППЗУ (EPROM), которая содержит некоторые данные, и устройство сравнения 3, например микропроцессор, запрограммированный для сравнения данных. Интерфейс 4 связи с внешними устройствами показан пунктирной линией. Интерфейс 4 имеет три порта доступа 5, 6 и 7, через которые осуществляется передача сигналов в интегральную схему 1 и от нее. Внутренний канал доступа от порта 7 разделяется на два: канал записи 8, ведущий к памяти, и канал чтения 9, ведущий к устройству сравнения. Тестирование выполняется посредством ввода данных программы в интегральную схему и выполнением внутреннего сравнения с помощью устройства сравнения 3. Данные программы генерируются внешними устройствами (устройства не показаны) и передаются на устройство сравнения через порт ввода данных 10 и канал чтения 9. Тестируемые данные, записанные в память 2, передаются в устройство сравнения 3 через канал 10. В устройстве сравнения данные из двух каналов 9 и 10 сравниваются, а результат сравнения передается во внешнюю среду через порт 5 посредством сигнала проверки 3, показывающим результат сравнения. Этот способ не позволяет выводить информацию из интегральной схемы 1 и, таким образом, обеспечивает высокую степень защиты. Адрес чтения и сигналы управления могут генерироваться внешними устройствами (устройства не показаны), и их ввод можно осуществлять через адресный/управляющий порт 6 интерфейса 4. Адресные/управляющие сигналы передаются в память и управляют передачей данных из памяти 2 в устройство сравнения 3 стандартным способом.
В альтернативной реализации изобретения (не показано) порты 5 и 7 объединены в один мультиплексный порт чтения/записи, а порт 6 удален. Адресные и управляющие сигналы, которые ранее поступали через порт 6, передаются через мультиплексный порт 7 объединенного порта 5/7 и через канал доступа 8.
Данная схема также позволяет тестировать функцию записи в память, программируемую электрическим способом, тестируя данные, записанные в память 2 через порт ввода данных 7 интерфейса 4 и канал записи 8. Правильную запись можно затем проверить способом, описанным выше и опять же под управлением адресных/управляющих сигналов. В этом способе можно тестировать такие свойства как износостойкость, время хранения, надежность ячейки памяти.
Возможно получение несанкционированного доступа к содержимому памяти 2 посредством проведения тестирования всех возможных комбинаций памяти. Можно показать, что это усложняется при генерации нескольких сигналов ошибки. Например, если ошибка генерируется после чтения простого байта, состоящего из 8 битов, то для полного тестирования байта его нужно прочитать 256 раз. Если же сигнал ошибки генерируется только после 16-битового слова, то для тестирования слова потребуется его прочитать 65536 раз. Таким образом, для тестирования 32-битового слова его нужно прочитать 4294967296 раз. Применяя данную схему, исчерпывающее тестирование для получения содержимого памяти легко можно сделать невыполнимым.
Дополнительным средством для защиты является следующее средство - тестируемые слова должны превышать границы страницы памяти, возможно с помощью переменных значений.
Claims (16)
1. Способ тестирования правильной работы памяти, изменяемой электрическим способом, объединенной с интегральной схемой, согласно которому записывают данные тестирования в память, подают предварительно заданные данные на вход интегральной схемы, отличающийся тем, что шифруют предварительно заданные данные, сравнивают шифрованные предварительно заданные данные внутри интегральной схемы с данными тестирования, записанными в память, и выдают сигнал проверки из интегральной схемы, чтобы обеспечить проверку правильности работы функции записи и характеристик памяти.
2. Способ по п.1, отличающийся тем, что вышеупомянутые шифрованные предварительно заданные данные пересылают на первый вход устройства сравнения, являющегося частью вышеупомянутой интегральной схемы, содержимое памяти пересылают на второй вход в вышеупомянутое устройство сравнения, и вышеупомянутым устройством сравнения сравнивают данные с двух входов и выдают на выход сигнал проверки, показывающий положительный или отрицательный результат сравнения.
3. Способ по п.2, отличающийся тем, что вышеупомянутая память имеет записывающий вход, на который пересылают вышеупомянутые данные, и временно записывают в качестве данных тестирования в вышеупомянутую память перед пересылкой на второй записывающий вход на вышеупомянутое устройство сравнения.
4. Способ по любому из перечисленных выше пунктов, отличающийся тем, что сигнал проверки выдают на выход только с задержкой.
5. Способ по любому из перечисленных выше пунктов, отличающийся тем, что интегральная схема включает микропроцессор, запрограммированный для выполнения сравнения вышеупомянутых данных.
6. Способ по любому из пп.1 - 4, отличающийся тем, что вышеупомянутая интегральная схема образована как часть модуля, включающего одну или более интегральных схем, которые включают в себя вышеупомянутую память и микропроцессор.
7. Способ по п.6, отличающийся тем, что вышеупомянутая интегральная схема или схемы реализованы на интеллектуальной плате.
8. Способ тестирования содержимого памяти, объединенной с микропроцессором в модуль, согласно которому подают предварительно заданные данные на вход модуля, отличающийся тем, что шифруют предварительно заданные данные, сравнивают шифрованные данные внутри модуля с данными, записанными в память, и выдают сигнал проверки, показывающий положительный или отрицательный результат сравнения.
9. Способ по п.8, отличающийся тем, что вышеупомянутые шифрованные предварительно заданные данные подают на первый вход устройства сравнения, образующего часть вышеупомянутого модуля, содержимое памяти подают на второй вход вышеупомянутого устройства сравнения, а устройством сравнения сравнивают данные, поданные на его два входа, и выдают сигнал проверки, показывающий положительный или отрицательный результат сравнения.
10. Способ по п.8 или 9, отличающийся тем, что вышеупомянутые данные, записанные в памяти, включают данные, находящиеся в памяти.
11. Способ по п.8 или 9, отличающийся тем, что для тестирования функции записи памяти вышеупомянутые данные, записанные в память, включают данные тестирования, подаваемые на вход модуля и записываемые в память перед сравнением.
12. Способ по п.9 или 11, отличающийся тем, что вышеупомянутую память изменяют электрическим способом и она имеет вход записи, на который подают вышеупомянутые данные тестирования и временно сохраняют в вышеупомянутой памяти перед передачей на второй вход вышеупомянутого устройства сравнения.
13. Способ по любому из пп.8 - 12, отличающийся тем, что сигнал проверки выдают на выход только с задержкой.
14. Способ по любому из пп.8 - 13, отличающийся тем, что вышеупомянутый микропроцессор программируют для выполнения сравнения упомянутых данных.
15. Способ по любому из пп.8 - 14, отличающийся тем, что вышеупомянутый модуль включает одну или более интегральных схем, которые включают в себя память и микропроцессор.
16. Способ по п.15, отличающийся тем, что вышеупомянутая интегральная схема или схемы реализованы на интеллектуальной плате.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB9414266A GB9414266D0 (en) | 1994-07-14 | 1994-07-14 | Testing of memory content |
GB9414266.8 | 1994-07-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
RU97102046A RU97102046A (ru) | 1999-02-27 |
RU2155996C2 true RU2155996C2 (ru) | 2000-09-10 |
Family
ID=10758359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU97102046/09A RU2155996C2 (ru) | 1994-07-14 | 1995-07-12 | Тестирование содержимого памяти |
Country Status (23)
Country | Link |
---|---|
US (1) | US5841786A (ru) |
EP (1) | EP0770256B1 (ru) |
JP (1) | JPH10503038A (ru) |
AT (1) | ATE176741T1 (ru) |
AU (1) | AU692573B2 (ru) |
BR (1) | BR9508279A (ru) |
CA (1) | CA2194289A1 (ru) |
DE (1) | DE69507809T2 (ru) |
DK (1) | DK0770256T3 (ru) |
EE (1) | EE9700015A (ru) |
ES (1) | ES2126908T3 (ru) |
GB (2) | GB9414266D0 (ru) |
GE (1) | GEP19991885B (ru) |
GR (1) | GR3029918T3 (ru) |
MD (1) | MD1844B2 (ru) |
NO (1) | NO970112L (ru) |
NZ (1) | NZ289190A (ru) |
PL (1) | PL178997B1 (ru) |
RU (1) | RU2155996C2 (ru) |
SI (1) | SI0770256T1 (ru) |
TW (1) | TW371339B (ru) |
WO (1) | WO1996002917A1 (ru) |
ZA (1) | ZA955806B (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2458386C1 (ru) * | 2011-04-07 | 2012-08-10 | Корпорация "САМСУНГ ЭЛЕКТРОНИКС Ко., Лтд." | Способ определения ошибочного использования памяти |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998022879A1 (en) * | 1996-11-15 | 1998-05-28 | Philips Electronics N.V. | A protection method against eeprom-directed intrusion into a mobile communication device that has a processor, and a device having such protection mechanism |
US6163862A (en) * | 1997-12-01 | 2000-12-19 | International Business Machines Corporation | On-chip test circuit for evaluating an on-chip signal using an external test signal |
US6246971B1 (en) * | 1999-01-05 | 2001-06-12 | Lucent Technologies Inc. | Testing asynchronous circuits |
US6394346B1 (en) | 1999-10-07 | 2002-05-28 | Cubic Corporation | Contactless smart card high production encoding machine |
US7098793B2 (en) * | 2000-10-11 | 2006-08-29 | Avante International Technology, Inc. | Tracking system and method employing plural smart tags |
US6961000B2 (en) * | 2001-07-05 | 2005-11-01 | Amerasia International Technology, Inc. | Smart tag data encoding method |
US7185249B2 (en) * | 2002-04-30 | 2007-02-27 | Freescale Semiconductor, Inc. | Method and apparatus for secure scan testing |
KR100791838B1 (ko) | 2006-10-18 | 2008-01-07 | 삼성전자주식회사 | 스마트 카드 및 스마트 카드의 테스트 방법 |
CN101169974B (zh) * | 2006-10-23 | 2011-03-30 | 旺宏电子股份有限公司 | 多阶存储单元内存装置的操作方法及应用该方法的集成电路 |
US7580302B2 (en) * | 2006-10-23 | 2009-08-25 | Macronix International Co., Ltd. | Parallel threshold voltage margin search for MLC memory application |
MD3870G2 (ru) * | 2007-03-06 | 2009-10-31 | Генадие БОДЯН | Оперативная память с самотестированием и анализом сигнатур |
CN103186798B (zh) * | 2011-12-27 | 2017-08-01 | 国民技术股份有限公司 | 一种ic卡生产测试系统 |
CN104731677B (zh) * | 2013-12-24 | 2017-02-15 | 中国科学院沈阳自动化研究所 | 安全仪表变送器外部sram高可靠性存储与诊断方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6267800A (ja) * | 1985-09-20 | 1987-03-27 | Hitachi Ltd | 半導体集積回路装置 |
FR2606530A1 (fr) * | 1986-11-07 | 1988-05-13 | Eurotechnique Sa | Circuit integre pour la memorisation et le traitement d'informations de maniere confidentielle comportant un dispositif anti-fraude |
US4918210A (en) * | 1987-01-20 | 1990-04-17 | Fenton William N | Zwitterionic polysiloxane compositions |
US4782486A (en) * | 1987-05-14 | 1988-11-01 | Digital Equipment Corporation | Self-testing memory |
FR2653914A1 (fr) * | 1989-10-27 | 1991-05-03 | Trt Telecom Radio Electr | Systeme d'authentification d'une carte a microcircuit par un micro-ordinateur personnel, et procede pour sa mise en óoeuvre. |
NZ237972A (en) * | 1990-04-27 | 1993-12-23 | Scandic Int Pty Ltd | Validation of smartcard memory data. |
US5568437A (en) * | 1995-06-20 | 1996-10-22 | Vlsi Technology, Inc. | Built-in self test for integrated circuits having read/write memory |
-
1994
- 1994-07-14 GB GB9414266A patent/GB9414266D0/en active Pending
-
1995
- 1995-07-12 GB GB9626477A patent/GB2303950B/en not_active Expired - Fee Related
- 1995-07-12 EE EE9700015A patent/EE9700015A/xx unknown
- 1995-07-12 NZ NZ289190A patent/NZ289190A/en unknown
- 1995-07-12 GE GEAP19953570A patent/GEP19991885B/en unknown
- 1995-07-12 AT AT95924460T patent/ATE176741T1/de not_active IP Right Cessation
- 1995-07-12 DK DK95924460T patent/DK0770256T3/da active
- 1995-07-12 EP EP95924460A patent/EP0770256B1/en not_active Expired - Lifetime
- 1995-07-12 JP JP8504795A patent/JPH10503038A/ja active Pending
- 1995-07-12 AU AU28955/95A patent/AU692573B2/en not_active Ceased
- 1995-07-12 TW TW084107226A patent/TW371339B/zh active
- 1995-07-12 SI SI9530161T patent/SI0770256T1/xx unknown
- 1995-07-12 ZA ZA955806A patent/ZA955806B/xx unknown
- 1995-07-12 WO PCT/GB1995/001642 patent/WO1996002917A1/en not_active Application Discontinuation
- 1995-07-12 ES ES95924460T patent/ES2126908T3/es not_active Expired - Lifetime
- 1995-07-12 PL PL95318166A patent/PL178997B1/pl unknown
- 1995-07-12 MD MD97-0057A patent/MD1844B2/ru unknown
- 1995-07-12 RU RU97102046/09A patent/RU2155996C2/ru active
- 1995-07-12 DE DE69507809T patent/DE69507809T2/de not_active Expired - Fee Related
- 1995-07-12 US US08/765,368 patent/US5841786A/en not_active Expired - Lifetime
- 1995-07-12 CA CA002194289A patent/CA2194289A1/en not_active Abandoned
- 1995-07-12 BR BR9508279A patent/BR9508279A/pt not_active Application Discontinuation
-
1997
- 1997-01-10 NO NO970112A patent/NO970112L/no not_active Application Discontinuation
-
1999
- 1999-04-07 GR GR990401009T patent/GR3029918T3/el unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2458386C1 (ru) * | 2011-04-07 | 2012-08-10 | Корпорация "САМСУНГ ЭЛЕКТРОНИКС Ко., Лтд." | Способ определения ошибочного использования памяти |
Also Published As
Publication number | Publication date |
---|---|
MD1844B2 (ru) | 2002-01-31 |
AU2895595A (en) | 1996-02-16 |
ATE176741T1 (de) | 1999-02-15 |
GB9414266D0 (en) | 1994-08-31 |
EP0770256A1 (en) | 1997-05-02 |
DE69507809T2 (de) | 1999-06-17 |
PL178997B1 (pl) | 2000-07-31 |
GEP19991885B (en) | 1999-12-06 |
DE69507809D1 (de) | 1999-03-25 |
US5841786A (en) | 1998-11-24 |
MX9700366A (es) | 1998-03-31 |
TW371339B (en) | 1999-10-01 |
WO1996002917A1 (en) | 1996-02-01 |
DK0770256T3 (da) | 1999-09-20 |
PL318166A1 (en) | 1997-05-26 |
NO970112D0 (no) | 1997-01-10 |
BR9508279A (pt) | 1997-10-28 |
MD970057A (en) | 1999-07-31 |
JPH10503038A (ja) | 1998-03-17 |
ZA955806B (en) | 1996-05-07 |
EP0770256B1 (en) | 1999-02-10 |
GR3029918T3 (en) | 1999-07-30 |
NO970112L (no) | 1997-01-10 |
GB9626477D0 (en) | 1997-02-05 |
SI0770256T1 (en) | 1999-04-30 |
GB2303950B (en) | 1998-12-02 |
CA2194289A1 (en) | 1996-02-01 |
AU692573B2 (en) | 1998-06-11 |
ES2126908T3 (es) | 1999-04-01 |
NZ289190A (en) | 1998-07-28 |
GB2303950A (en) | 1997-03-05 |
EE9700015A (et) | 1997-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2155996C2 (ru) | Тестирование содержимого памяти | |
US5845066A (en) | Security system apparatus for a memory card and memory card employed therefor | |
RU2188447C2 (ru) | Электронное устройство и система обработки данных | |
KR920001283B1 (ko) | 메모리를 내장한 마이크로컴퓨터 | |
SG48001A1 (en) | A secure memory card | |
KR940007351B1 (ko) | 휴대가능 전자장치 | |
US6079019A (en) | IC memory card | |
US5159183A (en) | Ic card | |
RU97102046A (ru) | Тестирование содержимого памяти | |
US20030120945A1 (en) | Program writable IC card and method thereof | |
US5450366A (en) | IC memory card | |
US6735697B1 (en) | Circuit arrangement for electronic data processing | |
US6351418B1 (en) | Memory device capable of preventing from illegally read out memory contents | |
JPS6177951A (ja) | コンピユ−タシステムにおける機密保護のための装置 | |
US5657444A (en) | Microprocessor with secure programmable read only memory circuit | |
US20030231104A1 (en) | Portable-type memory medium with access restriction circuit | |
JPH0540836A (ja) | シングルチツプマイクロコンピユータ | |
JPH09146845A (ja) | 不揮発性半導体記憶装置の機密保護機構 | |
US20010052079A1 (en) | Program writable IC card and method thereof | |
JP3224946B2 (ja) | 半導体集積回路 | |
KR200154974Y1 (ko) | 하이콤 시스템의 메모리 사이즈 체킹회로 | |
JPH02259893A (ja) | 携帯型半導体記憶装置 | |
KR100261062B1 (ko) | 컴퓨터 시스템의 포트 어드레스 설정 장치 | |
JP2854610B2 (ja) | 携帯可能電子装置 | |
JPH0325688A (ja) | マイクロコンピュータ |