RU2019116852A - Способ и устройство для кодирования и декодирования ldpc-кодов - Google Patents

Способ и устройство для кодирования и декодирования ldpc-кодов Download PDF

Info

Publication number
RU2019116852A
RU2019116852A RU2019116852A RU2019116852A RU2019116852A RU 2019116852 A RU2019116852 A RU 2019116852A RU 2019116852 A RU2019116852 A RU 2019116852A RU 2019116852 A RU2019116852 A RU 2019116852A RU 2019116852 A RU2019116852 A RU 2019116852A
Authority
RU
Russia
Prior art keywords
rows
columns
matrix
punctured
base matrix
Prior art date
Application number
RU2019116852A
Other languages
English (en)
Other versions
RU2739465C2 (ru
RU2019116852A3 (ru
Inventor
Юрий Сергеевич ШУТКИН
Павел Анатольевич ПАНТЕЛЕЕВ
Алексей Александрович ЛЕТУНОВСКИЙ
Эльяр Эльдарович ГАСАНОВ
Глеб Вячеславович КАЛАЧЕВ
Иван Леонидович МАЗУРЕНКО
Original Assignee
Хуавей Текнолоджиз Ко., Лтд.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Хуавей Текнолоджиз Ко., Лтд. filed Critical Хуавей Текнолоджиз Ко., Лтд.
Publication of RU2019116852A publication Critical patent/RU2019116852A/ru
Publication of RU2019116852A3 publication Critical patent/RU2019116852A3/ru
Application granted granted Critical
Publication of RU2739465C2 publication Critical patent/RU2739465C2/ru

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H03M13/1137—Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H03M13/114—Shuffled, staggered, layered or turbo decoding schedules
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393—Rate compatible low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6561—Parallelized implementations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Claims (131)

1. Способ беспроводной связи, содержащий:
получение последовательности информационных битов, которые должны быть закодированы;
кодирование последовательности информационных битов на основании базовой матрицы;
базовую матрицу, имеющую множество строк и столбцов, причем множество столбцов содержат, по меньшей мере, один выколотый столбец и множество невыколотых столбцов,
множество строк, содержащих первый набор строк и второй набор строк,
строки второго набора, содержащие, по меньшей мере, одну группу, причем каждая группа содержит, по меньшей мере, две последовательные строки, причем, по меньшей мере, две последовательные строки состоят из первой части и второй части,
первая часть является, по меньшей мере, одним выколотым столбцом и строки первой части являются неортогональными, и
вторая часть представляет собой невыколотые столбцы, и строки второй части являются ортогональными.
2. Способ по п.1, в котором, по меньшей мере, одна группа представляет собой две или более групп, причем две или более групп являются последовательными.
3. Способ по п.1, в котором каждая группа состоит из максимального количества последовательных строк, являющихся ортогональными во второй части.
4. Способ по п.1, в котором каждые две соседние строки для невыколотых столбцов во втором наборе являются ортогональными.
5. Способ по п.1, в котором по меньшей мере один выколотый столбец представляет собой один или два выколотых столбца.
6. Способ по п.1, в котором первый и второй столбцы являются выколотыми столбцами.
7. Способ по п.1, в котором, по меньшей мере, один выколотый столбец имеет больший вес, чем невыколотые столбцы.
8. Способ по п.1, в котором строки первого набора имеют больший вес, чем строки второго набора.
9. Способ по п.1, в котором базовая матрица содержит 46 строк и 68 столбцов.
10. Способ по любому из пп.1-9, дополнительно содержащий:
определение кодового слова, соответствующего последовательности
информационных битов, на основании базовой матрицы; и передачу кодового слова, за исключением информационных битов, соответствующих, по меньшей мере, одному выколотому столбцу.
11. Устройство, содержащее:
кодер, выполненный с возможностью кодировать последовательность информационных битов на основании базовой матрицы;
базовую матрицу, имеющую множество строк и множество столбцов, причем
множество столбцов содержит, по меньшей мере, один выколотый столбец и множество невыколотых столбцов,
множество строк, содержащих первый набор строк и второй набор строк,
строки второго набора, содержащие, по меньшей мере, одну группу, причем каждая группа содержит, по меньшей мере, две последовательные строки, причем, по меньшей мере, две последовательные строки состоят из первой части и второй части,
первая часть является, по меньшей мере, одним выколотым столбцом, и строки первой части являются неортогональными, и
вторая часть представляет собой невыколотые столбцы, и строки второй части являются ортогональными.
12. Устройство по п.11, отличающееся тем, что устройство выполнено с возможностью выполнять способ по любому из пп.1-9.
13. Устройство по п.11, дополнительно содержащее память, выполненную с возможностью хранить параметры, ассоциированные с базовой матрицей.
14. Способ беспроводной связи, содержащий:
получение последовательности информационных битов, которые должны быть закодированы;
кодирование последовательности информационных битов на основании базовой матрицы;
базовую матрицу, содержащую множество записей, каждая запись представляет либо сдвинутую циркулянтную матрицу, либо нулевую матрицу;
базовую матрицу, содержащую множество строк и множество столбцов, причем множество столбцов содержит, по меньшей мере, один выколотый столбец и множество невыколотых столбцов, причем множество строк содержит первый набор строк и второй набор строк,
строки второго набора, содержащие, по меньшей мере, одну группу, причем каждый невыколотый столбец в каждой группе имеет не более одной записи, представляющей сдвинутую циркулянтную матрицу, по меньшей мере, один выколотый столбец в каждой группе имеет, по меньшей мере, две записи, представляющие сдвинутую циркулянтную матрицу.
15. Способ по п.14, в котором, по меньшей мере, один выколотый столбец представляет собой один или два выколотых столбца.
16. Способ по п.14, в котором первый столбец и второй столбец являются выколотыми столбцами.
17. Способ по п.14, в котором, по меньшей мере, один выколотый столбец имеет больший вес, чем невыколотый столбец.
18. Способ по п.14, в котором, по меньшей мере, одна группа представляет собой две или более групп, две или более групп являются последовательными.
19. Способ по п.14, в котором каждая группа, состоящая из максимального количества последовательных строк, является ортогональной во второй части.
20. Способ по п.14, в котором сдвинутая циркулянтная матрица представляет собой единичную матрицу, циклически сдвинутую вправо несколько раз, и количество раз задают значением сдвига.
21. Способ по п.14, в котором базовая матрица содержит основную базовую матрицу, имеющую множество строк с указанием формы первой строки, первый набор строк начинается с первой строки, и второй набор строк начинается со следующей строки последней строки первого набора.
22. Способ по п.14, в котором строки в первом наборе имеют больший вес, чем строки во втором наборе.
23. Способ по п.14, в котором каждая из соседних двух строк подматрицы, образованной невыколотыми столбцами и строками второго набора, является ортогональными.
24. Способ по п.14, в котором матрица, состоящая из поднабора столбцов матрицы, образованной строками первого набора, имеет двойную диагональную или треугольную структуру.
25. Способ по п.14, в котором матрица, состоящая из поднабора столбцов матрицы, образованной строками второго набора, имеет структуру треугольной или единичной матрицы.
26. Способ по любому из пп.14-25, дополнительно содержащий:
определение кодового слова, соответствующего последовательности информационных битов, на основании базовой матрицы; и
передачу кодового слова, за исключением информационных битов, соответствующих, по меньшей мере, одному выколотому столбцу.
27. Устройство, содержащее:
кодер, выполненный с возможностью кодировать последовательность информационных битов на основании базовой матрицы;
базовую матрицу, содержащую множество записей, каждая запись представляет либо сдвинутую циркулянтную матрицу, либо нулевую матрицу;
базовую матрицу, содержащую множество строк и множество столбцов, причем множество столбцов содержит, по меньшей мере, один выколотый столбец и множество невыколотых столбцов, причем множество строк содержит первый набор строк и второй набор строк,
строки второго набора, содержащие, по меньшей мере, одну группу, причем каждый невыколотый столбец в каждой группе имеет не более одной записи, представляющей сдвинутую циркулянтную матрицу, по меньшей мере, один выколотый столбец в каждой группе имеет, по меньшей мере, две записи, представляющие сдвинутую циркулянтную матрицу.
28. Устройство по п.27, отличающееся тем, что устройство выполнено с возможностью выполнять способ по любому из пп.14-26.
29. Устройство по п.27 или п.28, дополнительно содержащее память, выполненную с возможностью хранить параметры, ассоциированные с базовой матрицей.
30. Устройство, содержащее:
декодер, выполненный с возможностью декодировать последовательность информационных битов на основании базовой матрицы;
базовую матрицу, имеющую множество строк и множество столбцов, причем множество столбцов содержит, по меньшей мере, один выколотый столбец и множество невыколотых столбцов,
множество строк, содержащих первый набор строк и второй набор строк,
строки второго набора, содержащие, по меньшей мере, одну группу, причем каждая группа содержит, по меньшей мере, две последовательные строки, причем, по меньшей мере, две последовательные строки состоят из первой части и второй части,
первая часть является, по меньшей мере, одним выколотым столбцом, и строки первой части являются неортогональными, и
вторая часть представляет собой невыколотые столбцы, и строки второй части являются ортогональными.
31. Устройство по п.30, отличающееся тем, что устройство выполнено с возможностью декодировать последовательность информационных битов на основании базовой матрицы, как определено в любом из пп.2-9.
32. Устройство, содержащее:
декодер, выполненный с возможностью декодировать последовательность информационных битов на основании базовой матрицы;
базовую матрицу, содержащую множество записей, каждая запись представляет либо сдвинутую циркулянтную матрицу, либо нулевую матрицу;
базовую матрицу, содержащую множество строк и множество столбцов, причем множество столбцов содержат, по меньшей мере, один выколотый столбец и множество невыколотых столбцов, причем множество строк содержит первый набор строк и второй набор строк,
строки второго набора, содержащие, по меньшей мере, одну группу, причем каждый невыколотый столбец в каждой группе имеет не более одной записи, представляющей сдвинутую циркулянтную матрицу, по меньшей мере, один выколотый столбец в каждой группе имеет, по меньшей мере, две записи, представляющие сдвинутую циркулянтную матрицу.
33. Устройство по п.32, отличающееся тем, что устройство выполнено с возможностью декодировать последовательность информационных битов на основании базовой матрицы, как определено в любом из пп.15-26.
34. Устройство по п.30 или 32, в котором декодер выполнен с возможностью декодировать последовательность информационных битов на основании процесса лавинообразного декодирования для узлов переменной, соответствующих, по меньшей мере, одному выколотому столбцу, и процесса многоуровневого декодирования для узлов, соответствующих невыколотым столбцам.
35. Система связи, содержащая устройство на стороне передачи и устройство на стороне приема,
устройство на стороне передачи выполнено с возможностью кодировать последовательность информационных битов на основании базовой матрицы и передавать кодированную последовательность информационных битов, за исключением информационных битов, соответствующих, по меньшей мере, одному выколотому столбцу,
устройство на стороне приема выполнено с возможностью принимать сигнал, содержащий кодированную последовательность информационных битов, за исключением информационных битов, соответствующих, по меньшей мере, одному выколотому столбцу, и декодировать принятый сигнал на основании базовой матрицы,
устройство на стороне передачи является устройством по п.11 или 27, и
устройство на стороне приема является устройством по п.30 или 32.
36. Способ беспроводной связи, содержащий:
получение последовательности информационных битов, которые должны быть декодированы;
декодирование последовательности информационных битов на основании базовой матрицы;
базовую матрицу, имеющую множество строк и столбцов, причем множество столбцов содержат, по меньшей мере, один выколотый столбец и множество невыколотых столбцов,
множество строк, содержащих первый набор строк и второй набор строк,
строки второго набора, содержащие, по меньшей мере, одну группу, причем каждая группа содержит, по меньшей мере, две последовательные строки, причем, по меньшей мере, две последовательные строки состоят из первой части и второй части,
причем первая часть является, по меньшей мере, одним выколотым столбцом, и
строки первой части являются неортогональными, и
вторая часть представляет собой невыколотые столбцы, и строки второй части являются ортогональными.
37. Способ по п.36, в котором базовая матрица является базовой матрицей, как определено в любом из пп.2-9.
38. Способ беспроводной связи, содержащий:
получение последовательности информационных битов, которые должны быть декодированы;
декодирование последовательности информационных битов на основании базовой матрицы;
базовую матрицу, содержащую множество записей, каждая запись представляет либо сдвинутую циркулянтную матрицу, либо нулевую матрицу;
базовую матрицу, содержащую множество строк и множество столбцов, причем множество столбцов содержит, по меньшей мере, один выколотый столбец и множество невыколотых столбцов, причем множество строк содержит первый набор строк и второй набор строк,
строки второго набора, содержащие, по меньшей мере, одну группу, причем каждый невыколотый столбец в каждой группе имеет не более одной записи, представляющей сдвинутую циркулянтную матрицу, по меньшей мере один выколотый столбец в каждой группе имеет, по меньшей мере, две записи, представляющие сдвинутую циркулянтную матрицу.
39. Способ по п.38, в котором базовая матрица является базовой матрицей, как определено в любом из пп.14-25.
40. Способ, содержащий:
предоставление записи базовой матрицы нерегулярного QC-LDPC-кода для кодирования или декодирования последовательности информационных битов, в котором записи представляют блоки нерегулярной QC-LDPC-матрицы, и каждый блок представляет сдвинутую циркулянтную матрицу или нулевую матрицу;
деление строк базовой матрицы на первый набор и второй набор, в котором строки первого набора имеют больший вес, чем строки второго набора;
выбор количества столбцов матрицы, образованной строками второго набора, в котором строки подматрицы, образованной выбранными столбцами, разделены на разные группы, причем каждая группа состоит из максимального количества ортогональных строк, в котором выбор основан на количестве разных групп; и
указание информационных битов, соответствующих невыбранным столбцам, как выколотых.
41. Способ по п.40, в котором количество невыбранных столбцов равно одному или двум.
42. Способ по п.40, в котором выбор количества столбцов матрицы, образованных строками второго набора, содержит упорядочение или группирование столбцов матрицы, образованных строками второго набора по весу, и выбор столбцов, имеющих веса ниже порогового значения.
43. Способ по п.40, в котором матрица, состоящая из поднабора столбцов матрицы, образованной строками первого набора, имеет двойную диагональную или треугольную структуру.
44. Способ по п.40, в котором матрица, состоящая из поднабора столбцов матрицы, образованной строками второго набора, имеет структуру треугольной или единичной матрицы.
45. Способ по п.40, в котором строки матрицы, образованной столбцами матрицы, образованной строками первого набора, которые соответствуют невыколотым информационным битам, разделены на разные группы, каждая из которых состоит из ортогональных строк.
46. Способ по п.40, дополнительно содержащий:
определение кодового слова, соответствующего последовательности информационных битов, на основании предоставленных записей базовой матрицы; и
передачу кодовое слово, за исключением информационных битов, которые обозначены как выколотые.
47. Способ по любому из пп.40-46, дополнительно содержащий:
декодирование принятой последовательности информационных битов на основании предоставленных записей базовой матрицы и информации о том, какие информационные биты выкалывают, в котором декодирование содержит операции лавинообразного и многоуровневого декодирования, в котором уровни соответствуют различным группам.
48. Декодер, содержащий:
постоянную память, хранящую записи базовой матрицы нерегулярного QC-LDPC-кода, в котором столбцы базовой матрицы разделены на первый набор и второй набор, причем первый набор содержит один или несколько столбцов и столбцы второго набора, формирующее матрицу, содержат группы ортогональных строк;
в котором декодер выполнен с возможностью декодировать принятую последовательность информационных битов на основании лавинообразного процесса декодирования для узлов переменной, соответствующих одному или нескольким столбцам первого набора, и многоуровневого процесса декодирования для узлов, соответствующих столбцам второго набора.
49. Декодер по п.48, в котором узлы переменной, соответствующие одному или нескольким столбцам первого набора, указаны как выколотые.
50. Декодер по п.48, в котором количество столбцов в первом наборе равно одному или двум.
51. Декодер по п.48, в котором строки базовой матрицы разделены на первый набор и второй набор, в котором строки первого набора имеют больший вес, чем строки второго набора.
52. Декодер по п.48, в котором матрица, состоящая из поднабора столбцов матрицы, образованной строками первого набора, имеет двойную диагональную или треугольную структуру.
53. Декодер по п.48, в котором матрица, состоящая из поднабора столбцов матрицы, образованной строками второго набора, имеет структуру треугольной или единичной матрицы.
54. Декодер по п.48, в котором строки матрицы, образованной перекрывающимися записями столбцов второго набора и строк первого набора, разделены на разные группы, причем каждая группа состоит из ортогональных строк.
55. Устройство, содержащее:
по меньшей мере, один процессор, выполненный с возможностью кодировать или декодировать последовательность информационных битов на основании базовой матрицы;
базовую матрицу, включающую в себя множество строк и столбцов, в котором множество столбцов включает в себя, по меньшей мере, один выколотый столбец и несколько невыколотых столбцов,
множество строк, включающих в себя первый набор и второй набор, подматрицу, образованную невыколотыми столбцами, содержащую, по меньшей мере, две последовательные группы, при этом каждая группа включает в себя, по меньшей мере, две последовательные ортогональные строки.
56. Устройство по п.55, в котором строки, по меньшей мере, для одного выколотого столбца, которые соответствуют, по меньшей мере, двум ортогональным строкам, являются неортогональными.
57. Устройство по п.55, в котором каждые соседние две строки второго набора являются ортогональными.
58. Устройство по п.55, в котором базовая матрица содержит 46 строк и 68 столбцов.
59. Устройство по п.55, в котором первый и второй столбцы представляют собой выколотые столбцы.
60. Устройство по п.59, в котором два выколотых столбца имеют более высокий ИУС, чем невыколотые столбцы.
61. Устройство по п.55, в котором базовая матрица содержит основную базовую матрицу, имеющую множество строк, указывающих форму первой строки, причем первый набор строк начинается с первой строки, и второй набор строк начинается со следующий строки последней строки первого набора.
62. Устройство по п.55, в котором строки второго набора начинаются с четвертой строки или начинаются со строки, большей, чем четвертая строка.
63. Устройство по любому одному из пп.55-62, дополнительно содержащее память, выполненную с возможностью хранить параметры, ассоциированные с базовой матрицей.
64. Машиночитаемый носитель, содержащий инструкции, которые при выполнении на компьютере побуждают компьютер выполнять способ по любому из пп.1-9, 14-25, 36, 38 и 40-46.
65. Компьютерный программный продукт, содержащий инструкции, которые при выполнении на компьютере побуждают компьютер выполнять способ по любому из пп.9, 14-25, 36, 38 и 40-46.
RU2019116852A 2016-11-03 2017-05-25 Способ и устройство для кодирования и декодирования кодов с низкой плотностью проверок на четность RU2739465C2 (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
RUPCT/RU2016/000746 2016-11-03
PCT/RU2016/000746 WO2018084735A1 (en) 2016-11-03 2016-11-03 Efficiently decodable qc-ldpc code
PCT/CN2017/086017 WO2018082290A1 (en) 2016-11-03 2017-05-25 Method and apparatus for encoding and decoding ldpc codes

Publications (3)

Publication Number Publication Date
RU2019116852A true RU2019116852A (ru) 2020-12-03
RU2019116852A3 RU2019116852A3 (ru) 2020-12-03
RU2739465C2 RU2739465C2 (ru) 2020-12-24

Family

ID=57680462

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2019116852A RU2739465C2 (ru) 2016-11-03 2017-05-25 Способ и устройство для кодирования и декодирования кодов с низкой плотностью проверок на четность

Country Status (9)

Country Link
US (2) US10567002B2 (ru)
EP (2) EP4224718A1 (ru)
JP (1) JP7152394B2 (ru)
KR (1) KR102155539B1 (ru)
CN (2) CN109891753B (ru)
AU (1) AU2017355038B2 (ru)
BR (1) BR112019009090A2 (ru)
RU (1) RU2739465C2 (ru)
WO (2) WO2018084735A1 (ru)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018084735A1 (en) * 2016-11-03 2018-05-11 Huawei Technologies Co., Ltd. Efficiently decodable qc-ldpc code
WO2018128559A1 (en) 2017-01-09 2018-07-12 Huawei Technologies Co., Ltd. Efficiently decodable qc-ldpc code
SG11202009379VA (en) * 2017-03-24 2020-10-29 Zte Corp Processing method and device for quasi-cyclic low density parity check coding
CN110535474B (zh) 2017-05-05 2023-06-06 华为技术有限公司 信息处理的方法、通信装置
US10879927B2 (en) * 2017-05-17 2020-12-29 Futurewei Technologies, Inc. Compact low density parity check (LDPC) base graph
KR102194029B1 (ko) 2017-06-15 2020-12-22 후아웨이 테크놀러지 컴퍼니 리미티드 정보 프로세싱 방법 및 통신 장치
CN109150197B (zh) 2017-06-27 2024-05-14 华为技术有限公司 信息处理的方法、装置和通信设备
EP3771105B1 (en) * 2018-05-29 2022-10-05 Mitsubishi Electric Corporation Transmitter, receiver, communication system, and coding rate revision method
US11528036B2 (en) 2019-01-07 2022-12-13 Lg Electronics Inc. Method and device for carrying out channel coding using low density parity check matrix in wireless communication system
CN109936379B (zh) * 2019-01-24 2021-07-09 南京大学 一种多码率ldpc码的构造方法及其解码装置
CN110611510B (zh) * 2019-09-17 2021-03-23 天地信息网络研究院(安徽)有限公司 一种二元ldpc短码构造方法及其构造装置、终端、存储介质
US10872038B1 (en) * 2019-09-30 2020-12-22 Facebook, Inc. Memory organization for matrix processing
CN112583420B (zh) * 2019-09-30 2024-01-09 上海华为技术有限公司 一种数据处理方法和译码器
CN112751571A (zh) 2019-10-30 2021-05-04 华为技术有限公司 一种ldpc的编码方法及装置
CN113422611B (zh) * 2021-05-19 2022-11-04 上海大学 一种qc-ldpc编码器的高度并行编码方法
US11513895B1 (en) 2021-06-11 2022-11-29 Western Digital Technologies, Inc. Data storage device processing problematic patterns as erasures
US11929762B2 (en) 2021-11-24 2024-03-12 Samsung Electronics Co., Ltd. Low density parity check decoder and storage device
CN117081605A (zh) * 2022-05-10 2023-11-17 华为技术有限公司 Ldpc的编译码方法和相关装置
KR20230164328A (ko) * 2022-05-25 2023-12-04 삼성전자주식회사 통신 시스템에서 저밀도 패리티 검사 부호의 레이어드 복호화 방법 및 장치

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
HUP0200639A2 (en) * 1999-04-07 2002-06-29 Siemens Ag Method for coding channels
KR100834662B1 (ko) * 2001-11-21 2008-06-02 삼성전자주식회사 부호분할 다중접속 이동통신시스템에서의 부호화 장치 및 방법
US7376883B2 (en) * 2003-10-27 2008-05-20 The Directv Group, Inc. Method and system for providing long and short block length low density parity check (LDPC) codes
US7526717B2 (en) * 2004-06-16 2009-04-28 Samsung Electronics Co., Ltd. Apparatus and method for coding and decoding semi-systematic block low density parity check codes
US7127659B2 (en) * 2004-08-02 2006-10-24 Qualcomm Incorporated Memory efficient LDPC decoding methods and apparatus
EP1626505B1 (en) * 2004-08-10 2011-03-09 Samsung Electronics Co., Ltd. Apparatus and method for encoding and decoding a block low density parity check code
EP1779526A1 (en) * 2004-08-13 2007-05-02 Nokia Corporation Structured puncturing of irregular low-density parity-check (ldpc) codes
WO2006039801A1 (en) * 2004-10-12 2006-04-20 Nortel Networks Limited System and method for low density parity check encoding of data
US7783961B2 (en) * 2005-07-01 2010-08-24 Nec Laboratories America, Inc. Rate-compatible low density parity check coding for hybrid ARQ
KR100946905B1 (ko) * 2005-09-27 2010-03-09 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호 송수신 장치 및 방법
US20090183047A1 (en) * 2006-03-06 2009-07-16 Mattias Lampe Method for Generating Ldpc Codes and Apparatus Using Ldpc Codes
US7831895B2 (en) * 2006-07-25 2010-11-09 Communications Coding Corporation Universal error control coding system for digital communication and data storage systems
KR100834650B1 (ko) * 2006-09-04 2008-06-02 삼성전자주식회사 통신 시스템에서 신호 송수신 장치 및 방법
US8161363B2 (en) * 2006-12-04 2012-04-17 Samsung Electronics Co., Ltd Apparatus and method to encode/decode block low density parity check codes in a communication system
KR101433375B1 (ko) 2006-12-04 2014-08-29 삼성전자주식회사 통신 시스템에서 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
RU2443053C2 (ru) * 2007-01-24 2012-02-20 Квэлкомм Инкорпорейтед Кодирование и декодирование ldpc пакетов переменных размеров
US8359522B2 (en) * 2007-05-01 2013-01-22 Texas A&M University System Low density parity check decoder for regular LDPC codes
TWI362855B (en) * 2007-07-10 2012-04-21 Ind Tech Res Inst Multiplexing method and apparatus thereof for data switching
CN101459430B (zh) * 2007-12-14 2010-12-08 中兴通讯股份有限公司 低密度生成矩阵码的编码方法及装置
KR101445080B1 (ko) 2008-02-12 2014-09-29 삼성전자 주식회사 하이브리드 자동 반복 요구 방식을 사용하는 통신 시스템에서 신호 송신 방법 및 장치
KR101503059B1 (ko) * 2008-02-26 2015-03-19 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치
PL2099135T3 (pl) * 2008-03-03 2018-07-31 Samsung Electronics Co., Ltd. Urządzenie i sposób kodowania i dekodowania kanałowego w systemie komunikacyjnym wykorzystującym kody sprawdzania parzystości o niskiej gęstości
JP2010114862A (ja) * 2008-10-10 2010-05-20 Panasonic Corp 符号化器、送信装置及び符号化方法
JP4847628B2 (ja) * 2009-05-25 2011-12-28 華為技術有限公司 線形ブロック符号に基づいて符号化する方法及び装置
US8375278B2 (en) * 2009-07-21 2013-02-12 Ramot At Tel Aviv University Ltd. Compact decoding of punctured block codes
US9397699B2 (en) * 2009-07-21 2016-07-19 Ramot At Tel Aviv University Ltd. Compact decoding of punctured codes
US8495450B2 (en) 2009-08-24 2013-07-23 Samsung Electronics Co., Ltd. System and method for structured LDPC code family with fixed code length and no puncturing
KR101867311B1 (ko) * 2010-12-21 2018-07-19 주식회사 골드피크이노베이션즈 Ａｃｋ／ｎａｃｋ 자원 할당 방법 및 장치와 이를 이용한 ａｃｋ／ｎａｃｋ 신호 전송 방법
US8739001B2 (en) * 2011-04-23 2014-05-27 Analogies Sa LDPC encoding and decoding techniques
NL2007421C2 (nl) * 2011-09-15 2013-03-18 Debski Reddingius Houder voor een vloeistof.
US8595589B2 (en) * 2011-09-30 2013-11-26 Mitsubishi Electric Research Laboratories, Inc. Quasi-cyclic low-density parity-check codes
WO2013136523A1 (ja) * 2012-03-16 2013-09-19 株式会社 東芝 パリティ検査行列作成方法、符号化装置及び記録再生装置
US9264972B2 (en) * 2012-06-11 2016-02-16 Qualcomm Incorporated Home networking with integrated cellular communication
US9178653B2 (en) * 2013-01-16 2015-11-03 Broadcom Corporation Very short size LDPC coding for physical and/or control channel signaling
CN104981978B (zh) * 2013-02-13 2017-12-08 高通股份有限公司 使用准循环构造和穿孔以实现高速率、高并行性和低差错本底的ldpc设计
CN104868925B (zh) * 2014-02-21 2019-01-22 中兴通讯股份有限公司 结构化ldpc码的编码方法、译码方法、编码装置和译码装置
US9432052B2 (en) * 2014-09-18 2016-08-30 Broadcom Corporation Puncture-aware low density parity check (LDPC) decoding
WO2018084735A1 (en) * 2016-11-03 2018-05-11 Huawei Technologies Co., Ltd. Efficiently decodable qc-ldpc code
WO2018143743A1 (ko) * 2017-02-06 2018-08-09 엘지전자 주식회사 행-직교 구조(row-orthogonal)를 이용한 LDPC 코드 전송 방법 및 이를 위한 장치

Also Published As

Publication number Publication date
CN110572163B (zh) 2020-09-08
JP7152394B2 (ja) 2022-10-12
WO2018084735A1 (en) 2018-05-11
US10567002B2 (en) 2020-02-18
AU2017355038B2 (en) 2020-09-03
EP3533146A1 (en) 2019-09-04
JP2019536341A (ja) 2019-12-12
EP3533146A4 (en) 2019-10-09
AU2017355038A1 (en) 2019-05-16
BR112019009090A2 (pt) 2019-11-12
RU2739465C2 (ru) 2020-12-24
KR20190065420A (ko) 2019-06-11
KR102155539B1 (ko) 2020-09-14
CN109891753A (zh) 2019-06-14
RU2019116852A3 (ru) 2020-12-03
US20190260390A1 (en) 2019-08-22
US11265014B2 (en) 2022-03-01
US20200162107A1 (en) 2020-05-21
CN109891753B (zh) 2024-05-17
WO2018082290A1 (en) 2018-05-11
CN110572163A (zh) 2019-12-13
EP4224718A1 (en) 2023-08-09

Similar Documents

Publication Publication Date Title
RU2019116852A (ru) Способ и устройство для кодирования и декодирования ldpc-кодов
RU2014114215A (ru) Способ и устройство кодирования и декодирования данных в скрученном полярном коде
CN102638274B (zh) 利用向量行分组的结构化ldpc设计操作发送器的设备及方法
JP5875713B2 (ja) 送信機および受信機、並びに符号化率可変方法
CN102412842B (zh) 一种低密度奇偶校验码的编码方法及装置
JP2019518385A5 (ru)
KR20090092892A (ko) Ｌｄｐｃ 코드를 이용한 복호화 방법
FI3681041T3 (fi) Nopeudensovitusmenetelmät QC-LDPC-koodeille
RU2019131324A (ru) Способ обработки информации, приспособление и устройство связи
RU2019125256A (ru) Конкатенированный полярный код с перемежением
KR100949519B1 (ko) 낮은 복잡도 및 고속 복호를 위한 패리티 검사행렬 생성방법과, 그를 이용한 저밀도 패리티 검사 부호의 부호화장치 및 그 방법
RU2015103856A (ru) Устройство обработки данных и способ обработки данных
MX2019010132A (es) Metodo y aparato para codificacion y decodificacion de comprobacion de paridad de baja densidad.
EP3556021A1 (en) Efficiently decodable qc-ldpc code
KR102303379B1 (ko) 준-순환 저밀도 패리티 체크를 위한 설계 방법 및 장치
KR102289928B1 (ko) 데이터 프로세싱 방법 및 디바이스
KR100975695B1 (ko) 통신 시스템에서 신호 수신 장치 및 방법
RU2015132106A (ru) Устройство обработки данных и способ обработки данных
US20150229330A1 (en) Variable shifter, decoder, and data shifting method
JP2008508776A5 (ru)
KR100943602B1 (ko) 통신 시스템에서 신호 수신 장치 및 방법
KR20060082134A (ko) 이동 통신 시스템에서 채널 부호화 장치 및 방법
CN107947802B (zh) 速率兼容低密度奇偶校验码编译码的方法及编译码器
CN108206722B (zh) 高码率数据发送方法和装置
JP2019125949A5 (ja) 送信装置、送信方法、受信装置、及び、受信方法