CN113422611B - 一种qc-ldpc编码器的高度并行编码方法 - Google Patents

Abstract

本发明公开了一种QC‑LDPC编码器的高度并行编码方法，包括以下步骤：对输入信息序列

进行预处理，获得子信息序列；将生成矩阵G进行分块，获得分块矩阵，分块矩阵包括若干个循环子矩阵的元素；根据循环子矩阵构造若干个逆序编码单元，每个逆序编码单元对应分块矩阵中的循环子矩阵的元素；将子信息序列按逆序输入至分块矩阵中的逆序编码单元；逆序编码单元将每一位输入信息和该逆序编码单元的编码参数进行运算后获得编码结果；将获得所有输入信息编码结果求和，并且得到最终的校验序列。本发明的一种QC‑LDPC编码器的高度并行编码方法，对输入信息序列分块，调整子信息序列输入次序以及循环移位的结构，实现高并行度下的编码，减少了硬件资源的消耗。

Description

一种QC-LDPC编码器的高度并行编码方法

技术领域

本发明涉及信息技术领域，尤其涉及一种QC-LDPC编码器的高度并行编码方法。

背景技术

低密度奇偶校验码(LDPC码)是一种前向纠错编码技术，具有高编码增益、低译码门限和便于硬件实现等优点，成为了主流的信道编码技术之一。LDPC码可以分为规则LDPC码和非规则LDPC码，这取决于校验矩阵H的行重(一行中非零元的个数)和列重(一列中非零元的个数)是否固定不变；规则LDPC码同等条件下性能不如非规则LDPC码，但胜在编译码相对比较简单，便于硬件上结构实现，被广泛应用于多个通信标准。

准循环LDPC码(QC-LDPC码)也是规则LDPC码，其生成矩阵G具有准循环结构，这样在编码的时候可以通过简单的移位和累加运算来得到校验位序列。基于生成矩阵的QC-LDPC编码实现结构有三种：串行、全并行和部分并行，串行结构编码周期长、吞吐率低，而全并行对资源开销过大，所以目前基于生成矩阵的编码结构多采用部分并行实现。

现有的部分并行实现方式在进行信息位与生成矩阵中循环子矩阵的乘积时，要求存储子矩阵第一行序列，并通过寄存器组实现循环移位，如图1所示。这种方式消耗了大量触发器资源；尤其是在对吞吐率指标要求较高的高速通信场景中，需要提高部分并行结构的并行度，这种结构就会造成比较大的芯片面积压力。

发明内容

有鉴于现有技术的上述缺陷，本发明所要解决的技术问题是现有的部分并行实现方式消耗大量的触发器资源，芯片面积压力过大。因此，本发明提供了一种QC-LDPC编码器的高度并行编码方法，通过对输入信息序列分块，调整分块后的子信息序列输入次序以及循环移位的结构，实现高并行度下的编码，减少了硬件资源的消耗。

为实现上述目的，本发明提供了一种QC-LDPC编码器的高度并行编码方法，包括以下步骤：

对输入信息序列

进行预处理，获得子信息序列；

将生成矩阵G进行分块，获得分块矩阵，分块矩阵包括若干个循环子矩阵的元素；

根据循环子矩阵构造若干个逆序编码单元，每个逆序编码单元对应分块矩阵中的循环子矩阵的元素；

将子信息序列按逆序输入至分块矩阵中的逆序编码单元；

逆序编码单元将每一位输入信息和逆序编码单元的编码参数进行运算后获得编码结果；

将获得所有输入信息编码结果求和，并且得到最终的校验序列。

进一步地，对输入信息序列

进行预处理，获得子信息序列，具体包括：

将输入信息序列

分块为s个长度为t的子信息序列

其中m_i＝[m_i，1，m_i，2，......，m_i，t](i＝1,2,3……,s)。

进一步地，将生成矩阵G进行分块，获得分块矩阵，分块矩阵包括若干个循环子矩阵的元素，具体是将生成矩阵G获取s×v阶分块矩阵Q，分块矩阵Q中的每个元素是t×t维度大小的循环子矩阵。

进一步地，QC-LDPC码的生成矩阵G具有准循环特性，表示为如下分块形式：

0表示t×t维度的全0矩阵，I表示t×t维度的单位矩阵，g_i，j(i＝1，2，......，s；j＝1，2，......，v)表示t×t维度的循环子矩阵，即g_i，j的每一行都是上一行序列向右循环移位一位得到的序列，将虚线右侧这s×v个循环子矩阵提取出来，得到s×v阶分块矩阵Q：

进一步地，根据循环子矩阵构造若干个逆序编码单元，每个逆序编码单元对应分块矩阵中的循环子矩阵的元素，具体包括：

构造s×v个逆序编码单元，每个逆序编码单元对应于分块矩阵Q的一个循环子矩阵的元素，提取出分块矩阵Q中每个循环子矩阵的第一行序列，作为与之对应的逆序编码单元的编码参数[b₁，b₂，b₃，......，b_t]；分块矩阵Q中同一列循环子矩阵对应的逆序编码单元记为一个编码组，重复v列得到v个编码组，每个编码组含有s个逆序编码单元。

进一步地，编码前，将每个逆序编码单元的校验位输出寄存器[p₁，p₂，p₃，......，p_t]置为0。

进一步地，将子信息序列按逆序输入至分块矩阵中的逆序编码单元，具体包括：

将s个子信息序列[m₁，m₂，m₃，......，m_s-1，m_s]按逆序输入到一个编码组的s个逆序编码单元中，即m₁按逆序输入逆序编码单元1中、m₂按逆序输入逆序编码单元2中、……、m_s按逆序输入逆序编码单元s。

进一步地，逆序编码单元将每一位输入信息和该逆序编码单元的编码参数进行运算后获得编码结果，具体包括：

针对输入信息m_i，j，逆序编码单元i将输入信息和该逆序编码单元的编码参数[b₁，b₂，b₃，......，b_t]进行与门的运算，校验位输出寄存器[p₁，p₂，p₃，......，p_t]也进行一次循环移位，最后将与门运算的结果和循环移位的结果进行模二加运算，得到一次中间编码结果；输入t次后，一个编码组的s个逆序编码单元得到各自的编码结果，将s个结果求和得到一个编码组的编码结果p₁；

重复上述步骤，获得v个编码组的编码结果(p₁，p₂，......，p_v)。

其中，每个逆序编码单元的编码参数是固定的。

进一步地，将获得所有输入信息编码结果求和，并且得到最终的校验序列，具体包括：

将v个编码组的编码结果(p₁，p₂，......，p_v)按顺序拼接，得到最终的校验序列

并行输出。

技术效果

1、本发明的一种QC-LDPC编码器的高度并行编码方法改进了单个编码单元的结构，调整输入子信息序列的次序、将循环移位操作合理转移到输出寄存器组上，使得子矩阵第一行序列不再需要寄存器存储和循环移位操作，相比起传统的实现结构可以节省大量触发器资源；

2、本发明的一种QC-LDPC编码器的高度并行编码方法充分利用循环子矩阵的个数，在部分并行的结构范围内并行度达到最大，适合于高速通信场景；整个编码器在同等条件下相比传统的实现结构可以减少接近一半的触发器资源占用，在高吞吐率的指标下使芯片面积得以减少；并且该实现方法并没有附加额外的逻辑控制，还是以逻辑移位、与运算、模二加运算为主，对时序没有恶化，在高时钟场景下也可以良好应用。

以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。

附图说明

图1是传统顺序编码单元的结构图；

图2是本发明一较佳实施例的一种QC-LDPC编码器的高度并行编码方法的编码器的整体架构图；

图3是本发明一较佳实施例的一种QC-LDPC编码器的高度并行编码方法的编码器的逆序编码单元的结构图；

图4是本发明一较佳实施例的一种QC-LDPC编码器的高度并行编码方法的编码器的逆序编码单元的运算示意图。

具体实施方式

为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

以下描述中，为了说明而不是为了限定，提出了诸如特定内部程序、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。

如图所示，

本发明一实施例提供了一种QC-LDPC编码器的高度并行编码方法，包括以下步骤：

对输入信息序列

进行预处理，获得子信息序列；

将生成矩阵G进行分块，获得分块矩阵，分块矩阵包括若干个循环子矩阵的元素；

根据循环子矩阵构造若干个逆序编码单元，每个逆序编码单元对应分块矩阵中的循环子矩阵的元素；

将子信息序列按逆序输入至分块矩阵中的逆序编码单元；

逆序编码单元将每一位输入信息和该逆序编码单元的编码参数进行运算后获得编码结果；

将获得所有输入信息编码结果求和，并且得到最终的校验序列。

具体包括：

S1，将输入信息序列

分块为s个长度为t的子信息序列

其中m_i＝[m_i，1，m_i，2，......，m_i，t](i＝1,2,3……,s)。

S2，将生成矩阵G进行分块，获得分块矩阵，分块矩阵包括若干个循环子矩阵的元素，具体是将生成矩阵G获取s×v阶分块矩阵Q，分块矩阵Q中的每个元素是t×t维度大小的循环子矩阵。其中，该QC-LDPC码的生成矩阵G具有准循环特性，可以表示为如下分块形式：

0表示t×t维度的全0矩阵，I表示t×t维度的单位矩阵，g_i，j(i＝1，2，......，s；j＝1，2，......，v)表示t×t维度的循环子矩阵，即g_i，j的每一行都是上一行序列向右循环移位一位得到的序列，将虚线右侧这s×v个循环子矩阵提取出来，得到s×v阶分块矩阵Q：

S3，构造s×v个逆序编码单元，每个逆序编码单元对应于分块矩阵Q的一个循环子矩阵的元素，提取出分块矩阵Q中每个循环子矩阵的第一行序列，作为与之对应的逆序编码单元的编码参数[b₁，b₂，b₃，......，b_t]；分块矩阵Q中同一列循环子矩阵对应的逆序编码单元记为一个编码组，重复v列得到v个编码组，每个编码组含有s个逆序编码单元。编码前，将每个逆序编码单元的校验位输出寄存器[p₁，p₂，p₃，......，p_t]置为0。

进一步地，将子信息序列按逆序输入至分块矩阵中的逆序编码单元，具体包括：

S4，将s个子信息序列[m₁，m₂，m₃，......，m_s-1，m_s]按逆序输入到一个编码组的s个逆序编码单元中，即m₁按逆序输入逆序编码单元1中、m₂按逆序输入逆序编码单元2中、……、m_s按逆序输入逆序编码单元s。

S5，针对输入信息m_i，j，逆序编码单元i将输入信息和该逆序编码单元的编码参数[b₁，b₂，b₃，......，b_t]进行与门的运算，校验位输出寄存器[p₁，p₂，p₃，......，p_t]也进行一次循环移位，最后将与门运算的结果和循环移位的结果进行模二加运算，得到一次中间编码结果；输入t次后，一个编码组的s个逆序编码单元得到各自的编码结果，将s个结果求和得到一个编码组的编码结果p₁。

S6，重复上述步骤，获得v个编码组的编码结果(p₁，p₂，......，p_v)。

S7，将v个编码组的编码结果(p₁，p₂，......，p_v)按顺序拼接，得到最终的校验序列

并行输出。

以下将以(s×t+v×t，s×t)码率的QC-LDPC编码器为例进行说明，需要用s×t长度的输入信息序列

编码得到v×t长度的校验序列

具体步骤如下：

S1步，将输入信息序列

分块为s个长度为t的子信息序列

其中m_i＝[m_i，1，m_i，2，......，m_i，t](i＝1,2,3……,s)。

S2步，从生成矩阵G获取s×v阶分块矩阵Q，分块矩阵Q中每个元素是t×t维度大小的循环子矩阵。

生成矩阵G表示为如下分块形式：

0表示t×t维度的全0矩阵，I表示t×t维度的单位矩阵，g_i，j(i＝1，2，......，s；j＝1，2，......，v)表示t×t维度的循环子矩阵，即g_i，j的每一行都是上一行序列向右循环移位一位得到的序列，将虚线右侧这s×v个循环子矩阵提取出来，得到s×v阶分块矩阵Q：

S3步，构造s×v个逆序编码单元，划分为v个编码组，每个编码组有s个逆序编码单元，逆序编码单元与分块矩阵Q中循环子矩阵一一对应，且是唯一对应关系，即编码组i的逆序编码单元j对应分块矩阵Q中第i行第j列的循环子矩阵g_i，j，其中i＝1，2，......，s；j＝1，2，......，v。逆序编码单元的结构如图3所示，提取出Q中每个循环子矩阵的第一行序列(1×t维序列)，作为与之对应的逆序编码单元的编码参数[b₁，b₂，b₃，......，b_t]，固定在逆序编码单元与门阵列的输入端。

S4步，将子信息序列m_i＝[m_i，1，m_i，2，......，m_i，t]按m_i，t→m_i，t-1→…→m_i，2→m_i，1的逆序(下标从高到低的次序)输入编码组1的逆序编码器i中(i＝1,2,3……,s)；即：

m₁＝[m_1，1，m_1，2，......，m_1，t]按m_1，t→m_1，t-1→…→m_1，2→m_1，1的逆序输入编码组1的逆序编码器1中；

m₂＝[m_2，1，m_2，2，......，m_2，t]按m_2，t→m_2，t-1→…→m_2，2→m_2，1的逆序输入编码组1的逆序编码器2中；

……

m_s＝[m_s，1，m_s，2，......，m_s，t]按m_s，t→m_s，t-1→…→m_s，2→m_s，1的逆序输入编码组1的逆序编码器s中。

S5步，对编码组1的逆序编码单元i来说(i＝1,2,3……,s)，首先输入m_i，t，将m_i，t和编码参数[b₁，b₂，b₃，......，b_t]按位进行与门运算，得到运算中间结果[m_i，t&b₁，m_i，t&b₂，m_i，t&b₃，......，m_i，t&b_t]，其中&是“与运算”符号。

校验位输出寄存器[p₁，p₂，p₃，......，p_t]循环右移一位，得到循环移位结果：[p_t，p₁，p₂，......，p_t-1]⁰，其中右上角标注的数字代表这是寄存器组第几次输出的结果，由于这是首次移位，所以用到的是寄存器组的初始值(右上角标注为0)。

与门运算结果和循环移位结果进行模二加运算，得到m_i，t编码后的寄存器输出[p₁，p₂，p₃，......，p_t]¹。

以上m_i，t信息的编码运算也可用图4来表示，得到了标号为“1”的初次编码结果，按逆序不断输入，重复以上操作t次，最后一次时输入m_i，1得到了标号为“t”的编码结果，即[p₁，p₂，p₃，......，p_t]^t。

将编码组1得到的s个[p₁，p₂，p₃，......，p_t]^t按位求和得到编码组1的最终编码结果p₁(1×t维序列)。

S6步，重复S4、S5步，将这s个子信息序列同时也输入到编码组2、……、编码组v中，编码求和后得到v个编码结果(p₁，p₂，......，p_v)。

S7步，将v个编码结果按顺序拼接，得到最终v×t长度的校验序列

并行输出。

本发明的一种QC-LDPC编码器的高度并行编码方法，改进了单个编码单元的结构，调整输入子信息序列的次序、将循环移位操作合理转移到输出寄存器组上，使得子矩阵第一行序列不再需要寄存器存储和循环移位操作，相比起传统的实现结构可以节省大量触发器资源；充分利用循环子矩阵的个数，在部分并行的结构范围内并行度达到最大，适合于高速通信场景；整个编码器在同等条件下相比传统的实现结构可以减少接近一半的触发器资源占用，在高吞吐率的指标下使芯片面积得以减少；并且该实现方法并没有附加额外的逻辑控制，还是以逻辑移位、与运算、模二加运算为主，对时序没有恶化，在高时钟场景下也可以良好应用。

以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (1)

1.一种QC-LDPC编码器的高度并行编码方法，其特征在于，包括以下步骤：

对输入信息序列

进行预处理，获得子信息序列；将输入信息序列

分块为s个长度为t的子信息序列

其中m_i＝[m_i，1，m_i，2，......，m_i，t](i＝1，2，3......，s)；

将生成矩阵G进行分块，获得分块矩阵，所述分块矩阵包括若干个循环子矩阵的元素；从生成矩阵G中获取s×v阶分块矩阵Q，分块矩阵Q中的每个元素是t×t维度大小的循环子矩阵，所述的QC-LDPC码的生成矩阵G具有准循环特性，表示为如下分块形式：

0表示t×t维度的全0矩阵，I表示t×t维度的单位矩阵，g_i，j(i＝1，2，......，s；j＝1，2，......，v)表示t×t维度的循环子矩阵，即g_i，j的每一行都是上一行序列向右循环移位一位得到的序列，将虚线右侧这s×v个循环子矩阵提取出来，得到s×v阶分块矩阵Q：

根据所述循环子矩阵构造若干个逆序编码单元，每个所述逆序编码单元对应所述分块矩阵中的循环子矩阵的元素；构造s×v个逆序编码单元，每个逆序编码单元对应于所述分块矩阵Q的一个循环子矩阵的元素，提取出所述分块矩阵Q中每个循环子矩阵的第一行序列，作为与之对应的逆序编码单元的编码参数[b₁，b₂，b₃，......，b_t]；所述分块矩阵Q中同一列循环子矩阵对应的逆序编码单元记为一个编码组，重复v列得到v个编码组，每个编码组含有s个逆序编码单元；编码前，将每个逆序编码单元的校验位输出寄存器[p₁，p₂，p₃，......，p_t]置为0；

将所述子信息序列按逆序输入至所述分块矩阵中的逆序编码单元；将s个子信息序列[m₁，m₂，m₃，......，m_s-1，m_s]按逆序输入到一个编码组的s个逆序编码单元中，即m₁按逆序输入逆序编码单元1中、m₂按逆序输入逆序编码单元2中、......、m_s按逆序输入逆序编码单元s；

所述逆序编码单元将每一位输入信息和所述逆序编码单元的编码参数进行运算后获得编码结果；针对输入信息m_i，j，逆序编码单元i将输入信息和该逆序编码单元的编码参数[b₁，b₂，b₃，......，b_t]进行与门的运算，校验位输出寄存器[p₁，p₂，p₃，......，p_t]也进行一次循环移位，最后将与门运算的结果和循环移位的结果进行模二加运算，得到一次中间编码结果；输入t次后，一个编码组的s个逆序编码单元得到各自的编码结果，将s个结果求和得到一个编码组的编码结果p₁；

重复上述步骤，获得v个编码组的编码结果(p₁，p₂，......，p_v)

将获得所有输入信息编码结果求和，并且得到最终的校验序列，将v个编码组的编码结果(p₁，p₂，......，p_v)按顺序拼接，得到最终的校验序列

并行输出。

Images