RU2016151308A - Способ и система для обновления динамического оперативного запоминающего устройства (dram) и устройство - Google Patents

Способ и система для обновления динамического оперативного запоминающего устройства (dram) и устройство Download PDF

Info

Publication number
RU2016151308A
RU2016151308A RU2016151308A RU2016151308A RU2016151308A RU 2016151308 A RU2016151308 A RU 2016151308A RU 2016151308 A RU2016151308 A RU 2016151308A RU 2016151308 A RU2016151308 A RU 2016151308A RU 2016151308 A RU2016151308 A RU 2016151308A
Authority
RU
Russia
Prior art keywords
update
unit
dram
update unit
information
Prior art date
Application number
RU2016151308A
Other languages
English (en)
Other versions
RU2665883C2 (ru
RU2016151308A3 (ru
Inventor
Цзэхань ЦУЙ
Миньгиу ЧЕНЬ
Юнбин ХУАН
Original Assignee
Хуавэй Текнолоджиз Ко., Лтд.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Хуавэй Текнолоджиз Ко., Лтд. filed Critical Хуавэй Текнолоджиз Ко., Лтд.
Publication of RU2016151308A publication Critical patent/RU2016151308A/ru
Publication of RU2016151308A3 publication Critical patent/RU2016151308A3/ru
Application granted granted Critical
Publication of RU2665883C2 publication Critical patent/RU2665883C2/ru

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0665—Virtualisation aspects at area level, e.g. provisioning of virtual or logical volumes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/15—Use in a specific computing environment
    • G06F2212/152—Virtualized environment, e.g. logically partitioned system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Claims (64)

1. Способ обработки для обновления информации динамического оперативного запоминающего устройства (DRAM), содержащий этапы, на которых:
- получают адрес единицы обновления в DRAM и информацию обновления единицы обновления, при этом единица обновления представляет собой пространство для хранения, для которого однократное обновление выполняется в DRAM, и информация обновления единицы обновления содержит цикл обновления единицы обновления; и
- инкапсулируют адрес единицы обновления и информацию обновления единицы обновления в качестве запроса на доступ к DRAM и
- записывают адрес единицы обновления и информацию обновления единицы обновления в пространство данных обновления посредством использования запроса на доступ к DRAM, при этом пространство данных обновления представляет собой предварительно установленное пространство для хранения в DRAM.
2. Способ по п. 1, в котором перед записью адреса единицы обновления и информации обновления единицы обновления в пространство данных обновления посредством использования запроса на доступ к DRAM, способ дополнительно содержит этап, на котором:
- выделяют, в DRAM, предварительно установленное пространство для хранения в качестве пространства данных обновления.
3. Способ по п. 1, в котором полученный адрес единицы обновления содержит физический адрес единицы обновления; и
- инкапсуляция адреса единицы обновления и информации обновления единицы обновления в качестве запроса на доступ к DRAM и запись адреса единицы обновления и информации обновления единицы обновления в пространство данных обновления посредством использования запроса на доступ к DRAM содержит этап, на котором:
- инкапсулируют физический адрес единицы обновления и информацию обновления единицы обновления в качестве запроса на доступ к DRAM и
- записывают физический адрес и информацию обновления единицы обновления в пространство данных обновления посредством использования запроса на доступ к DRAM.
4. Способ по п. 1, в котором полученный адрес единицы обновления содержит виртуальный адрес единицы обновления; и
- перед инкапсуляцией адреса единицы обновления и информации обновления единицы обновления в качестве запроса на доступ к DRAM, способ дополнительно содержит этапы, на которых:
- преобразуют виртуальный адрес единицы обновления в физический адрес единицы обновления посредством выполнения запроса к таблице состояний страниц; и
- инкапсуляция адреса единицы обновления и информации обновления единицы обновления в качестве запроса на доступ к DRAM и запись адреса единицы обновления и информации обновления единицы обновления в пространство данных обновления посредством использования запроса на доступ к DRAM содержит этап, на котором:
- инкапсулируют физический адрес единицы обновления и информацию обновления единицы обновления в качестве запроса на доступ к DRAM; и
записывают физический адрес и информацию обновления единицы обновления в пространство данных обновления посредством использования запроса на доступ к DRAM.
5. Устройство обработки для обновления информации динамического оперативного запоминающего устройства (DRAM), при этом устройство содержит:
- блок получения, выполненный с возможностью получать адрес единицы обновления в DRAM и информацию обновления единицы обновления, при этом единица обновления представляет собой пространство для хранения, для которого однократное обновление выполняется в DRAM, и информация обновления единицы обновления содержит цикл обновления единицы обновления;
- блок инкапсуляции, выполненный с возможностью инкапсулировать адрес единицы обновления и информацию обновления единицы обновления в качестве запроса на доступ к DRAM; и
- блок записи, выполненный с возможностью записывать адрес единицы обновления и информацию обновления единицы обновления в пространство данных обновления посредством использования запроса на доступ к DRAM, при этом пространство данных обновления представляет собой предварительно установленное пространство для хранения в DRAM.
6. Устройство по п. 5, при этом устройство дополнительно содержит:
- блок выделения, выполненный с возможностью выделять, в DRAM, предварительно установленное пространство для хранения в качестве пространства данных обновления.
7. Устройство по п. 5 или 6, в котором адрес, полученный посредством блока получения, единицы обновления содержит физический адрес единицы обновления;
- блок инкапсуляции, в частности, выполнен с возможностью инкапсулировать физический адрес единицы обновления и информацию обновления единицы обновления в качестве запроса на доступ к DRAM; и
- блок записи, в частности, выполнен с возможностью записывать физический адрес и информацию обновления единицы обновления в пространство данных обновления посредством использования запроса на доступ к DRAM.
8. Устройство по п. 5 или 6, в котором:
- адрес, полученный посредством блока получения, единицы обновления содержит виртуальный адрес единицы обновления;
- устройство дополнительно содержит: блок обработки преобразования, выполненный с возможностью преобразовывать виртуальный адрес единицы обновления в физический адрес единицы обновления посредством выполнения запроса к таблице состояний страниц;
- блок инкапсуляции, в частности, выполнен с возможностью инкапсулировать физический адрес единицы обновления и информацию обновления единицы обновления в качестве запроса на доступ к DRAM; и
- блок записи, в частности, выполнен с возможностью записывать физический адрес и информацию обновления единицы обновления в пространство данных обновления посредством использования запроса на доступ к DRAM.
9. Устройство обработки для обновления информации динамического оперативного запоминающего устройства (DRAM), при этом устройство обработки содержит:
- процессор, запоминающее устройство, интерфейс связи и шину, при этом процессор, запоминающее устройство и интерфейс связи осуществляют связь посредством использования шины;
- запоминающее устройство выполнено с возможностью сохранять программу;
- интерфейс связи выполнен с возможностью обмениваться данными с DRAM; и
- когда устройство обработки запущено, процессор выполнен с возможностью выполнять программу, сохраненную в запоминающем устройстве, с тем чтобы осуществлять способ по любому из пп. 1-4.
10. Способ обновления динамического оперативного запоминающего устройства (DRAM), содержащий этапы, на которых:
- формируют команду обновления для единицы обновления в DRAM, при этом команда обновления содержит физический адрес единицы обновления, и единица обновления представляет собой пространство для хранения, для которого однократное обновление выполняется в DRAM;
- считывают, из пространства данных обновления, информацию обновления единицы обновления согласно физическому адресу единицы обновления и посредством использования команды считывания из DRAM, при этом информация обновления единицы обновления содержит цикл обновления единицы обновления; и
- выполняют операцию обновления для единицы обновления согласно информации обновления.
11. Способ по п. 10, в котором считывание, из пространства данных обновления, информации обновления единицы обновления согласно физическому адресу единицы обновления и посредством использования команды считывания из DRAM содержит этап, на котором:
- определяют информацию обновления единицы обновления согласно физическому адресу единицы обновления и соответствию, которое сохраняется в пространстве данных обновления и которое задается между физическим адресом единицы обновления и информацией обновления единицы обновления, и
- считывают, из пространства данных обновления, информацию обновления единицы обновления посредством использования команды считывания из DRAM.
12. Способ по п. 10 или 11, в котором пространство данных обновления представляет собой пространство для хранения, которое предварительно установлено в DRAM, и которое используется для сохранения информации обновления нескольких единиц обновления в DRAM, и способ дополнительно содержит этап, на котором:
- получают, из пространства данных обновления, информацию обновления нескольких последовательных единиц обновления, которые находятся после единицы обновления.
13. Способ по п. 12, в котором после получения, из пространства данных обновления, информации обновления нескольких последовательных единиц обновления, которые находятся после единицы обновления, способ дополнительно содержит этапы, на котором:
- принимают команду обновления для нескольких последовательных единиц обновления, которые находятся после единицы обновления;
- определяют то, превышает или нет количество единиц обновления, для которых операция обновления должна выполняться в нескольких последовательных единицах обновления, пороговое значение;
- выполняют операцию обновления для автоматического обновления для нескольких последовательных единиц обновления, когда определяется то, что количество единиц обновления, для которых должна выполняться операция обновления, превышает пороговое значение; или
- выполняют операцию обновления для обновления только на основе RAS для нескольких последовательных единиц обновления, когда определяется то, что количество единиц обновления, для которых должна выполняться операция обновления, не превышает пороговое значение.
14. DRAM-контроллер, при этом контроллер содержит:
- модуль формирования команд обновления, выполненный с возможностью формировать команду обновления для единицы обновления в DRAM, при этом команда обновления содержит физический адрес единицы обновления, и единица обновления представляет собой пространство для хранения, для которого однократное обновление выполняется в DRAM;
- модуль получения, выполненный с возможностью получать, из пространства данных обновления, информацию обновления единицы обновления согласно физическому адресу единицы обновления и посредством использования команды считывания из DRAM, при этом информация обновления единицы обновления содержит цикл обновления единицы обновления; и
- модуль выполнения, выполненный с возможностью выполнять операцию обновления для единицы обновления согласно информации обновления.
15. Контроллер по п. 14, в котором модуль получения содержит:
- блок запросов, выполненный с возможностью определять информацию обновления единицы обновления согласно физическому адресу единицы обновления и соответствию, которое сохраняется в пространстве данных обновления и которое задается между физическим адресом единицы обновления и информацией обновления единицы обновления; и
- блок считывания, выполненный с возможностью считывать, из пространства данных обновления, информацию обновления единицы обновления посредством использования команды считывания из DRAM.
16. Контроллер по п. 14, в котором модуль получения дополнительно выполнен с возможностью получать, из пространства данных обновления, информацию обновления нескольких последовательных единиц обновления, которые находятся после единицы обновления.
17. Контроллер по п. 16, в котором модуль выполнения содержит:
- блок приема, выполненный с возможностью принимать команду обновления для нескольких последовательных единиц обновления, которые находятся после единицы обновления;
- блок определения, выполненный с возможностью определять то, превышает или нет количество единиц обновления, для которых операция обновления должна выполняться в нескольких последовательных единицах обновления, пороговое значение; и
- блок выполнения, выполненный с возможностью:
- выполнять операцию обновления для автоматического обновления для нескольких последовательных единиц обновления, когда определяется то, что количество единиц обновления, для которых должна выполняться операция обновления, превышает пороговое значение; или
- выполнять операцию обновления для обновления только на основе RAS для нескольких последовательных единиц обновления, когда определяется то, что количество единиц обновления, для которых должна выполняться операция обновления, не превышает пороговое значение.
18. Система для обновления динамического оперативного запоминающего устройства (DRAM), при этом система содержит динамическое оперативное запоминающее устройство (DRAM), включающее в себя, по меньшей мере, одну единицу обновления, и DRAM-контроллер по любому из пп. 14-17.
RU2016151308A 2014-06-09 2015-06-08 Способ и система для обновления динамического оперативного запоминающего устройства (dram) и устройство RU2665883C2 (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410253514.8 2014-06-09
CN201410253514.8A CN105280215B (zh) 2014-06-09 2014-06-09 动态随机存取存储器dram的刷新方法、设备以及系统
PCT/CN2015/080989 WO2015188732A1 (zh) 2014-06-09 2015-06-08 动态随机存取存储器dram的刷新方法、设备以及系统

Publications (3)

Publication Number Publication Date
RU2016151308A true RU2016151308A (ru) 2018-07-17
RU2016151308A3 RU2016151308A3 (ru) 2018-07-17
RU2665883C2 RU2665883C2 (ru) 2018-09-04

Family

ID=54832906

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2016151308A RU2665883C2 (ru) 2014-06-09 2015-06-08 Способ и система для обновления динамического оперативного запоминающего устройства (dram) и устройство

Country Status (10)

Country Link
US (1) US10007599B2 (ru)
EP (1) EP3142120B1 (ru)
JP (1) JP6429258B2 (ru)
KR (2) KR102048762B1 (ru)
CN (2) CN105280215B (ru)
CA (1) CA2949282C (ru)
MX (1) MX357812B (ru)
RU (1) RU2665883C2 (ru)
SG (1) SG11201609766RA (ru)
WO (1) WO2015188732A1 (ru)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105552735A (zh) * 2016-01-29 2016-05-04 成都绿迪科技有限公司 一种开关柜
CN106297890A (zh) * 2016-07-21 2017-01-04 浪潮电子信息产业股份有限公司 一种内存目标刷新参数的确定方法及装置
GB2560968B (en) * 2017-03-30 2020-07-29 Advanced Risc Mach Ltd Control of refresh operation for memory regions
EP3605541A4 (en) 2017-04-14 2020-04-01 Huawei Technologies Co., Ltd. MEMORY REFRESHING TECHNOLOGY AND COMPUTER SYSTEM
WO2018188085A1 (zh) * 2017-04-14 2018-10-18 华为技术有限公司 内存刷新技术及计算机系统
TWI639920B (zh) * 2017-11-17 2018-11-01 財團法人工業技術研究院 記憶體控制器及其控制方法以及記憶體及其控制方法
CN108710584B (zh) * 2018-05-22 2021-08-31 郑州云海信息技术有限公司 一种提高tlb刷新效率的方法
US10878880B2 (en) * 2018-09-20 2020-12-29 Qualcomm Incorporated Selective volatile memory refresh via memory-side data valid indication
CN112567351B (zh) * 2018-11-15 2024-04-09 华为技术有限公司 控制从动态随机存储器中预取数据的方法、装置及系统
KR20200079885A (ko) 2018-12-26 2020-07-06 한양대학교 산학협력단 리플레시 오버헤드를 줄일 수 있는 메모리 장치 및 이의 리플레시 방법
CN110187835B (zh) * 2019-05-24 2023-02-03 北京百度网讯科技有限公司 用于管理访问请求的方法、装置、设备和存储介质
CN111880732A (zh) * 2020-07-18 2020-11-03 Oppo广东移动通信有限公司 一种闪存数据刷新方法及装置
CN115148248B (zh) * 2022-09-06 2022-11-08 北京奎芯集成电路设计有限公司 基于深度学习的dram刷新方法和装置
CN117806809A (zh) * 2022-09-26 2024-04-02 华为技术有限公司 内存刷新方法和装置
CN117935874A (zh) * 2022-10-17 2024-04-26 长鑫存储技术有限公司 内存刷新参数确定、内存刷新方法、装置、介质和设备
KR102631193B1 (ko) * 2023-10-23 2024-01-31 주식회사 뷰웍스 방사선 검출기의 리프레시 장치 및 방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03102696A (ja) * 1989-09-16 1991-04-30 Nec Home Electron Ltd リフレッシュ制御装置
JP3102696B2 (ja) * 1990-09-10 2000-10-23 日本エーアールシー株式会社 被覆組成物および該組成物を用いる被覆樹脂成形品
US5469559A (en) * 1993-07-06 1995-11-21 Dell Usa, L.P. Method and apparatus for refreshing a selected portion of a dynamic random access memory
US5825706A (en) * 1997-10-27 1998-10-20 Motorola, Inc. Circuit and method for retaining data in DRAM in a portable electronic device
KR19990078379A (ko) 1998-03-30 1999-10-25 피터 토마스 디코딩 오토리프레시 모드를 가지는 디램
JP4056173B2 (ja) * 1999-04-14 2008-03-05 富士通株式会社 半導体記憶装置および該半導体記憶装置のリフレッシュ方法
JP2002373489A (ja) * 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
CN1232266C (zh) * 2001-08-20 2005-12-21 赵步长 一种可用于治疗中风和胸痹的中药制剂及其制法
CN1215865C (zh) * 2003-04-09 2005-08-24 江西汇仁药业有限公司 一种补肾中药
JP4478974B2 (ja) 2004-01-30 2010-06-09 エルピーダメモリ株式会社 半導体記憶装置及びそのリフレッシュ制御方法
KR100652380B1 (ko) * 2004-10-25 2006-12-01 삼성전자주식회사 버퍼를 이용하여 리프레쉬하는 메모리 장치 및 그 방법
CN101000798B (zh) * 2007-01-12 2010-05-19 威盛电子股份有限公司 存储器刷新方法及存储器刷新系统
US7590021B2 (en) 2007-07-26 2009-09-15 Qualcomm Incorporated System and method to reduce dynamic RAM power consumption via the use of valid data indicators
KR20110074285A (ko) * 2009-12-24 2011-06-30 삼성전자주식회사 부분 셀프 리프레쉬를 수행하는 반도체 메모리 장치 및 이를 구비하는 반도체 메모리 시스템
KR101796116B1 (ko) * 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
US20120151232A1 (en) * 2010-12-12 2012-06-14 Fish Iii Russell Hamilton CPU in Memory Cache Architecture
KR101879442B1 (ko) * 2011-05-25 2018-07-18 삼성전자주식회사 휘발성 메모리 장치의 리프레쉬 방법, 리프레쉬 어드레스 생성기 및 휘발성 메모리 장치
US9269418B2 (en) * 2012-02-06 2016-02-23 Arm Limited Apparatus and method for controlling refreshing of data in a DRAM
KR20130117198A (ko) 2012-04-18 2013-10-25 삼성전자주식회사 메모리 셀의 리프레쉬 방법 및 이를 이용한 반도체 메모리 장치
KR101966858B1 (ko) * 2012-04-24 2019-04-08 삼성전자주식회사 휘발성 메모리 장치의 동작 방법, 휘발성 메모리 장치 및 메모리 시스템의 제어 방법
JP5928585B2 (ja) * 2012-06-07 2016-06-01 富士通株式会社 選択的にメモリのリフレッシュを行う制御装置
KR101932663B1 (ko) * 2012-07-12 2018-12-26 삼성전자 주식회사 리프레쉬 주기 정보를 저장하는 반도체 메모리 장치 및 그 동작방법
KR102078562B1 (ko) * 2013-02-25 2020-02-18 삼성전자 주식회사 리프레쉬 어드레스 생성기 및 이를 포함하는 휘발성 메모리 장치
CN104143355B (zh) * 2013-05-09 2018-01-23 华为技术有限公司 一种刷新动态随机存取存储器的方法和装置
CN103440208B (zh) * 2013-08-12 2016-02-03 华为技术有限公司 一种数据存储的方法及装置
CN103811048B (zh) * 2014-02-26 2017-01-11 上海新储集成电路有限公司 一种混合存储器结构的低功耗刷新方法

Also Published As

Publication number Publication date
RU2665883C2 (ru) 2018-09-04
KR102048762B1 (ko) 2019-11-26
KR20180137613A (ko) 2018-12-27
CN108231109B (zh) 2021-01-29
EP3142120A4 (en) 2017-04-26
KR20160148700A (ko) 2016-12-26
SG11201609766RA (en) 2016-12-29
RU2016151308A3 (ru) 2018-07-17
MX357812B (es) 2018-07-25
CA2949282C (en) 2018-10-23
WO2015188732A1 (zh) 2015-12-17
CN105280215A (zh) 2016-01-27
CA2949282A1 (en) 2015-12-17
US20170091087A1 (en) 2017-03-30
JP6429258B2 (ja) 2018-11-28
CN108231109A (zh) 2018-06-29
US10007599B2 (en) 2018-06-26
CN105280215B (zh) 2018-01-23
EP3142120B1 (en) 2019-09-11
JP2017521808A (ja) 2017-08-03
MX2016016024A (es) 2017-03-28
EP3142120A1 (en) 2017-03-15

Similar Documents

Publication Publication Date Title
RU2016151308A (ru) Способ и система для обновления динамического оперативного запоминающего устройства (dram) и устройство
US10545672B2 (en) Method for accessing extended memory, device, and system
US10824564B2 (en) Operation method of memory controller and operation method of storage device including the same
EP2972914B1 (en) Apparatuses and methods for variable latency memory operations
US9431064B2 (en) Memory circuit and cache circuit configuration
JP2013037517A5 (ru)
JP2018018513A5 (ru)
JP2017512340A5 (ru)
RU2015151127A (ru) Гибридное запоминающее устройство
US11029873B2 (en) Storage device with expandable logical address space and operating method thereof
CN106547701B (zh) 记忆装置及数据读取方法
CN103544080B (zh) 一种数据保护方法、装置及系统
US20160062883A1 (en) Data storage device and operating method thereof
CN103077102A (zh) 计算机开机侦测系统
JP2015036981A5 (ru)
US9727253B2 (en) Data processing method, apparatus, and system
US20140075103A1 (en) Method capable of increasing performance of a memory and related memory system
TWI678620B (zh) 儲存系統及儲存方法
CN103970683A (zh) 一种加速u盘启动的方法
CN108027765B (zh) 一种内存访问方法以及计算机系统
CN110262750B (zh) 储存系统及储存方法
TWI587141B (zh) 記憶裝置及資料讀取方法
WO2011110133A2 (zh) 存储系统中数据处理方法及设备