RU2016107382A - Полупроводниковое запоминающее устройство - Google Patents

Полупроводниковое запоминающее устройство Download PDF

Info

Publication number
RU2016107382A
RU2016107382A RU2016107382A RU2016107382A RU2016107382A RU 2016107382 A RU2016107382 A RU 2016107382A RU 2016107382 A RU2016107382 A RU 2016107382A RU 2016107382 A RU2016107382 A RU 2016107382A RU 2016107382 A RU2016107382 A RU 2016107382A
Authority
RU
Russia
Prior art keywords
address
command
latch circuit
receipt
pulse
Prior art date
Application number
RU2016107382A
Other languages
English (en)
Other versions
RU2634217C2 (ru
Inventor
Наоки СИМИДЗУ
Original Assignee
Кабусики Кайся Тосиба
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Кабусики Кайся Тосиба filed Critical Кабусики Кайся Тосиба
Publication of RU2016107382A publication Critical patent/RU2016107382A/ru
Application granted granted Critical
Publication of RU2634217C2 publication Critical patent/RU2634217C2/ru

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)

Claims (26)

1. Полупроводниковое запоминающее устройство, содержащее:
блоки памяти, каждый из которых включает в себя массив ячеек памяти;
линии слов, соединенные со строками каждого из блоков памяти;
схему-защелку адреса, выполненную с возможностью фиксировать полный адрес для определения одной из линий слов, причем полный адрес включает в себя первый адрес и второй адрес; и
управляющую схему, выполненную с возможностью игнорировать операцию сброса для первого адреса в качестве цели операции установки и перезаписывать первый адрес в соответствии с операцией установки при приеме первой команды для определения операции сброса для блока памяти и операции установки для первого адреса.
2. Устройство по п. 1, в котором управляющая схема блокирует первый адрес при приеме второй команды для определения операции установки для второго адреса.
3. Устройство по п. 2, дополнительно содержащее:
первую схему-защелку, выполненную с возможностью предварительно фиксировать перезаписанный первый адрес; и
вторую схему-защелку, выполненную с возможностью фиксировать выходной сигнал из первой схемы-защелки в момент времени, при котором принимается вторая команда.
4. Устройство по п. 3, дополнительно содержащее генератор импульсов, выполненный с возможностью генерировать один импульс при приеме второй команды;
при этом вторая схема-защелка выполняет операцию фиксирования в соответствии с импульсом генератора импульсов.
5. Устройство по п. 2, в котором управляющая схема блокирует второй адрес при приеме второй команды.
6. Устройство по п. 5, дополнительно содержащее третью схему-защелку, выполненную с возможностью фиксировать второй адрес.
7. Устройство по п. 6, дополнительно содержащее генератор импульсов, выполненный с возможностью генерировать один импульс при приеме второй команды;
при этом третья схема-защелка выполняет операцию фиксирования в соответствии с импульсом генератора импульсов.
8. Устройство по п. 1, в котором
операция сброса выполняется при нарастающем фронте тактового сигнала; и
операция установки выполняется при спадающем фронте тактового сигнала.
9. Устройство по п. 1, в котором
первая команда вводится при нарастающем фронте тактового сигнала; и
первый адрес вводится при спадающем фронте тактового сигнала.
10. Устройство по п. 1, в котором второй адрес вводится при нарастающем фронте и спадающем фронте тактового сигнала.
11. Устройство по п. 1, дополнительно содержащее контактные площадки, которые должны использоваться для приема первого адреса и второго адреса от внешнего устройства и совместно использоваться первым адресом и вторым адресом.
12. Устройство по п. 1, в котором первая команда является командой предварительной зарядки.
13. Устройство по п. 2, в котором вторая команда является командой активации.
14. Устройство по п. 1, в котором массив ячеек памяти включает в себя магниторезистивный элемент.
RU2016107382A 2013-08-27 2014-07-29 Полупроводниковое запоминающее устройство RU2634217C2 (ru)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361870727P 2013-08-27 2013-08-27
US61/870,727 2013-08-27
US14/201,618 US9177626B2 (en) 2013-08-27 2014-03-07 Semiconductor memory device
US14/201,618 2014-03-07
PCT/JP2014/070416 WO2015029700A1 (en) 2013-08-27 2014-07-29 Semiconductor memory device

Publications (2)

Publication Number Publication Date
RU2016107382A true RU2016107382A (ru) 2017-10-03
RU2634217C2 RU2634217C2 (ru) 2017-10-24

Family

ID=52583060

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2016107382A RU2634217C2 (ru) 2013-08-27 2014-07-29 Полупроводниковое запоминающее устройство

Country Status (5)

Country Link
US (2) US9177626B2 (ru)
CN (1) CN105580084B (ru)
RU (1) RU2634217C2 (ru)
TW (1) TWI533322B (ru)
WO (1) WO2015029700A1 (ru)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10262712B2 (en) * 2015-03-09 2019-04-16 Toshiba Memory Corporation Memory device with a control circuit to control data reads
US11646066B2 (en) * 2019-12-16 2023-05-09 Etron Technology, Inc. Memory controller and related memory
US20210303215A1 (en) * 2020-03-27 2021-09-30 Etron Technology, Inc. Memory controller, memory, and related memory system

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4209064B2 (ja) * 2000-02-29 2009-01-14 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
TW594743B (en) 2001-11-07 2004-06-21 Fujitsu Ltd Memory device and internal control method therefor
JP4255273B2 (ja) * 2002-12-18 2009-04-15 株式会社ルネサステクノロジ 半導体記憶装置
JP4322645B2 (ja) 2003-11-28 2009-09-02 株式会社日立製作所 半導体集積回路装置
KR100653688B1 (ko) * 2004-04-29 2006-12-04 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 리프레쉬 방법, 및 이장치를 위한 메모리 시스템
JP4712365B2 (ja) * 2004-08-13 2011-06-29 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置および半導体記憶装置
US7082049B2 (en) * 2004-11-19 2006-07-25 Infineon Technologies North America Corp. Random access memory having fast column access
JP4769548B2 (ja) * 2005-11-04 2011-09-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体記憶装置
KR100732241B1 (ko) * 2006-01-24 2007-06-27 삼성전자주식회사 테스트 효율이 높은 반도체 메모리 장치, 반도체 메모리장치의 테스트 방법, 및 이를 구비한 테스트 시스템
KR100825022B1 (ko) * 2006-08-31 2008-04-24 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법
JP4984872B2 (ja) * 2006-12-15 2012-07-25 富士通セミコンダクター株式会社 半導体メモリ、半導体メモリの動作方法、メモリコントローラおよびシステム
JP5157207B2 (ja) * 2007-03-16 2013-03-06 富士通セミコンダクター株式会社 半導体メモリ、メモリコントローラ、システムおよび半導体メモリの動作方法
US7995378B2 (en) * 2007-12-19 2011-08-09 Qualcomm Incorporated MRAM device with shared source line
US7826292B2 (en) * 2008-11-06 2010-11-02 Micron Technology, Inc. Precharge control circuits and methods for memory having buffered write commands
JP2010146252A (ja) 2008-12-18 2010-07-01 Nec Engineering Ltd Ｄｄｒメモリコントローラ
JP2011034632A (ja) * 2009-07-31 2011-02-17 Elpida Memory Inc 半導体記憶装置及びそのテスト方法
JP2012038387A (ja) * 2010-08-06 2012-02-23 Toshiba Corp 半導体記憶装置
US8184487B2 (en) 2010-08-30 2012-05-22 Micron Technology, Inc. Modified read operation for non-volatile memory
JP2012203938A (ja) 2011-03-24 2012-10-22 Toshiba Corp 半導体記憶装置
JP2013073654A (ja) 2011-09-28 2013-04-22 Elpida Memory Inc 半導体装置

Also Published As

Publication number Publication date
RU2634217C2 (ru) 2017-10-24
CN105580084A (zh) 2016-05-11
TW201521036A (zh) 2015-06-01
US20150063015A1 (en) 2015-03-05
TWI533322B (zh) 2016-05-11
US20160019941A1 (en) 2016-01-21
CN105580084B (zh) 2018-01-30
US9177626B2 (en) 2015-11-03
WO2015029700A1 (en) 2015-03-05
US9460767B2 (en) 2016-10-04

Similar Documents

Publication Publication Date Title
US8917568B2 (en) Method of operating PSRAM and related memory device
TW201612910A (en) Semiconductor memory device
US9236101B2 (en) Semiconductor devices including data aligner
JP2014110073A5 (ja) スマートメモリアーキテクチャを提供するための方法
JP2016115386A5 (ja) 半導体装置
TW201614505A (en) Memory cell and memory array
JP2015520434A5 (ru)
EP2779175A3 (en) Retention check logic for non-volatile memory
JP2014038603A5 (ru)
JP2012257197A5 (ja) 半導体装置
US9672893B2 (en) Semiconductor device configured to generate a refresh pulse for executing a refresh operation in response to the decoded count signal and temperature code
EA201591223A1 (ru) Полупроводниковое устройство, обладающее свойствами для предотвращения обратного проектирования
US9524762B1 (en) Semiconductor devices having initialization circuits and semiconductor systems including the same
JP2017054570A5 (ru)
US20160099030A1 (en) Strobe signal interval detection circuit and memory system including the same
RU2016107382A (ru) Полупроводниковое запоминающее устройство
JP2011058847A5 (ru)
JP2015165388A5 (ja) 半導体装置
BR112016025003A2 (pt) sistema de atraso de leitura variável
HUE043832T2 (hu) Statikus véletlen hozzáférésû memória (SRAM) globális bitvezeték áramkörök teljesítményzavarok csökkentésére memóriaolvasási hozzáférések alatt, valamint vonatkozó eljárások és rendszerek
EP2672486A3 (en) Clocked memory with word line activation during a first portion of the clock cycle
RU2015145058A (ru) Энергонезависимое оперативное запоминающее устройство
KR20160017570A (ko) 반도체 장치
US9368173B1 (en) Semiconductor memory device
JP2014089790A5 (ru)