RU2009100921A - Не допускающая сбоев схема мультиплексора синхросигналов и способ работы - Google Patents
Не допускающая сбоев схема мультиплексора синхросигналов и способ работы Download PDFInfo
- Publication number
- RU2009100921A RU2009100921A RU2009100921/09A RU2009100921A RU2009100921A RU 2009100921 A RU2009100921 A RU 2009100921A RU 2009100921/09 A RU2009100921/09 A RU 2009100921/09A RU 2009100921 A RU2009100921 A RU 2009100921A RU 2009100921 A RU2009100921 A RU 2009100921A
- Authority
- RU
- Russia
- Prior art keywords
- clock
- input
- clock signal
- output
- circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electronic Switches (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
1. Способ уменьшения сбоев при переключении с первого входного синхросигнала, приводящего в действие схему мультиплексора синхросигналов, на второй входной синхросигнал, приводящий в действие упомянутую схему мультиплексора синхросигналов, содержащий этапы, на которых: ! принимают первый входной синхросигнал в схеме мультиплексора синхросигналов; ! предоставляют выходной синхросигнал из схемы мультиплексора синхросигналов в ответ на прием схемой мультиплексора синхросигналов первого входного синхросигнала; ! определяют низкий фазовый выходной уровень в выходном синхросигнале в ответ на низкий фазовый входной уровень в первом выходном синхросигнале; ! запирают схему мультиплексора синхросигналов, чтобы поддерживать низкий фазовый выходной уровень независимо от фазового уровня первого входного синхросигнала; ! принимают второй входной синхросигнал в схеме мультиплексора синхросигналов; ! определяют наличие низкого фазового входного уровня во втором входном синхросигнале; ! переключают от предоставления выходного синхросигнала в ответ на первый входной синхросигнал на предоставление выходного синхросигнала в ответ на второй входной синхросигнал при сохранении низкого фазового выходного уровня и в течение низкого фазового входного уровня во втором входном синхросигнале и ! дают возможность выходному сигналу схемы мультиплексора синхросигналов следовать фазовому уровню второго входного синхросигнала после этапа переключения. ! 2. Способ по п.1, дополнительно содержащий этап, на котором исключают метастабильное состояние, возникающее в связи с этапом переключения, в пределах приблизитель�
Claims (30)
1. Способ уменьшения сбоев при переключении с первого входного синхросигнала, приводящего в действие схему мультиплексора синхросигналов, на второй входной синхросигнал, приводящий в действие упомянутую схему мультиплексора синхросигналов, содержащий этапы, на которых:
принимают первый входной синхросигнал в схеме мультиплексора синхросигналов;
предоставляют выходной синхросигнал из схемы мультиплексора синхросигналов в ответ на прием схемой мультиплексора синхросигналов первого входного синхросигнала;
определяют низкий фазовый выходной уровень в выходном синхросигнале в ответ на низкий фазовый входной уровень в первом выходном синхросигнале;
запирают схему мультиплексора синхросигналов, чтобы поддерживать низкий фазовый выходной уровень независимо от фазового уровня первого входного синхросигнала;
принимают второй входной синхросигнал в схеме мультиплексора синхросигналов;
определяют наличие низкого фазового входного уровня во втором входном синхросигнале;
переключают от предоставления выходного синхросигнала в ответ на первый входной синхросигнал на предоставление выходного синхросигнала в ответ на второй входной синхросигнал при сохранении низкого фазового выходного уровня и в течение низкого фазового входного уровня во втором входном синхросигнале и
дают возможность выходному сигналу схемы мультиплексора синхросигналов следовать фазовому уровню второго входного синхросигнала после этапа переключения.
2. Способ по п.1, дополнительно содержащий этап, на котором исключают метастабильное состояние, возникающее в связи с этапом переключения, в пределах приблизительно одного цикла синхросигнала.
3. Способ по п.1, дополнительно содержащий этап, на котором выполняют этап запирания как этап запирания на ранней стадии для первой части этапа запирания и этап запирания на поздней стадии для последующей части этапа запирания.
4. Способ по п.1, дополнительно содержащий этап, на котором тестируют работу схемы мультиплексора синхросигналов с использованием схемы, по меньшей мере, часть которой работает независимо от первого входного синхросигнала и второго входного синхросигнала.
5. Способ по п.1, дополнительно содержащий этап, на котором ассоциативно связывают первый входной синхросигнал со схемой мультиплексора синхросигналов с помощью первого конвейера управления синхросигналами и второй входной синхросигнал со схемой мультиплексора синхросигналов с помощью второго конвейера управления синхросигналами.
6. Способ по п.5, дополнительно содержащий этап, на котором ассоциативно связывают схему декодера с первым конвейером управления синхросигналами и вторым конвейером управления синхросигналами.
7. Способ по п.1, дополнительно содержащий этап, на котором извлекают первый входной синхросигнал из первой схемы фазовой автоподстройки частоты и второй входной синхросигнал из второй схемы фазовой автоподстройки частоты.
8. Способ по п.1, дополнительно содержащий этап, на котором ассоциативно связывают выходной сигнал схемы мультиплексора синхросигналов со множеством схем обработки цифровых сигналов.
9. Способ по п.1, дополнительно содержащий этап, на котором ассоциативно связывают выходной сигнал схемы мультиплексора синхросигналов с набором микросхем модема мобильной станции.
10. Схема переключения синхросигналов, снижающая сбои, для снижения сбоев при переключении с первого входного синхросигнала, приводящего в действие схему мультиплексора синхросигналов, на второй входной синхросигнал, приводящий в действие схему мультиплексора синхросигналов, содержащая:
схему мультиплексора синхросигналов для приема первого входного синхросигнала;
вывод схемы мультиплексора синхросигналов для предоставления выходного синхросигнала из схемы мультиплексора синхросигналов в ответ на прием схемой мультиплексора синхросигналов первого входного синхросигнала;
схему определения выходного уровня синхросигнала для определения низкого фазового выходного уровня в выходном синхросигнале в ответ на низкий фазовый входной уровень в первом выходном синхросигнале;
схему запирания для запирания схемы мультиплексора синхросигналов, чтобы поддерживать низкий фазовый выходной уровень независимо от фазового уровня первого входного синхросигнала;
входную схему мультиплексора синхросигналов для приема второго входного синхросигнала в схеме мультиплексора синхросигналов;
схему определения низкого фазового входного уровня для определения присутствия низкого фазового входного уровня в упомянутом втором входном синхросигнале;
схему переключения для переключения от предоставления выходного синхросигнала в ответ на первый входной синхросигнал на предоставление выходного синхросигнала в ответ на второй входной синхросигнал при сохранении низкого фазового выходного уровня и в течение низкого фазового входного уровня во втором входном синхросигнале и
выходную схему схемы мультиплексора синхросигналов для предоставления возможности выходному сигналу схемы мультиплексора синхросигналов следовать фазовому уровню второго входного синхросигнала после этапа переключения.
11. Система по п.10, в которой схема переключения синхросигналов, снижающая сбои, дополнительно содержит схему и инструкции для исключения метастабильного состояния, возникающего в связи с упомянутым этапом переключения, в пределах приблизительно одного цикла синхросигнала.
12. Система по п.10, в которой схема снижения сбоев при переключении синхросигналов дополнительно содержит схему и инструкции для выполнения этапа запирания как этапа запирания на ранней стадии для первой части этапа запирания и этапа запирания на поздней стадии для последующей части этапа запирания.
13. Система по п.10, в которой схема снижения сбоев при переключении синхросигналов дополнительно содержит схему и инструкции для тестирования работы схемы мультиплексора синхросигналов с использованием схемы, по меньшей мере, часть которой работает независимо от первого входного синхросигнала и второго входного синхросигнала.
14. Система по п.10, в которой схема переключения синхросигналов, снижающая сбои, дополнительно содержит схему и инструкции для ассоциативного связывания первого входного синхросигнала со схемой мультиплексора синхросигналов с помощью первого конвейера управления синхросигналами и второго входного синхросигнала со схемой мультиплексора синхросигналов с помощью второго конвейера управления синхросигналами.
15. Система по п.10, причем схема переключения синхросигналов, снижающая сбои, дополнительно содержит схему декодера для ассоциативного связывания с первым конвейером управления синхросигналами и вторым конвейером управления синхросигналами.
16. Система по п.10, причем схема переключения синхросигналов, снижающая сбои, дополнительно содержит схему и инструкции для извлечения первого входного синхросигнала из первой схемы фазовой автоподстройки частоты и второго входного синхросигнала из второй схемы фазовой автоподстройки частоты.
17. Система по п.10, причем схема переключения синхросигналов, снижающая сбои, дополнительно содержит схему и инструкции для ассоциативного связывания выходного сигнала схемы мультиплексора синхросигналов с множеством схем обработки цифровых сигналов.
18. Система по п.10, причем схема переключения синхросигналов, снижающая сбои, дополнительно содержит схему и инструкции для ассоциативного связывания выходного сигнала схемы мультиплексора синхросигналов с набором микросхем модема мобильной станции.
19. Модем мобильной станции для работы в качестве поддержки персонального электронного устройства, причем упомянутый модем содержит
средство для уменьшения сбоев при переключении с первого входного синхросигнала, приводящего в действие схему мультиплексора синхросигналов, на второй входной синхросигнал, приводящий в действие схему мультиплексора синхросигналов,
средство приема для приема первого входного синхросигнала в схеме мультиплексора синхросигналов;
средство предоставления выходного синхросигнала из упомянутой схемы мультиплексора синхросигналов в ответ на прием схемой мультиплексора синхросигналов первого входного синхросигнала;
средство определения низкого фазового выходного уровня в выходном синхросигнале в ответ на низкий фазовый входной уровень в первом выходном синхросигнале;
средство для того, чтобы заставить схему мультиплексора синхросигналов поддерживать низкий фазовый выходной уровень независимо от фазового уровня первого входного синхросигнала;
средство приема второго входного синхросигнала в схеме мультиплексора синхросигналов;
средство определения наличия низкого фазового входного уровня во втором входном синхросигнале;
средство переключения для переключения от предоставления выходного синхросигнала в ответ на первый входной синхросигнал на предоставление выходного синхросигнала в ответ на второй входной синхросигнал при сохранении низкого фазового выходного уровня и в течение низкого фазового входного уровня во втором входном синхросигнале и
средство предоставления возможности выходному сигналу схемы мультиплексора синхросигналов следовать фазовому уровню второго входного синхросигнала после работы средства переключения.
20. Модем мобильной станции по п.19, дополнительно содержащий средство исключения метастабильного состояния, возникающего в связи с этапом переключения, в пределах примерно одного цикла синхросигнала.
21. Модем мобильной станции по п.19, дополнительно содержащий средство выполнения этапа запирания в качестве этапа запирания на ранней стадии для первой части этапа запирания и этапа запирания на поздней стадии для последующей части этапа запирания.
22. Модем мобильной станции по п.19, дополнительно содержащий средство тестирования работы схемы мультиплексора синхросигналов с использованием схемы, по меньшей мере, часть которой работает независимо от первого входного синхросигнала и второго входного синхросигнала.
23. Модем мобильной станции по п.19, дополнительно содержащий средство ассоциативного связывания первого входного синхросигнала со схемой мультиплексора синхросигналов с помощью первого конвейера управления синхросигналами и второго входного синхросигнала со схемой мультиплексора синхросигналов с помощью второго конвейера управления синхросигналами.
24. Модем мобильной станции по п.19, дополнительно содержащий средство ассоциативного связывания схемы декодера с первым конвейером управления синхросигналами и вторым конвейером управления синхросигналами.
25. Модем мобильной станции по п.19, дополнительно содержащий средство извлечения первого входного синхросигнала из первой схемы фазовой автоподстройки частоты и второго входного синхросигнала из второй схемы фазовой автоподстройки частоты.
26. Модем мобильной станции по п.19, дополнительно содержащий средство ассоциативного связывания выходного сигнала схемы мультиплексора синхросигналов со множеством схем обработки цифровых сигналов.
27. Модем мобильной станции по п.19, дополнительно содержащий средство ассоциативного связывания выходного сигнала схемы мультиплексора синхросигналов с персональным электронным устройством.
28. Машиноиспользуемый носитель, имеющий средства машиночитаемого программного кода, осуществленные на нем, для обработки инструкций в процессоре цифровых сигналов для снижения сбоев при переключении с первого входного синхросигнала, приводящего в действие схему мультиплексора синхросигналов, на второй входной синхросигнал, приводящий в действие схему мультиплексора синхросигналов, содержащий:
средство машиночитаемого программного кода для приема первого входного синхросигнала в схеме мультиплексора синхросигналов;
средство машиночитаемого программного кода для предоставления выходного синхросигнала из схемы мультиплексора синхросигналов в ответ на прием схемой мультиплексора синхросигналов первого входного синхросигнала;
средство машиночитаемого программного кода для определения низкого фазового выходного уровня в выходном синхросигнале в ответ на низкий фазовый входной уровень в первом выходном синхросигнале;
средство машиночитаемого программного кода для того, чтобы заставить схему мультиплексора синхросигналов поддерживать низкий фазовый выходной уровень независимо от фазового уровня первого входного синхросигнала;
средство машиночитаемого программного кода для приема второго входного синхросигнала в схеме мультиплексора синхросигналов;
средство машиночитаемого программного кода для определения наличия низкого фазового входного уровня во втором входном синхросигнале;
средство машиночитаемого программного кода для переключения от предоставления выходного синхросигнала в ответ на первый входной синхросигнал на предоставление выходного синхросигнала в ответ на второй входной синхросигнал при сохранении низкого фазового выходного уровня и в течение низкого фазового входного уровня во втором входном синхросигнале и
средство машиночитаемого программного кода для предоставления возможности выходному сигналу схемы мультиплексора синхросигналов следовать фазовому уровню второго входного синхросигнала после этапа переключения.
29. Машиноиспользуемый носитель по п.28, дополнительно содержащий средство машиночитаемого программного кода для ассоциативного связывания выходного сигнала схемы мультиплексора синхросигналов со множеством схем обработки цифровых сигналов.
30. Машиноиспользуемый носитель по п.28, дополнительно содержащий средство машиночитаемого программного кода для ассоциативного связывания выходного сигнала схемы мультиплексора синхросигналов с набором микросхем модема мобильной станции.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/453,733 US7911239B2 (en) | 2006-06-14 | 2006-06-14 | Glitch-free clock signal multiplexer circuit and method of operation |
| US11/453,733 | 2006-06-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2009100921A true RU2009100921A (ru) | 2010-07-20 |
| RU2404517C2 RU2404517C2 (ru) | 2010-11-20 |
Family
ID=38734714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2009100921/09A RU2404517C2 (ru) | 2006-06-14 | 2007-06-13 | Не допускающая сбоев схема мультиплексора синхросигналов и способ работы |
Country Status (13)
| Country | Link |
|---|---|
| US (1) | US7911239B2 (ru) |
| EP (1) | EP2070247B1 (ru) |
| JP (2) | JP5185262B2 (ru) |
| KR (1) | KR101052835B1 (ru) |
| CN (1) | CN101467383B (ru) |
| AT (1) | ATE477635T1 (ru) |
| BR (1) | BRPI0712764A8 (ru) |
| CA (1) | CA2653630C (ru) |
| DE (1) | DE602007008447D1 (ru) |
| MX (1) | MX2008015612A (ru) |
| RU (1) | RU2404517C2 (ru) |
| TW (1) | TWI340546B (ru) |
| WO (1) | WO2007147017A2 (ru) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9189014B2 (en) | 2008-09-26 | 2015-11-17 | Intel Corporation | Sequential circuit with error detection |
| CN102118134A (zh) * | 2009-12-31 | 2011-07-06 | 杭州晶华微电子有限公司 | 一种新型仪表放大器 |
| CN102868398B (zh) * | 2011-07-05 | 2014-12-17 | 联发科技（新加坡）私人有限公司 | 时钟信号产生装置以及使用于时钟信号产生装置的方法 |
| US8957704B1 (en) * | 2013-09-06 | 2015-02-17 | Synopsys, Inc. | High speed phase selector with a glitchless output used in phase locked loop applications |
| US8975921B1 (en) | 2013-12-09 | 2015-03-10 | Freescale Semiconductor, Inc. | Synchronous clock multiplexer |
| IN2014CH00439A (ru) * | 2014-01-30 | 2015-08-07 | Mentor Graphics Corp | |
| KR102191167B1 (ko) | 2014-08-06 | 2020-12-15 | 삼성전자주식회사 | 클럭 스위치 장치 및 이를 포함하는 시스템-온-칩 |
| US9653079B2 (en) * | 2015-02-12 | 2017-05-16 | Apple Inc. | Clock switching in always-on component |
| KR101887757B1 (ko) * | 2016-09-19 | 2018-09-10 | 주식회사 아이닉스 | 글리치 프리 클록 멀티플렉서 및 그 멀티플렉서를 사용한 클록 신호를 선택하는 방법 |
| US10484027B2 (en) | 2016-11-14 | 2019-11-19 | Qualcomm Incorporated | Glitch free phase selection multiplexer enabling fractional feedback ratios in phase locked loops |
| US10587248B2 (en) | 2017-01-24 | 2020-03-10 | International Business Machines Corporation | Digital logic circuit for deterring race violations at an array test control boundary using an inverted array clock signal feature |
| US10775833B2 (en) * | 2017-03-03 | 2020-09-15 | Texas Instruments Incorporated | Meeting setup/hold times for a repetitive signal relative to a clock |
| CN110912545A (zh) * | 2019-12-04 | 2020-03-24 | 电子科技大学 | 低输入信号串扰多路时分复用sar adc电路系统 |
| GB201918998D0 (en) | 2019-12-20 | 2020-02-05 | Nordic Semiconductor Asa | Clock selector circuit |
| GB202102971D0 (en) | 2021-03-03 | 2021-04-14 | Nordic Semiconductor Asa | Clock selector circuit |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4853653A (en) | 1988-04-25 | 1989-08-01 | Rockwell International Corporation | Multiple input clock selector |
| US4923055A (en) * | 1989-01-24 | 1990-05-08 | Delaware Capital Formation, Inc. | Safety mechanism for preventing unintended motion in traction elevators |
| JPH0452221U (ru) * | 1990-09-04 | 1992-05-01 | ||
| JPH04303219A (ja) * | 1991-03-29 | 1992-10-27 | Victor Co Of Japan Ltd | クロック切換回路 |
| US5183979A (en) * | 1991-07-22 | 1993-02-02 | Otis Elevator Company | Elevator governor rope restraint when elevator car moves with car doors open |
| US5544163A (en) | 1994-03-08 | 1996-08-06 | Excel, Inc. | Expandable telecommunications system |
| US5623223A (en) * | 1994-10-12 | 1997-04-22 | National Semiconductor Corporation | Glitchless clock switching circuit |
| MY114291A (en) | 1995-01-31 | 2002-09-30 | Qualcomm Inc | Concentrated subscriber system for wireless local loop |
| US5652536A (en) * | 1995-09-25 | 1997-07-29 | Cirrus Logic, Inc. | Non-glitch clock switching circuit |
| US5877636A (en) * | 1996-10-18 | 1999-03-02 | Samsung Electronics Co., Ltd. | Synchronous multiplexer for clock signals |
| GB9925594D0 (en) | 1999-10-28 | 1999-12-29 | Sgs Thomson Microelectronics | Output circuit |
| US6587954B1 (en) | 1999-11-24 | 2003-07-01 | Advanced Micro Devices, Inc. | Method and interface for clock switching |
| US6452426B1 (en) * | 2001-04-16 | 2002-09-17 | Nagesh Tamarapalli | Circuit for switching between multiple clocks |
| US6960942B2 (en) | 2001-05-18 | 2005-11-01 | Exar Corporation | High speed phase selector |
| US6982573B2 (en) | 2001-05-30 | 2006-01-03 | Stmicroelectronics Limited | Switchable clock source |
| TWI237946B (en) | 2001-07-06 | 2005-08-11 | Via Tech Inc | Clock output circuit free of glitch and method thereof |
| US6784699B2 (en) | 2002-03-28 | 2004-08-31 | Texas Instruments Incorporated | Glitch free clock multiplexing circuit with asynchronous switch control and minimum switch over time |
| US6639449B1 (en) | 2002-10-22 | 2003-10-28 | Lattice Semiconductor Corporation | Asynchronous glitch-free clock multiplexer |
| US7053675B2 (en) | 2003-07-25 | 2006-05-30 | Arm Limited | Switching between clocks in data processing |
| TWI243980B (en) | 2003-10-09 | 2005-11-21 | Via Tech Inc | Switch circuit for switching clock signals |
| US7446588B2 (en) * | 2003-12-11 | 2008-11-04 | International Business Machines Corporation | Highly scalable methods and apparatus for multiplexing signals |
| KR100674910B1 (ko) * | 2004-07-06 | 2007-01-26 | 삼성전자주식회사 | 글리치를 유발하지 않는 클럭 스위칭 회로 |
| ATE426948T1 (de) * | 2004-11-12 | 2009-04-15 | Atheros Technology Ltd | Zwei-bit-a-/d-wandler mit versatzlíschung, verbesserter gleichtaktunterdruckung und schwellensensitivitat |
| ITTO20050307A1 (it) * | 2005-05-06 | 2006-11-07 | St Microelectronics Srl | Circuito di commutazione fra segnali di clock e relativo procedimento |
-
2006
- 2006-06-14 US US11/453,733 patent/US7911239B2/en active Active
-
2007
- 2007-06-13 JP JP2009515636A patent/JP5185262B2/ja not_active Expired - Fee Related
- 2007-06-13 WO PCT/US2007/071147 patent/WO2007147017A2/en active Application Filing
- 2007-06-13 KR KR1020097000662A patent/KR101052835B1/ko active IP Right Grant
- 2007-06-13 MX MX2008015612A patent/MX2008015612A/es active IP Right Grant
- 2007-06-13 RU RU2009100921/09A patent/RU2404517C2/ru not_active IP Right Cessation
- 2007-06-13 CN CN2007800217242A patent/CN101467383B/zh active Active
- 2007-06-13 DE DE602007008447T patent/DE602007008447D1/de active Active
- 2007-06-13 CA CA2653630A patent/CA2653630C/en not_active Expired - Fee Related
- 2007-06-13 EP EP07798523A patent/EP2070247B1/en not_active Not-in-force
- 2007-06-13 AT AT07798523T patent/ATE477635T1/de not_active IP Right Cessation
- 2007-06-13 BR BRPI0712764A patent/BRPI0712764A8/pt not_active Application Discontinuation
- 2007-06-14 TW TW096121496A patent/TWI340546B/zh not_active IP Right Cessation
-
2012
- 2012-05-14 JP JP2012110629A patent/JP5442802B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW200812230A (en) | 2008-03-01 |
| ATE477635T1 (de) | 2010-08-15 |
| DE602007008447D1 (de) | 2010-09-23 |
| CA2653630C (en) | 2012-01-03 |
| BRPI0712764A2 (pt) | 2012-10-02 |
| US20070290725A1 (en) | 2007-12-20 |
| JP2009540774A (ja) | 2009-11-19 |
| RU2404517C2 (ru) | 2010-11-20 |
| KR20090033217A (ko) | 2009-04-01 |
| EP2070247A2 (en) | 2009-06-17 |
| WO2007147017A3 (en) | 2008-02-28 |
| MX2008015612A (es) | 2009-01-09 |
| CN101467383A (zh) | 2009-06-24 |
| JP5442802B2 (ja) | 2014-03-12 |
| US7911239B2 (en) | 2011-03-22 |
| JP5185262B2 (ja) | 2013-04-17 |
| BRPI0712764A8 (pt) | 2019-01-15 |
| TWI340546B (en) | 2011-04-11 |
| KR101052835B1 (ko) | 2011-08-01 |
| WO2007147017A2 (en) | 2007-12-21 |
| JP2012217175A (ja) | 2012-11-08 |
| CN101467383B (zh) | 2013-07-24 |
| EP2070247B1 (en) | 2010-08-11 |
| CA2653630A1 (en) | 2007-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2009100921A (ru) | Не допускающая сбоев схема мультиплексора синхросигналов и способ работы | |
| KR101412676B1 (ko) | 무선 송수신기에서 슬립 모드들의 제어 | |
| CN101395584B (zh) | Jtag功率降级调试 | |
| CN102570973B (zh) | 时钟系统以及用于时钟系统的方法 | |
| DE602007013023D1 (de) | Testzugangsportschalter | |
| EP2372943A1 (en) | Synchronization device, reception device, synchronization method, and reception method | |
| US7796649B2 (en) | System and method for providing additional channels to an existing communications device | |
| US20160119111A1 (en) | System and Apparatus for Clock Retiming with Catch-Up Mode and Associated Methods | |
| WO2023023887A1 (en) | Runtime adjustment and sequential calibration of display communication interface drive strength to improve wireless network signal quality | |
| WO2023179477A1 (zh) | 信息确定方法、装置、发送端及接收端 | |
| US8143913B2 (en) | Semiconductor integrated circuit, semiconductor integrated circuit control method, and terminal system | |
| KR20070070760A (ko) | 데이터 양에 따라 전송 속도를 세팅하는 이동통신 단말기및 그 방법 | |
| CN117411465A (zh) | 一种时钟切换电路、芯片及电子设备 | |
| JP2007336190A (ja) | 調歩同期式通信装置、調歩同期式通信方法 | |
| TW200607244A (en) | Method of reducing power consumption of electronic equipment | |
| JP2008139102A (ja) | 大規模集積回路チップ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20190614 |