CN102868398B - 时钟信号产生装置以及使用于时钟信号产生装置的方法 - Google Patents

Abstract

本发明提供一种时钟信号产生装置，其包含第一频率产生电路、第二频率产生电路与输出电路，第一频率产生电路用来产生具有第一振荡频率的第一时钟信号，第二频率产生电路用来产生具有第二振荡频率的第二时钟信号，以及输出电路接收第一时钟信号与第二时钟信号，并可依据振荡频率控制设定，输出第一时钟信号与第二时钟信号的其中一个信号作为输出时钟信号，而振荡频率控制设定可由时钟信号产生装置所包含的外部连接垫提供。本发明的时钟信号产生装置不需依靠软件即能达到正确输出对应频率的时钟信号，并可支持多种频率来源，可提高电路效能。

Description

时钟信号产生装置以及使用于时钟信号产生装置的方法

技术领域

本发明是关于一种时钟信号产生机制，特指一种硬件控制的时钟信号产生装置及其相关的方法。

背景技术

一般来说，为了能够产生具有两个不同振荡频率的时钟信号，是在时钟信号产生电路中设置两个振荡器(例如两石英晶体振荡器)，然而，如果在单一时钟信号产生电路设置两振荡器，则时钟信号产生电路所产生的两不同时钟信号中极易发生信号串扰(crosstalk)的现象，换言之，设置两振荡器的时钟信号产生电路所产生的时钟信号，其信号品质将因信号串扰的现象而大幅降低。此外，若时钟信号产生电路所产生的不同的时钟信号需要经过电路切换选择来适当地输出正确的时钟信号，则由于电路切换的操作会导致产生不想要的短暂突起的错误信号(glitch)，所以时钟信号的信号品质也会因为短暂突起的错误信号而降低。因此，如何在产生具有两不同振荡频率的时钟信号时同时避免或降低信号串扰的现象以及短暂突起的错误信号，为目前相当重要的课题。

发明内容

为了解决上述串扰的技术问题，本发明特提供一种时钟信号产生装置及相关方法。

依据本发明的实施方式，其提供一种时钟信号产生装置。时钟信号产生装置包含有第一频率产生电路、第二频率产生电路及输出电路。第一频率产生电路用来产生具有第一振荡频率的第一时钟信号，第二频率产生电路用来产生具有第二振荡频率的第二时钟信号，以及输出电路耦接至第一、第二频率产生电路，用以接收第一时钟信号与第二时钟信号，其中输出电路具有第一输出端与第二输出端，输出电路依据同一振荡频率控制设定，输出第一时钟信号与第二时钟信号的其中之一信号作为通过第一输出端所输出的输出信号，以及输出第一时钟信号与第二时钟信号中的另一信号作为通过第二输出端所输出的输出信号。

依据本发明的实施方式，其揭露一种使用于时钟信号产生装置的方法。该方法包含有：产生具有第一振荡频率的第一时钟信号；产生具有第二振荡频率的第二时钟信号；以及提供具有第一输出端与第二输出端的输出电路，并使用输出电路来接收第一时钟信号与第二时钟信号，以及依据同一振荡频率控制设定，输出第一时钟信号与第二时钟信号的其中之一信号作为通过第一输出端所输出的输出信号，并输出第一时钟信号与第二时钟信号中的其中另一信号作为通过第二输出端所输出的输出信号。

依据本发明的实施方式，其另揭露一种时钟信号产生装置。时钟信号产生装置包含第一频率产生电路、第二频率产生电路、输出电路及外部连接垫。第一频率产生电路用来产生具有第一振荡频率的第一时钟信号，第二频率产生电路用来产生具有第二振荡频率的第二时钟信号。输出电路耦接至第一频率产生电路及第二频率产生电路，并用以接收第一时钟信号与第二时钟信号。外部连接垫耦接至输出电路并用以提供振荡频率控制设定至输出电路，其中输出电路依据振荡频率控制设定，输出第一时钟信号与第二时钟信号的其中之一信号作为输出时钟信号。

依据本发明的实施方式，其另揭露一种使用于时钟信号产生装置的方法。该方法包含有：产生具有第一振荡频率的第一时钟信号；产生具有第二振荡频率的第二时钟信号；提供输出电路以接收第一时钟信号与第二时钟信号；使用外部连接垫来提供振荡频率控制设定至输出电路；以及依据振荡频率控制设定，经由输出电路来输出第一时钟信号与第二时钟信号的其中之一信号作为输出时钟信号。

本发明的时钟信号产生装置不需依靠软件执行即能够达到正确地输出相对应频率的时钟信号，并可支持多种频率来源，因此可提高电路效能。

附图说明

图1为本发明第一实施方式的时钟信号产生装置的示意图。

图2A与图2B分别为当图1所示的振荡器产生不同时钟信号时外部连接垫上设定不同振荡频率控制设定以适当控制第一复用器与第二复用器的操作的运作示意图。

图3为图1所示的时钟信号产生装置接收重置信号以进行频率合成器的频率校正的示意图。

图4为图1所示的频率合成器的频率校正的操作示意图。

图5为本发明第二实施方式的时钟信号产生装置的示意图。

图6为本发明第三实施方式的时钟信号产生装置的示意图。

具体实施方式

在说明书及权利要求书当中使用了某些词汇来称呼特定的元件。本领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求书当中所提及的“包含”是开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此是包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或通过其它装置或连接手段间接地电气连接到第二装置。

请参照图1，图1是本发明第一实施方式的时钟信号产生装置100的示意图。时钟信号产生装置100包含有第一频率产生电路、第二频率产生电路、输出电路106、外部连接垫108及设定信号选取电路110，其中输出电路106包含有第一输出端112A、第二输出端112B、第一复用器114A、第二复用器114B，设定信号选取电路110则包含有第三复用器116。第一频率产生电路用来产生具有第一振荡频率的第一时钟信号CLK1，在本实施方式中，第一频率产生电路可以是提供第一时钟信号CLK1的振荡器102，此外，第二频率产生电路用来产生具有第二振荡频率的第二时钟信号CLK2，而在本实施方式中，第二频率产生电路是频率合成器104并耦接至振荡器102，接收振荡器102所产生的第一时钟信号CLK1，并依据第一时钟信号CLK1产生具有第二振荡频率的第二时钟信号CLK2，其中第一振荡频率与第二振荡频率分别为不同的频率，例如，第一振荡频率是26兆赫兹﹙Hz﹚，第二振荡频率是27兆赫兹，频率合成器104将具有26兆赫兹的时钟信号转成具有27兆赫兹的时钟信号，反之，第一振荡频率也可以是27兆赫兹，第二振荡频率是26兆赫兹，频率合成器104将具有27兆赫兹的时钟信号转成具有26兆赫兹的时钟信号；换言之，依据电路需求，振荡器102可以是26兆赫兹或27兆赫兹的振荡源，而后续的频率合成器104则可搭配振荡器102所振荡产生的频率，相应地进行频率的转换﹙升频或降频﹚，以得到不同频率的时钟信号CLK2。因此，无论频率合成器104的输入信号是具有26兆赫兹或27兆赫兹的频率，经由振荡器102与频率合成器104的搭配来输出不同频率的时钟信号，时钟信号产生装置100的整体功能可视为具有两振荡器的电路元件。

在本实施方式中，为了避免因信号切换所造成的短暂突起的错误信号﹙glitch﹚，输出电路106使用两路信号传送路径来分别传送不同频率的时钟信号，此外，并搭配使用外部连接垫108﹙硬件设计﹚所提供的振荡频率控制设定来使输出电路106能够正确地输出相对应频率的时钟信号至相对应的电路中。实作上，外部连接垫108耦接至输出电路106与设定信号选取电路110，并用以提供上述的振荡频率控制设定，振荡频率控制设定可利用电压信号表示，电压信号可具有高逻辑电平‘1’或低逻辑电平‘0’，不同逻辑电平表示不同的振荡频率控制设定，而输出电路106参考电压信号的逻辑电平来适当地控制第一复用器114A、第二复用器114B所应选择的时钟信号，分别选择适当的时钟信号由第一输出端112A与第二输出端112B输出，由于振荡频率控制设定的电压信号可被预先设定，且第一复用器114A、第二复用器114B在振荡器102与频率合成器104产生第一、第二时钟信号时不会进行切换，因此将可有效地避免短暂突起的错误信号。需注意的是，本实施方式在时钟信号产生装置100出厂之前，使用者可适当地更动上述振荡频率控制设定来得到不同的逻辑电平，以使输出电路106参考不同的逻辑电平在不同条件下，控制第一复用器114A、第二复用器114B所应选择的时钟信号，分别选择适当的时钟信号由第一输出端112A与第二输出端112B输出；而在时钟信号产生装置100出厂或其相关集成电路经过芯片封装之后，上述振荡频率控制设定所相对应的逻辑电平已经设定，此时输出电路106依据所设定好的振荡频率控制设定，输出第一时钟信号CLK1与第二时钟信号CLK2的其中之一信号作为通过第一输出端112A所输出的输出信号，以及输出第一时钟信号CLK1与第二时钟信号CLK2中的另一信号作为通过第二输出端112B所输出的输出信号；换言之，当振荡频率控制设定所相对应的逻辑电平已经设定时，输出电路106可单纯被视为具有信号输出功能的电路。

在操作上来说，请搭配参照图2A与图2B，图2A与图2B分别是当振荡器102产生不同时钟信号时外部连接垫108上设定不同振荡频率控制设定以适当控制第一复用器114A与第二复用器114B的操作的运作示意图。如图2A所示，外部连接垫108上所设定的振荡频率控制设定的电压信号具有低逻辑电平‘0’，第一复用器114A与第二复用器114B会参考低逻辑电平‘0’而分别选取其第一端﹙即输入端SIN1、SIN2﹚所接收的输入信号作为其输出端SOUT1、SOUT2的输出信号，其中第一复用器114A的输入端SIN1所接收的信号为振荡器102所产生的第一时钟信号CLK1，第一时钟信号CLK1在并未经过频率合成器104的频率转换处理下被送至第一复用器114A的输入端SIN1，第一复用器114A的输入端SIN1’所接收的信号则为通过频率合成器104的时钟信号，而需注意的是，假设目前第一时钟信号CLK1所具有的第一振荡频率为27兆赫兹，且输出电路106的第一输出端112A设定为输出具有27兆赫兹的时钟信号至后续电路中使用，则由频率合成器104输出至第一复用器114A的输入端SIN1’的时钟信号此时并不会被降频，而仅是从频率合成器104中的旁路﹙bypass﹚电路通过，由于此时第一复用器114A选择输入端SIN1所接收的信号作为输出，使后续输出电路106的第一输出端112A所输出的时钟信号的频率为27兆赫兹，所以第一复用器114A的输入端SIN1’所接收的信号也并不会影响到输出电路106的第一输出端112A所输出的时钟信号的频率。

此外，当外部连接垫108上所设定的振荡频率控制设定的电压信号具有低逻辑电平‘0’时，第二复用器114B的输入端SIN2所接收的信号为经过频率合成器104对振荡器102的第一时钟信号降频产生的第二时钟信号CLK2，第二时钟信号CLK2的振荡频率﹙即第二振荡频率﹚为26兆赫兹，换言之，频率合成器104将振荡器102的第一时钟信号CLK1的频率﹙27兆赫兹﹚进行降频来产生第二时钟信号CLK2﹙其频率为26兆赫兹﹚，而第二复用器114B的输入端SIN2’所接收的信号则为振荡器102所产生的第一时钟信号CLK1﹙其频率为27兆赫兹﹚，因为输出电路106的第二输出端112B设定为输出具有26兆赫兹的时钟信号至后续电路中使用，所以，第二复用器114B在参考外部连接垫108上的低逻辑电平‘0’后选取输入端SIN2所接收的信号作为输出，使后续输出电路106的第二输出端112B所输出的时钟信号的频率为26兆赫兹，而其输入端SIN2’所接收的信号则不会影响到第二输出端112B所输出的时钟信号的频率。

此外，如图2B所示，振荡器102所产生的第一时钟信号CLK1所具有的第一振荡频率为26兆赫兹，外部连接垫108上所设定的振荡频率控制设定的电压信号具有高逻辑电平‘1’，使第一复用器114A与第二复用器114B在参考高逻辑电平‘1’下分别选取其第二端﹙即输入端SIN1’、SIN2’﹚所接收的输入信号作为其输出端SOUT1、SOUT2的输出信号，其中第一复用器114A的输入端SIN1所接收的信号为振荡器102所产生的第一时钟信号CLK1，因为第一时钟信号CLK1在并未经过频率合成器104的频率转换处理下被送至第一复用器114A的输入端SIN1，其频率为26兆赫兹，而第一复用器114A的输入端SIN1’所接收的信号则为通过频率合成器104所产生的第二时钟信号CLK2，需注意的是，当振荡器102所产生的第一时钟信号CLK1的频率为26兆赫兹时，频率合成器104将对第一时钟信号CLK1进行升频而产生频率为27兆赫兹的第二时钟信号CLK2，由于第一复用器114A参考高逻辑电平‘1’，因此选取输入端SIN1’的时钟信号作为输出，所以，输出电路106的第一输出端112A输出具有频率为27兆赫兹的第二时钟信号CLK2至后续电路中使用，此时第一复用器114A的输入端SIN1所接收的信号并不会影响到输出端112A所输出的时钟信号的频率。

而对第二复用器114B来说，当振荡器102所产生的第一时钟信号CLK1的频率是26兆赫兹且外部连接垫108上所设定的振荡频率控制设定的电压信号具有高逻辑电平‘1’时，第二复用器114B的输入端SIN2所接收的信号是通过频率合成器104的时钟信号，而不被频率合成器104升频，换言之，当第一时钟信号CLK1的频率是26兆赫兹时，第一时钟信号CLK1仅从频率合成器104中的旁路﹙Bypass﹚电路通过，频率合成器104此时不会对第一时钟信号CLK1进行任何频率转换的处理，所以第二复用器114B的输入端SIN2所接收的信号的频率仍为26兆赫兹，另外，第二复用器114B的输入端SIN2’直接接收振荡器102所产生的第一时钟信号CLK1，其频率也是26兆赫兹，由于第二复用器114B是参考高逻辑电平‘1’，因此选取输入端SIN2’的时钟信号作为输出，所以，输出电路106的第二输出端112B输出具有频率为26兆赫兹的第一时钟信号CLK1至后续电路中使用，因此，即便第二复用器114B的输入端SIN2所接收的信号的频率并非是26兆赫兹，也不会影响到输出电路106的第二输出端112A所输出的时钟信号的频率。

如上所述，无论图2A或图2B所示的振荡器102所产生的时钟信号频率为何，在搭配频率合成器104与输出电路106的运作后，由于分成两路传送路径来分别选取并送出不同的时钟信号，所以不需要进行对两时钟信号的切换选取操作，因此也不会发生现有技术所遇到的短暂突起错误信号的问题。此外，对频率合成器104的设计而言，其具有升频及降频的频率转换处理功能，且因为分成两路传送路径来分别选取并送出不同的时钟信号，所以，当后续传送的路径所应送出的振荡频率不同于频率合成器104的输入端所接收的信号的振荡频率时，频率合成器104才进行频率转换处理﹙升频或降频﹚，例如，输出电路106的第一输出端112A用来输出频率为27兆赫兹的时钟信号，当振荡器102所产生的第一时钟信号CLK1的振荡频率为26兆赫兹而不同于27兆赫兹时，频率合成器104用来将第一时钟信号CLK1进行升频来产生具有27兆赫兹的第二时钟信号CLK2，并输出第二时钟信号CLK2至输出电路106中耦接于第一输出端112A的第一复用器114A，另外，输出电路106的第二输出端112B用来输出频率为26兆赫兹的时钟信号，当振荡器102所产生的第一时钟信号CLK1的振荡频率为27兆赫兹而不同于26兆赫兹时，频率合成器104用来将第一时钟信号CLK1进行降频来产生具有26兆赫兹的第二时钟信号CLK2，并输出第二时钟信号CLK2至输出电路106中耦接于第二输出端112B的第二复用器114B。在其他实施方式中，当频率合成器104自振荡器102所接收的第一时钟信号CLK1的频率相同于后续传送路径上所设计传送的振荡频率时，频率合成器104也可被设计为不由其旁路电路将第一时钟信号CLK1送往输出电路106，这是因为频率合成器104的功用主要在于进行频率转换处理，若输出电路106中的某一信号传送路径上所设计传送的振荡频率相同于振荡器102所产生的振荡频率，则输出电路106直接选取振荡器102所产生的时钟信号即可，而不需考虑是否选取频率合成器104所送来的信号。

此外，26兆赫兹或27兆赫兹等振荡频率的数值仅用以方便解说本实施方式的详细操作，而并非是本发明的限制，在其他实施方式中，亦可采用不同数值的振荡频率来取代26兆赫兹或27兆赫兹，此设计变化也落入本发明的范畴。

如图1所示，输出电路106的第一输出端112A通过外部电压转换电路205电性连接至外部的芯片系统210。外部电压转换电路205或外部芯片系统210都可分别产生不同的设定信号，以对频率合成器104进行不同的效能调整，设定信号选取电路110即用以依据外部连接垫108上所设定的振荡频率控制设定的电压信号的逻辑电平，来选取相对应的设定信号，并输出所选定的设定信号至频率合成器104。实作上，设定信号选取电路110包含了第三复用器114C，第三复用器114C用来依据外部连接垫108上的振荡频率控制设定，选择性地输出第一设定信号S1与第二设定信号S2的其中之一至频率合成器104，以调整频率合成器104的效能，第一设定信号S1由外部芯片系统210中的时钟产生器212所产生，而第二设定信号S2由外部电压转换电路205所产生。请再次参照图2A与图2B，当外部连接垫108上所设定的振荡频率控制设定的电压信号的逻辑电平是低逻辑电平‘0’时，第三复用器114C选取第一设定信号S1作为输出，并传送第一设定信号S1至频率合成器104，以进行相关的效能控制，而当外部连接垫108上所设定的振荡频率控制设定的电压信号的逻辑电平是高逻辑电平‘1’时，第三复用器114C选取第二设定信号S2作为输出，并传送第二设定信号S2至频率合成器104，以进行不同的效能控制。通过外部连接垫108的硬件设计，时钟信号产生装置100不需依靠软件执行即能够达到正确地输出相对应频率的时钟信号，并可支援多种频率来源(例如振荡器可以是26兆赫兹或27兆赫兹等多种不同的振荡频率源)，因此，可提高电路效能。

此外，在本实施方式中，频率合成器104使用低抖动锁相环﹙Low-jitterPLL(Phase Locked Loop)﹚来实现，以产生高精确度的第二时钟信号CLK2，然而此并非本发明的限制，在其他实施方式中，也可采用其他锁相环路来实现频率合成器104。另外，如图1所示，频率合成器104包含有可控制振荡电路，当时钟信号产生装置100启动后，需要重置可控制振荡电路，实作上，当振荡器102可稳定输出第一时钟信号CLK1以及工作电压﹙包括正常工作电压及低压降﹙Low Dropout, LDO﹚工作电压的至少其中之一﹚稳定时，频率合成器104会接收到重置信号，重置信号用来重置频率合成器104中的可控制振荡电路，并且表示外部条件已经满足，频率合成器104可以开始频率校正。

请参阅图3，图3是时钟信号产生装置100接收到重置信号以进行频率合成器104的频率校正的示意图。如图3所示，以信号V33、V12、XTAL来表示3.3伏的正常工作电压、1.2伏的低压降工作电压是否稳定以及振荡器102是否稳定输出第一时钟信号CLK1，当信号V33、V12与XTAL分别由低电压电平转换至高电压电平，表示3.3伏的正常工作电压以及1.2伏的低压降工作电压已稳定，且振荡器102目前可稳定输出第一时钟信号CLK1，此时，频率合成器104自外部电路接收到重置信号，以信号RSTI来表示是否接收到重置信号，当收到重置信号时，信号RSTI由高电压电平切换至低电压电平，而在信号RSTI由高电压电平切换至低电压电平之时，频率合成器104先等候一段预定时间﹙例如100微秒﹙microsecond﹚﹚，之后开始进行频率校正，当开始进行频率校正时，信号AUTOK由低电压电平切换至高电压电平，另外，信号RSTI_f则用以表示是否完成频率校正以及后续的外部电压转换电路205是否已准备接收频率合成器104所输出的信号，当完成频率校正时，信号RSTI_f由高电压电平切换至低电压电平，而在一段预定时间后，信号AUTOK也由高电压电平切换至低电压电平，以表示结束频率校正。需注意的是，频率合成器104先等候一段预定时间先达到稳定锁频，之后开始频率校正以便达到较精确的校正结果，此外，频率校正的操作是可选的﹙optional﹚而并非是必然的，例如当频率合成器104的实作并非以低抖动锁相环路来实现时，也可不需要进行频率校正。

另外，如图1所示，时钟信号产生装置100另包含有储存单元118，储存单元118以触发器来实现并用以储存上述频率合成器104的频率校正的调校结果值，当频率合成器104进行一次频率校正后，可将该次频率校正的调校结果值储存在储存单元118中，而由于调校结果值已记录在储存单元118中，所以下次频率合成器104重新启动时，可直接参考储存单元118中记录的调校结果值，而不需要再次进行频率校正，如此可避免每次重新启动时需重新进行频率校正的不便与耗时。在图1所示的实施方式中，储存单元118是设置在时钟信号产生装置100中频率合成器104的外部，然而，此非本发明的限制，储存单元118在另一实施方式中，也可设置在频率合成器104内部，而此电路设计上的设置变型也属于本发明的范畴。

请参阅图4，图4是图1所示的频率合成器104的频率校正操作示意图。倘若大体上可达到相同的结果，并不需要一定照图4所示的流程中的步骤顺序来进行，且图4所示的步骤不一定要连续进行，即其他步骤也可插入其中；频率校正的步骤描述于下：

步骤402：开始；

步骤404：工作电压是否稳定且振荡器102是否稳定输出时钟信号？若是，进行步骤406，反之，继续进行步骤404的检查；

步骤406：频率合成器104收到重置信号；

步骤408：频率合成器104等候一段预定时间后开始频率校正；

步骤410：是否完成频率校正？若是，进行步骤412，反之，继续进行步骤410的检查；

步骤412：将频率校正的调校结果值记录于储存单元118中；以及

步骤414：结束。

此外，在其他实施方式中，也可采用两个独立的频率合成器来分别产生不同的时钟信号。请参照图5，图5为本发明第二实施方式的时钟信号产生装置500的示意图。时钟信号产生装置500包含有振荡器502、第一频率产生电路﹙在本实施方式中是频率合成器504A﹚、第二频率产生电路﹙在本实施方式中是频率合成器504B﹚、输出电路106、外部连接垫108、设定信号选取电路110以及储存单元118，其中振荡器502是用来提供时钟信号CLK，时钟信号CLK具有第三振荡频率且不同于第一、第二振荡频率，频率合成器504A用来产生前述的第一时钟信号CLK1至输出电路106中的复用器114A与114B，而频率合成器504B则用以产生前述的第二时钟信号CLK2至输出电路106中的复用器114A与114B，此外，输出电路106、外部连接垫108、设定信号选取电路110以及储存单元118的相关操作则如同前述第一实施方式中所述，为了简化篇幅，在此不再赘述。

此外，请参照图6，图6是本发明第三实施方式的时钟信号产生装置600的示意图。时钟信号产生装置600包含有第一频率产生电路﹙在本实施方式中是振荡器602﹚、第二频率产生电路﹙在本实施方式中是频率合成器604﹚、输出电路606、外部连接垫108﹙硬件设计﹚、设定信号选取电路110及储存单元118，其中输出电路606包含有输出端612及复用器614，设定信号选取电路110则包含有复用器116。在本实施方式中，在时钟信号产生装置600出厂或芯片封装之前，使用者可适当地更动外部连接垫108上的振荡频率控制设定来得到不同的逻辑电平，以使输出电路606参考不同的逻辑电平在不同条件下，控制复用器114所应选择的时钟信号﹙振荡器602所产生的第一时钟信号CLK1或频率合成器604所产生的第二时钟信号CLK2﹚，以选择适当的时钟信号由输出端112输出；而在时钟信号产生装置600出厂或其相关集成电路经过芯片封装之后，上述的振荡频率控制设定所相对应的逻辑电平已经设定，此时输出电路606的依据所设定好的振荡频率控制设定，仅输出第一时钟信号CLK1与第二时钟信号CLK2的其中之一信号作为通过输出端112所输出的输出信号；换言之，当振荡频率控制设定所相对应的逻辑电平已经设定时，输出电路606可单纯被视为具有信号输出功能的电路。请注意，振荡器602、频率合成器604、外部连接垫108、设定信号选取电路110以及储存单元118的操作与功能相似或相同于前述实施方式中具有相同名称的元件的操作与功能，为简化说明书篇幅，在此不再赘述。通过外部连接垫108的硬件设计，时钟信号产生装置600不需依靠软件执行即能够达到正确地输出相对应频率的时钟信号，并可支持多种频率来源(例如振荡器可以是26兆赫兹或27兆赫兹等多种不同的振荡频率源)，因此，可提高电路效能。

本领域中技术人员应能理解，在不脱离本发明的精神和范围的情况下，可对本发明做许多更动与改变。因此，上述本发明的范围具体应以后附的权利要求界定的范围为准。

Claims (18)

1.一种时钟信号产生装置，其特征在于，其包含有： 

第一频率产生电路，用以产生具有第一振荡频率的第一时钟信号； 

第二频率产生电路，用以产生具有第二振荡频率的第二时钟信号； 

输出电路，耦接至所述第一频率产生电路及所述第二频率产生电路，接收所述第一时钟信号与所述第二时钟信号，所述输出电路具有第一输出端与第二输出端，所述输出电路依据同一振荡频率控制设定，输出所述第一时钟信号与所述第二时钟信号的其中之一信号作为通过所述第一输出端所输出的输出信号，以及输出所述第一时钟信号与所述第二时钟信号中的另一信号作为通过所述第二输出端所输出的输出信号；以及 

设定信号选取电路，耦接至所述第二频率产生电路，用以根据所述振荡频率控制设定，选取第一设定信号与第二设定信号中的其中之一，并将所选取的设定信号输入至所述第二频率产生电路，以调整所述第二振荡频率。 

2.如权利要求1所述的时钟信号产生装置，其特征在于，所述第一频率产生电路是振荡器，而所述第二频率产生电路是频率合成器，以及所述频率合成器耦接至所述振荡器并接收所述第一时钟信号以依据所述第一时钟信号来产生所述第二时钟信号。 

3.如权利要求1所述的时钟信号产生装置，其特征在于，另包含有： 

振荡器，用以提供时钟信号； 

其中所述第一、第二频率产生电路分别为第一、第二频率合成器，并依据所述振荡器所提供的所述时钟信号，分别产生所述第一、第二时钟信号。 

4.如权利要求1所述的时钟信号产生装置，其特征在于，另包含有： 

外部连接垫，用以提供所述振荡频率控制设定至所述输出电路。 

5.如权利要求1所述的时钟信号产生装置，其特征在于，所述输出电路包含有： 

第一复用器，耦接至所述第一频率产生电路及所述第二频率产生电路， 用以依据所述振荡频率控制设定，选择性地输出所述第一时钟信号与所述第二时钟信号的其中之一作为所述第一输出端的所述输出信号；以及 

第二复用器，耦接至所述第一频率产生电路及所述第二频率产生电路，用以依据所述振荡频率控制设定，选择性地输出所述第一时钟信号与所述第二时钟信号的其中另一作为所述第二输出端的所述输出信号。 

6.如权利要求1所述的时钟信号产生装置，其特征在于，所述设定信号选取电路包含有复用器，所述复用器用来依据所述振荡频率控制设定，选择性地输出所述第一设定信号与所述第二设定信号的其中之一至所述第二频率产生电路，以调整所述第二振荡频率，其中所述第一设定信号由外部芯片系统中的时钟产生器所产生，而所述第二设定信号由外部电压转换电路所产生。 

7.如权利要求1所述的时钟信号产生装置，其特征在于，所述第二频率产生电路是频率合成器，并包含有可控制振荡电路，当所述第一频率产生电路稳定输出所述第一时钟信号以及工作电压也稳定时，所述频率合成器接收重置信号，所述重置信号用来重置所述频率合成器中的所述可控制振荡电路。 

8.如权利要求1所述的时钟信号产生装置，其特征在于，所述第二频率产生电路是在所述第二振荡频率锁定后并等待特定时间时对所述第二振荡频率进行校正，以调校所述第二振荡频率的频率抖动。 

9.如权利要求8所述的时钟信号产生装置，其特征在于，所述时钟信号产生装置另包含有触发器，所述触发器是用来储存频率校正的调校结果值。 

10.一种使用于时钟信号产生装置的方法，其特征在于，其包含有： 

产生具有第一振荡频率的第一时钟信号； 

产生具有第二振荡频率的第二时钟信号； 

提供具有第一输出端与第二输出端的输出电路，并使用所述输出电路来接收所述第一时钟信号与所述第二时钟信号，以及依据同一振荡频率控制设定，输出所述第一时钟信号与所述第二时钟信号的其中之一信号作为通过所述第一输出端所输出的输出信号，并输出所述第一时钟信号与所述第二时钟信号中的其中另一信号作为通过所述第二输出端所输出的输出信号；以及 

根据所述振荡频率控制设定，选取第一设定信号与第二设定信号中的其中之一，并利用所选取的设定信号调校所述第二振荡频率。 

11.如权利要求10所述的方法，其特征在于，产生具有所述第一振荡频率的所述第一时钟信号的步骤包含有： 

使用振荡器来产生所述第一时钟信号；以及 

产生具有所述第二振荡频率的所述第二时钟信号的步骤包含有： 

接收所述第一时钟信号，并通过频率合成操作以依据所述第一时钟信号来产生所述第二时钟信号。 

12.如权利要求10所述的方法，其特征在于，另包含有： 

使用振荡电路来提供时钟信号；以及 

产生具有所述第一振荡频率的所述第一时钟信号的步骤包含有： 

接收所述振荡电路所提供的所述时钟信号，并通过频率合成操作以依据所述时钟信号来产生所述第一时钟信号；以及 

产生具有所述第二振荡频率的所述第二时钟信号的步骤包含有： 

接收所述振荡电路所提供的所述时钟信号，并通过另一频率合成操作以依据所述时钟信号来产生所述第二时钟信号。 

13.如权利要求10所述的方法，其特征在于，另包含有： 

提供外部连接垫，并使用所述外部连接垫来提供所述振荡频率控制设定。 

14.如权利要求10所述的方法，其特征在于，输出所述第一时钟信号与所述第二时钟信号的其中之一信号作为通过所述第一输出端所输出的输出信号的步骤包含有： 

依据所述振荡频率控制设定，通过第一复用器选择性地输出所述第一时钟信号与所述第二时钟信号的其中之一作为所述第一输出端的输出信号；以及 

输出所述第一时钟信号与所述第二时钟信号中的其中另一信号作为通过 所述第二输出端所输出的输出信号的步骤包含有： 

依据所述振荡频率控制设定，通过第二复用器选择性地输出所述第一时钟信号与所述第二时钟信号的其中另一作为所述第二输出端的输出信号。 

15.如权利要求10所述的方法，其特征在于，所述第一设定信号由外部芯片系统中的时钟产生器所产生，而所述第二设定信号由外部电压转换电路所产生。 

16.如权利要求10所述的方法，其特征在于，产生具有所述第二振荡频率的所述第二时钟信号的步骤包含有： 

通过频率合成操作来产生所述第二时钟信号，其中所述频率合成操作包含可控制振荡操作；以及 

所述方法另包含有： 

当所述第一振荡频率操作稳定地产生所述第一时钟信号及工作电压也稳定时，输入重置信号至所述频率合成操作，其中所述重置信号用来重置所述可控制振荡操作。 

17.如权利要求10所述的方法，其特征在于，另包含有： 

在所述第二振荡频率锁定后并等待特定时间后，对所述第二振荡频率进行校正，以调校所述第二振荡频率的频率抖动。 

18.如权利要求17所述的方法，其特征在于，另包含有： 

提供触发器，并使用所述触发器用来储存频率校正的调校结果值。