RU2008142153A - Полуизолирующая нитридная полупроводниковая подложка и способ ее производства, нитридная полупроводниковая эпитаксиальная подложка и полевой транзистор - Google Patents
Полуизолирующая нитридная полупроводниковая подложка и способ ее производства, нитридная полупроводниковая эпитаксиальная подложка и полевой транзистор Download PDFInfo
- Publication number
- RU2008142153A RU2008142153A RU2008142153/28A RU2008142153A RU2008142153A RU 2008142153 A RU2008142153 A RU 2008142153A RU 2008142153/28 A RU2008142153/28 A RU 2008142153/28A RU 2008142153 A RU2008142153 A RU 2008142153A RU 2008142153 A RU2008142153 A RU 2008142153A
- Authority
- RU
- Russia
- Prior art keywords
- nitride semiconductor
- dislocation
- semi
- crystalline
- semiconductor substrate
- Prior art date
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
1. Способ производства полуизолирующей нитридной полупроводниковой подложки для получения автономной полуизолирующей нитридной полупроводниковой подложки, имеющей удельное сопротивление не меньше, чем 1·105 Ом·см и толщину не менее чем 100 мкм, включающий в себя стадии: !образования на расположенной снизу подложке (1) маски (3), в которой островные или полосчатые покрывающие части, имеющие ширину или диаметр Ds от 10 до 100 мкм, располагают с интервалом Dw от 250 до 2000 мкм; ! выращивания нитридного полупроводникового кристалла (5) на указанной расположенной снизу подложке (1) способом HVPE при температуре выращивания от 1040 до 1150°C, с помощью введения газообразного исходного материала элемента III группы и газообразного исходного материала элемента V группы, для которых отношение элемента группы V к элементу группы III R5/3 устанавливают от 1 до 10, и газа, содержащего железо; и ! удаления указанной расположенной снизу подложки (1). ! 2. Способ производства полуизолирующей нитридной полупроводниковой подложки по п.1, в котором ! указанный нитридный полупроводниковый кристалл (5), имеющий по существу плоскую кристаллическую поверхность, за исключением указанной покрывающей части, выращивают, устанавливая отношение элемента группы V к элементу группы III R5/3 от 1 до 5 и устанавливая температуру выращивания от 1090 до 1150°C. ! 3. Способ производства полуизолирующей нитридной полупроводниковой подложки по п.1, в котором указанный нитридный полупроводниковый кристалл (5), имеющий фасет (5f), чья нижняя часть расположена в указанной покрывающей части, а пик расположен в положении, промежуточном между смежными указанными покрывающими частями, выращи
Claims (6)
1. Способ производства полуизолирующей нитридной полупроводниковой подложки для получения автономной полуизолирующей нитридной полупроводниковой подложки, имеющей удельное сопротивление не меньше, чем 1·105 Ом·см и толщину не менее чем 100 мкм, включающий в себя стадии:
образования на расположенной снизу подложке (1) маски (3), в которой островные или полосчатые покрывающие части, имеющие ширину или диаметр Ds от 10 до 100 мкм, располагают с интервалом Dw от 250 до 2000 мкм;
выращивания нитридного полупроводникового кристалла (5) на указанной расположенной снизу подложке (1) способом HVPE при температуре выращивания от 1040 до 1150°C, с помощью введения газообразного исходного материала элемента III группы и газообразного исходного материала элемента V группы, для которых отношение элемента группы V к элементу группы III R5/3 устанавливают от 1 до 10, и газа, содержащего железо; и
удаления указанной расположенной снизу подложки (1).
2. Способ производства полуизолирующей нитридной полупроводниковой подложки по п.1, в котором
указанный нитридный полупроводниковый кристалл (5), имеющий по существу плоскую кристаллическую поверхность, за исключением указанной покрывающей части, выращивают, устанавливая отношение элемента группы V к элементу группы III R5/3 от 1 до 5 и устанавливая температуру выращивания от 1090 до 1150°C.
3. Способ производства полуизолирующей нитридной полупроводниковой подложки по п.1, в котором указанный нитридный полупроводниковый кристалл (5), имеющий фасет (5f), чья нижняя часть расположена в указанной покрывающей части, а пик расположен в положении, промежуточном между смежными указанными покрывающими частями, выращивают устанавливая отношение элемента группы V к элементу группы III R5/3 от 1 до 10 и устанавливая температуру выращивания от 1040 до 1070°C.
4. Нитридная полупроводниковая подложка, имеющая удельное сопротивление не менее чем 1·105 Ом·см, толщину не менее чем 100 мкм, и радиус кривизны деформации не меньше, чем 3 м, содержащая:
островную или полосчатую дислокационно-концентрированную кристаллическую область (5h, 5h), имеющую диаметр или ширину Ds от 10 до 100 мкм и повторяющуюся с интервалом Dw от 250 до 2000 мкм;
дислокационно-объединенную кристаллическую область роста фасета (5z, 5z), повторяющимся образом расположенную между смежными указанными дислокационно-концентрированными кристаллическими областями (5h, 5h), и
дислокационно-объединенную кристаллическую область роста С-грани (5y), расположенную между указанными дислокационно-объединенными кристаллическими областями роста фасета (5z, 5z).
5. Нитридная полупроводниковая эпитаксиальная подложка, имеющая радиус кривизны деформации не менее чем 3 м, содержащая:
полуизолирующую нитридную полупроводниковую подложку (5s), включающую в себя островную или полосчатую дислокационно-концентрированную кристаллическую область (5h, 5h), имеющую диаметр или ширину Ds от 10 до 100 мкм и повторяющуюся с интервалом Dw от 250 до 2000 мкм, дислокационно-объединенную кристаллическую область роста фасета (5z, 5z), повторяющимся образом расположенную между смежными указанными дислокационно-концентрированными кристаллическими областями (5h, 5h) и дислокационно-объединенную кристаллическую область роста С-грани (5y), расположенную между указанными дислокационно-объединенными кристаллическими областями роста фасета (5z, 5z) и имеющую удельное сопротивление не меньше, чем 1·105 Ом·см и толщину не меньше, чем 10 мкм; и
нитридный полупроводниковый эпитаксиальный слой (202, 204), предусмотренный на указанной полуизолирующей нитридной полупроводниковой подложке (5s).
6. Полевой транзистор, содержащий:
полуизолирующую нитридную полупроводниковую подложку (5s), включающую в себя островную или полосчатую дислокационно-концентрированную кристаллическую область (5h, 5h), имеющую диаметр или ширину Ds от 10 до 100 мкм и повторяющуюся с интервалом Dw от 250 до 2000 мкм, дислокационно-объединенную кристаллическую область роста фасета (5z, 5z), повторяющимся образом расположенную между смежными указанными дислокационно-концентрированными кристаллическими областями (5h, 5h) и дислокационно-объединенную кристаллическую область роста С-грани (5y), расположенную между дислокационно-объединенными кристаллическими областями роста фасета (5z, 5z) и имеющую удельное сопротивление не меньше, чем 1·105 Ом·см;
нитридный полупроводниковый эпитаксиальный слой (202, 204), предусмотренный на указанной полуизолирующей нитридной полупроводниковой подложке (5s); и
электрод затвора 208, электрод истока 206 и электрод стока 207, предусмотренный на указанном нитридном полупроводниковом слое (202, 204), и
указанный электрод затвора 208, сформированный на кристаллической области, отличной от указанной дислокационно-концентрированной кристаллической области (5h).
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007275889 | 2007-10-24 | ||
| JP2007-275889 | 2007-10-24 | ||
| JP2008-113287 | 2008-04-24 | ||
| JP2008113287A JP4985533B2 (ja) | 2007-10-24 | 2008-04-24 | 半絶縁性窒化物半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2008142153A true RU2008142153A (ru) | 2010-04-27 |
Family
ID=40726362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2008142153/28A RU2008142153A (ru) | 2007-10-24 | 2008-10-23 | Полуизолирующая нитридная полупроводниковая подложка и способ ее производства, нитридная полупроводниковая эпитаксиальная подложка и полевой транзистор |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP4985533B2 (ru) |
| CN (1) | CN101441999A (ru) |
| RU (1) | RU2008142153A (ru) |
| TW (1) | TW200937499A (ru) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011001830A1 (ja) * | 2009-06-30 | 2011-01-06 | 日本碍子株式会社 | Iii族金属窒化物単結晶の製造方法 |
| JP2012074544A (ja) * | 2010-09-29 | 2012-04-12 | Ngk Insulators Ltd | 半導体素子および半導体素子の作製方法 |
| JP5559669B2 (ja) * | 2010-12-09 | 2014-07-23 | 日本碍子株式会社 | Ｉｉｉ族窒化物単結晶の製造方法およびこれに用いる種結晶基板 |
| JP5333479B2 (ja) * | 2011-02-15 | 2013-11-06 | 住友電気工業株式会社 | 半導体デバイスの製造方法 |
| JP2013206976A (ja) * | 2012-03-27 | 2013-10-07 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| JP2015070085A (ja) * | 2013-09-27 | 2015-04-13 | Ｄｏｗａエレクトロニクス株式会社 | 電子デバイス用エピタキシャル基板およびその製造方法 |
| JP6669157B2 (ja) * | 2015-02-23 | 2020-03-18 | 三菱ケミカル株式会社 | Ｃ面ＧａＮ基板 |
| FR3091020B1 (fr) * | 2018-12-21 | 2023-02-10 | Saint Gobain Lumilog | SUBSTRAT SEMI-CONDUCTEUR CO-DOPE n |
| WO2020171147A1 (ja) * | 2019-02-22 | 2020-08-27 | 三菱ケミカル株式会社 | ＧａＮ結晶および基板 |
| WO2021130807A1 (ja) * | 2019-12-23 | 2021-07-01 | 日本電信電話株式会社 | モノリシックミラーの作製方法 |
| JP7469051B2 (ja) * | 2020-01-15 | 2024-04-16 | 住友化学株式会社 | 窒化物結晶基板の製造方法、窒化物結晶基板および積層構造体 |
| US12166102B2 (en) | 2020-12-18 | 2024-12-10 | Innoscience (Suzhou) Technology Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US12027615B2 (en) | 2020-12-18 | 2024-07-02 | Innoscience (Suzhou) Technology Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN118422329B (zh) * | 2024-07-05 | 2024-11-05 | 江苏能华微电子科技发展有限公司 | 掺铁GaN缓冲层和GaN微波功率器件的外延生长方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3801125B2 (ja) * | 2001-10-09 | 2006-07-26 | 住友電気工業株式会社 | 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法 |
| JP4117156B2 (ja) * | 2002-07-02 | 2008-07-16 | 日本電気株式会社 | Ｉｉｉ族窒化物半導体基板の製造方法 |
| JP4720125B2 (ja) * | 2004-08-10 | 2011-07-13 | 日立電線株式会社 | Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体 |
| JP5260831B2 (ja) * | 2006-01-05 | 2013-08-14 | 古河機械金属株式会社 | Ｉｉｉ族窒化物半導体結晶の製造方法、ｉｉｉ族窒化物半導体基板の製造方法および半導体装置の製造方法 |
| JP2007191321A (ja) * | 2006-01-17 | 2007-08-02 | Sumitomo Electric Ind Ltd | 窒化物基板の製造方法と窒化物基板及び窒化物系半導体デバイス |
-
2008
- 2008-04-24 JP JP2008113287A patent/JP4985533B2/ja not_active Expired - Fee Related
- 2008-10-17 TW TW97140054A patent/TW200937499A/zh unknown
- 2008-10-23 RU RU2008142153/28A patent/RU2008142153A/ru unknown
- 2008-10-24 CN CN 200810172909 patent/CN101441999A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009120465A (ja) | 2009-06-04 |
| JP4985533B2 (ja) | 2012-07-25 |
| TW200937499A (en) | 2009-09-01 |
| CN101441999A (zh) | 2009-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2008142153A (ru) | Полуизолирующая нитридная полупроводниковая подложка и способ ее производства, нитридная полупроводниковая эпитаксиальная подложка и полевой транзистор | |
| KR100450316B1 (ko) | 탄화 규소 및 이의 제조 방법 | |
| EP2584071B1 (en) | Low 1c screw dislocation 3 inch silicon carbide wafer | |
| TW200510252A (en) | Semiconductor layer | |
| KR101204029B1 (ko) | 질화갈륨 단결정 후막의 제조방법 | |
| US10026610B2 (en) | Silicon carbide semiconductor device manufacturing method | |
| RU2401481C2 (ru) | КРИСТАЛЛИЧЕСКАЯ ПОДЛОЖКА ИЗ AlxGayIn1-x-yN, ПОЛУПРОВОДНИКОВЫЙ ПРИБОР И СПОСОБ ЕГО ИЗГОТОВЛЕНИЯ | |
| EP1724378A3 (en) | Epitaxial substrate, semiconductor element, manufacturing method for epitaxial substrate and method for unevenly distributing dislocations in group III nitride crystal | |
| CN103620095A (zh) | 碳化硅单晶基板及其制造方法 | |
| TW200833883A (en) | Process for producing group III nitride crystal, group III nitride crystal substrate, and group III nitride semiconductor device | |
| KR20100086076A (ko) | Ⅲ족 질화물계 화합물 반도체의 제조 방법, ⅲ족 질화물계 화합물 반도체가 형성된 웨이퍼, 그리고 ⅲ족 질화물계 화합물 반도체 소자 | |
| KR20110116203A (ko) | 탄화규소 반도체 장치의 제조 방법 | |
| RU2008130820A (ru) | Способ роста кристаллов нитрида галлия, подложки из кристаллов нитрида галлия, способ получения эпитаксиальных пластин и эпитаксиальные пластины | |
| Honda et al. | Selective area growth of GaN microstructures on patterned (1 1 1) and (0 0 1) Si substrates | |
| WO2009007907A3 (en) | Single crystal growth on a mis-matched substrate | |
| CA2641016A1 (en) | Semi-insulating nitride semiconductor substrate and method of manufacturing the same, nitride semiconductor epitaxial substrate, and field-effect transistor | |
| CN102939642B (zh) | 半导体晶片及其制造方法 | |
| JP2010512668A5 (ru) | ||
| CN214043599U (zh) | 含Al氮化物半导体结构及器件 | |
| US7154163B2 (en) | Epitaxial structure of gallium nitride series semiconductor device utilizing two buffer layers | |
| JP2004343133A (ja) | 炭化珪素製造方法、炭化珪素及び半導体装置 | |
| JP5168786B2 (ja) | 縦型トランジスタを作製する方法 | |
| KR101153862B1 (ko) | 전자 소자용 ＧａＮ 웨이퍼 및 그 제조 방법 | |
| JP2013209273A (ja) | 周期表第１３族金属窒化物半導体結晶 | |
| CN112602171A (zh) | 外延基板 |