JP5168786B2 - 縦型トランジスタを作製する方法 - Google Patents

Description

本発明は、縦型トランジスタを作製する方法、窒化物半導体を成長する方法および縦型トランジスタに関する。

特許文献１には、III族窒化物系化合物半導体の製造方法が記載されている。エピタキシャル成長領域を区分するように設けられた格子状のマスクによりエピタキシャル成長を行う。このマスクを用いる成長では、隣接する成長領域のエッジ部分との間、マスクの帯の中央部にIII族窒化物系化合物半導体の消費領域が形成されている。この消費量領域のおかげで、成長領域Ｄのエッジ部分に不必要にIII族及びV族の原料が供給されることが無い。これにより、素子形成領域Ｄのエッジ部分と中央部とでIII族及びV族の原料の供給量の差が抑制され、素子領域Ｄ中央部が凹部となることがない。この結果、成長領域を区分したエピタキシャル成長において、エッジ部が盛り上がらない。

非特許文献１には、ＳｉＣトランジスタが記載されている。このＳｉＣトランジスタは、イオン注入により形成されたｎ型ドリフト領域と、このｎ型ドリフト領域内にエピタキシャル法に埋め込み成長されたｐウエル領域とを含む。
特開２００２−２９９２５１号公報 AIST Today, Vol.4, No. 2, pp.9

マスクを用いた埋め込みエピタキシャル成長では、埋め込み領域の周辺部における成長速度は、埋め込み領域の中央部における成長速度に比べて増大する。この現象により、埋め込み領域の周辺部の膜厚は、目標値より大きくなる。このため、埋め込み成長後、エピタキシャル成長表面の平坦性が劣化する。

マスク上にはエピタキシャル成長が行われないので、マスク上に到達した原料は結晶成長のための消費されることない余剰原料である。これは埋め込み領域に拡散する。余剰原料は、埋め込み領域に拡散しながら消費される。このため、特にマスクと埋め込み領域との境界では成長速度が増加するけれども、埋め込み領域の中央部分では、あまり成長速度は増加しない。結果的に、埋め込み領域における膜厚分布が大きくなる。

特許文献１に記載された方法では、マスクの中心部分に原料を消費する領域を設けている。この領域では余剰な原料が消費されるので、埋め込み領域への原料拡散が抑制される。この結果、成長領域のエッジ部における盛り上がりが低減される。

この方法では、シリコン基板上に窒化物系半導体を形成している。マスクを用いて成長された埋め込み領域内にトランジスタ全体を形成する。このため、埋め込み領域の面積は、０．０１ｍｍ^２以上であり、その領域の一辺は約１００μｍである。つまり、特許文献１の方法は、大きな領域に埋め込み成長するための方法である。また、特許文献１では、埋め込み用のマスクで覆われた領域にトランジスタの一部および全部を作製しない。

本発明は、このような事情を鑑みてなされたものであり、エピタキシャル成長領域の表面の平坦性を向上できる縦型トランジスタを作製する方法を提供することを目的とし、また表面の平坦性が改善可能な構造を有する縦型トランジスタを提供することを目的とし、さらにエピタキシャル成長領域の表面の平坦性を向上できる窒化物半導体を成長する方法を提供することを目的とする。

本発明に係る一側面は、縦型トランジスタを作製する方法である。この方法は、（ａ）第１導電型窒化ガリウム系半導体膜を導電性基板上に形成する工程と、（ｂ）第２導電型窒化ガリウム系半導体膜を前記第１導電型窒化ガリウム系半導体膜上に形成する工程と、（ｃ）前記縦型トランジスタのウエル領域のためのマスクを前記第２導電型窒化ガリウム系半導体膜上に形成する工程と、（ｄ）前記マスクを用いて前記第２導電型窒化ガリウム系半導体膜および前記第１導電型窒化ガリウム系半導体膜をエッチングして、複数の第２導電型窒化ガリウム系半導体領域を形成する工程と、（ｅ）前記複数の第２導電型窒化ガリウム系半導体領域を形成した後に、前記マスクを用いて別の第１導電型窒化ガリウム系半導体膜を選択的に成長する工程とを備える。

本発明に係る方法によれば、ウエル領域のためのマスクを用いて第２導電型および第１導電型窒化ガリウム系半導体膜をエッチングして複数の第２導電型窒化ガリウム系半導体領域を形成する。この後に、マスクを用いて別の第１導電型窒化ガリウム系半導体膜を選択的に成長するので、別の第１導電型窒化ガリウム系半導体膜が第２導電型窒化ガリウム系半導体領域の各々を囲むように成長される。これ故に、孤立した領域に半導体を堆積することがないので、マスクの縁に沿った堆積物の盛り上がりが小さくできる。

本発明の一側面では、前記マスクは、第１の部分および該第１の部分の隣に位置する第２の部分を含み、前記第１の部分と前記第２の部分との間の最小間隔W１は、前記第１の部分のエッジ上の第１の点と前記第２の部分のエッジ上の第２の点との間の距離により規定され、前記マスクのマスク幅Ｍ１は、前記第１の部分のエッジ上の前記第１の点と前記第１の部分のエッジ上の第３の点との間の距離により規定され、前記第１、第２および第３の点は直線上に位置しており、前記最小間隔Ｗ１および前記マスク幅はＷ１／Ｍ１≧１を満たすことが好ましい。

本発明に係る方法によれば、条件Ｗ１／Ｍ１≧１が満されると、結晶成長される部分（原料が消費される部分）の幅Ｗ１が、マスク幅（原料が消費されない部分）に比べて大きいので、さらに、マスクの縁に沿った堆積物の盛り上がりが小さくできる。また、別の第１導電型窒化ガリウム系半導体膜が第２導電型窒化ガリウム系半導体領域の各々を囲むように成長されるので、結晶成長される部分（原料が消費される部分）を形成することが容易であり、上記の条件を満足することが容易である。

本発明に係る一側面では、前記マスク幅Ｍ１は１μｍ以上であることができる。前記マスク幅Ｍ１は１００μｍ以下であることができる。本発明の方法によれば、マスク幅Ｍ１は上記の範囲であることが好適である。マスクが縦型トランジスタのウエル領域のための形状を規定するので、この条件が容易に満たされる。

本発明に係る一側面では、前記別の第１導電型窒化ガリウム系半導体膜の厚さは１０ｎｍ以上であることができる。本発明に係る方法によれば、１０ｎｍ以上の堆積でも、マスクの縁に盛り上がりが生じる可能性が小さくなる。

本発明に係る方法によれば、前記マスクはシリコン酸化物層およびシリコン窒化物層の少なくともいずれかを含むことが好ましい。本発明に係る方法によれば、選択成長を行うことが容易になる。

本発明に係る一側面では、前記第１導電型窒化ガリウム系半導体膜のドーパント濃度は、前記別の第１導電型窒化ガリウム系半導体膜のドーパント濃度と異なる。本発明に係る方法によれば、ドーパント濃度に差を設けることができるので、トランジスタ特性を調整できる。

本発明に係る一側面は、縦型トランジスタを作製する方法である。この方法は、（ａ） 第１導電型窒化ガリウム系半導体膜を導電性基板上に形成する工程と、（ｂ）第２導電型窒化ガリウム系半導体膜を前記第１導電型窒化ガリウム系半導体膜上に形成する工程と、（ｃ）第１導電型を有する窒化ガリウム系半導体膜を前記第２導電型窒化ガリウム系半導体膜上に形成する工程と、（ｄ）前記縦型トランジスタのキャリア供給領域のための第１のマスクを前記窒化ガリウム系半導体膜上に形成する工程と、（ｅ）前記第１のマスクを用いて前記窒化ガリウム系半導体膜および前記第２導電型窒化ガリウム系半導体膜をエッチングして、複数の第１導電型窒化ガリウム系半導体領域を形成する工程と、（ｆ）前記第２導電型窒化ガリウム系半導体膜をエッチングした後に、前記第１のマスクを用いて別の第２導電型窒化ガリウム系半導体膜を選択的に成長する工程とを備える。

本発明に係る方法によれば、第１のマスクを用いて第２導電型および第１導電型窒化ガリウム系半導体膜をエッチングして複数の第１導電型窒化ガリウム系半導体領域を形成する。この後に、第１のマスクを用いて別の第２導電型窒化ガリウム系半導体膜を選択的に成長するので、別の第２導電型窒化ガリウム系半導体膜が第１導電型窒化ガリウム系半導体領域の各々を囲むように成長される。これ故に、孤立した領域に半導体が堆積されるがないので、第２のマスクの縁に沿った堆積物の盛り上がりが小さくできる。

本発明に係る一側面は、（ｇ）前記縦型トランジスタのウエル領域のための第２のマスクを前記別の第２導電型窒化ガリウム系半導体膜および前記第１導電型窒化ガリウム系半導体領域上に形成する工程と、（ｈ）前記第２のマスクを用いて前記別の第２導電型窒化ガリウム系半導体膜および前記第１導電型窒化ガリウム系半導体膜をエッチングして、複数の第２導電型窒化ガリウム系半導体領域を形成する工程と、（ｉ）前記第１導電型窒化ガリウム系半導体膜をエッチングした後に、前記第２のマスクを用いて別の第１導電型窒化ガリウム系半導体膜を選択的に成長する工程とを備えることができる。

本発明に係る方法によれば、第２のマスクを用いて別の第２導電型窒化ガリウム系半導体膜および第１導電型窒化ガリウム系半導体膜をエッチングして複数の第２導電型窒化ガリウム系半導体領域を形成した後に、第２のマスクを用いて別の第１導電型窒化ガリウム系半導体膜を選択的に成長するので、別の第１導電型窒化ガリウム系半導体膜が第２導電型窒化ガリウム系半導体領域の各々を囲むように成長される。これ故に、孤立した領域に半導体が堆積されるがないので、マスクの縁に沿った堆積物の盛り上がりが小さくできる。

本発明に係る一側面では、前記第１のマスクは、第１の部分および該第１の部分の隣に位置する第２の部分を含み、前記第１の部分と前記第２の部分との間の最小間隔Ｗ２は、前記第１の部分のエッジ上の第１の点と前記第２の部分のエッジ上の第２の点との間の距離により規定され、前記第１のマスクのマスク幅Ｍ２は、前記第１の部分のエッジ上の前記第１の点と前記第１の部分のエッジ上の第３の点との間の距離により規定されており、前記第１、第２および第３の点は直線上に位置しており、前記最小間隔Ｗ２および前記第１のマスク幅はＷ２／Ｍ２≧１を満たす。

本発明に係る方法によれば、条件Ｗ２／Ｍ２≧１が満されると、結晶成長される部分（原料が消費される部分）の幅Ｗ２が、第１のソースのマスク幅（原料が消費されない部分）に比べて大きいので、さらに、ソースマスクの縁に沿った堆積物の盛り上がりが小さくできる。また、別の第２導電型窒化ガリウム系半導体膜が第１導電型窒化ガリウム系半導体領域の各々を囲むように成長されるので、結晶成長される部分（原料が消費される部分）を形成することが容易であり、上記の条件を満足することが容易である。

本発明に係る一側面では、前記第１のマスクの前記マスク幅Ｍ２は、１μｍ以上であることができる。前記第１のマスクの前記マスク幅Ｍ２は、１００μｍ以下であることができる。

本発明に係る方法によれば、前記マスク幅Ｍ２は上記の範囲であることが好適である。第１のマスクが縦型トランジスタのキャリア供給領域のための形状を規定するので、この条件が容易に満たされる。

本発明に係る一側面では、前記別の第２導電型窒化ガリウム系半導体膜の厚さは１０ｎｍ以上であることができる。

本発明に係る方法によれば、１０ｎｍ以上の堆積を行うと、マスクの縁に盛り上がりが生じる可能性が小さくなる。

本発明に係る方法によれば、前記第１のマスクはシリコン酸化物層およびシリコン窒化物層の少なくともいずれかを含むことが好ましい。本発明に係る方法によれば、選択成長を行うことが容易になる。

本発明に係る一側面では、前記第１導電型窒化ガリウム系半導体膜のドーパント濃度は、前記別の第１導電型窒化ガリウム系半導体膜のドーパント濃度と異なる。

本発明に係る方法によれば、ドーパント濃度に差を設けることができるので、トランジスタ特性を調整できる。

本発明の別の側面に係る縦型トランジスタは、（ａ）窒化ガリウム系半導体から成る第１導電型半導体領域と、（ｂ）窒化ガリウム系半導体から成る第２導電型ウエル領域と、（ｃ）前記第２導電型ウエル領域の底面を覆っており窒化ガリウム系半導体から成る第１のドリフト領域と、（ｄ）前記第２導電型ウエル領域の側面を覆っており窒化ガリウム系半導体から成る第２のドリフト領域と、（ｅ）前記第２導電型ウエル領域、前記第２のドリフト領域および前記第１導電型半導体領域上に設けられたゲート絶縁層と、（ｆ）前記ゲート絶縁層上に設けられたゲート電極とを備え、前記第１のドリフト領域のドーパント濃度は前記第２のドリフト領域のドーパント濃度と異なり、前記第２のドリフト領域の厚さは前記第２導電型ウエル領域の厚さより大きい。

本発明に係る縦型トランジスタでは、ドリフト領域が第１および第２のドリフト領域から構成されるので、第２のドリフト領域の厚さを第２導電型ウエル領域の深さより小さくできると共に、第１のドリフト領域と第２のドリフト領域と間にドーパント濃度を設けることができる。これらにより、トランジスタ特性を調整できる。また、エピタキシャル膜の表面を平坦化することができる。

本発明の別の側面に係る縦型トランジスタは、（ａ）導電性支持基体上に設けられており窒化ガリウム系半導体から成る複数の第１の第２導電型ウエル領域と、（ｂ）前記第１の第２導電型ウエル領域上にそれぞれ設けられており窒化ガリウム系半導体から成る複数の第１導電型半導体領域と、（ｃ）前記第１の第２導電型ウエル領域上に位置すると共に前記第１導電型半導体領域の側面を覆うように設けられた複数の第２の第２導電型ウエル領域と、（ｄ）前記第１の第２導電型ウエル領域と前記導電性支持基体との間に設けられると共に、前記第２の第２導電型ウエル領域間に設けられた第１導電型窒化ガリウム系ドリフト領域と、（ｅ）前記第２の第２導電型ウエル領域、前記第１導電型窒化ガリウム系ドリフト領域および前記第１導電型半導体領域上に設けられたゲート絶縁層と、（ｆ）前記ゲート絶縁層上に設けられたゲート電極とを備え、前記第１の第２導電型ウエル領域のドーパント濃度は前記第２の第２導電型ウエル領域のドーパント濃度と異なる。

本発明に係る縦型トランジスタでは、ウエル領域が第１および第２の第２導電型ウエル領域から構成されるので、第１の第２導電型ウエル領域と第２の第２導電型ウエル領域と間にドーパント濃度を設けることができる。これらにより、トランジスタ特性を調整できる。また、エピタキシャル膜の表面を平坦化することができる。

本発明の別の側面に係る縦型トランジスタでは、前記第１導電型窒化ガリウム系ドリフト領域は、導電性支持基体上に設けられた第１のドリフト領域と、前記導電性支持基体と前記第１のドリフト領域との間に設けられた第２のドリフト領域とを含み、前記第２のドリフト領域は、前記第１の第２導電型ウエル領域の底面を覆っており、前記第１のドリフト領域は、前記第２の第２導電型ウエル領域の側面を覆っており、前記第１のドリフト領域の厚さは前記第２の第２導電型ウエル領域の厚さより大きい。

本発明に係る縦型トランジスタでは、ウエル領域に加えて、ドリフト領域が第１および第２のドリフト領域から構成されるので、第２のドリフト領域の厚さを第２導電型ウエル領域の深さより大きくできると共に、第１のドリフト領域と第２のドリフト領域と間にドーパント濃度を設けることができる。これらにより、トランジスタ特性を調整できる。また、エピタキシャル膜の表面を平坦化することができる。

本発明の更なる別の側面は、窒化物半導体を成長する方法である。この方法は、（ａ）第１導電型窒化ガリウム系半導体領域上に第２導電型窒化ガリウム系半導体膜を形成する工程と、（ｂ）互いに隔置された複数のマスク部分を有するマスクを前記第２導電型窒化ガリウム系半導体膜上に形成する工程と、（ｃ）前記マスクを用いて前記第２導電型窒化ガリウム系半導体膜および前記第１導電型窒化ガリウム系半導体膜をエッチングして、複数の第２導電型窒化ガリウム系半導体領域を形成する工程と、（ｄ）前記エッチングの後に、前記マスクを用いて別の第１導電型窒化ガリウム系半導体膜を選択的に成長する工程とを備える。

本発明に係る方法によれば、互いに隔置された複数のマスク部分を有するマスクを用いて第２導電型および第１導電型窒化ガリウム系半導体膜をエッチングするので、互いに隔置された複数の第２導電型窒化ガリウム系半導体領域が形成される。この後に、該マスクを用いて別の第１導電型窒化ガリウム系半導体膜を選択的に成長するので、別の第１導電型窒化ガリウム系半導体膜が第２導電型窒化ガリウム系半導体領域の各々を囲むように成長される。これ故に、孤立した領域に半導体が堆積されるがないので、マスクの縁に沿った堆積物の盛り上がりが小さくできる。

本発明の更なる別の側面では、前記マスクは第１の部分及び該第１の部分の隣に位置する第２の部分を含み、前記第１の部分のエッジ上の第１の点と前記第２の部分のエッジ上の第２の点との間の距離が前記第１の部分と前記第２の部分との間の最小間隔Ｗ１であり、前記第１の部分のエッジ上の前記第１の点と前記第１の部分のエッジ上の第３の点との間の距離がマスク幅Ｍ１であり、前記第１、第２および第３の点は直線上に位置しており、前記最小間隔Ｗ１および前記マスク幅は、Ｗ１／Ｍ１≧１を満たすことが好ましい。

本発明に係る方法によれば、条件Ｗ１／Ｍ１≧１が満されると、結晶成長される部分（原料が消費される部分）の幅Ｗ１が、マスク幅（原料が消費されない部分）に比べて大きいので、さらに、マスクの縁に沿った堆積物の盛り上がりが小さくできる。また、別の第１導電型窒化ガリウム系半導体膜が第２導電型窒化ガリウム系半導体領域の各々を囲むように成長されるので、結晶成長される部分（原料が消費される部分）を形成することが容易であり、上記の条件を満足することが容易である。

本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。

以上説明したように、本発明の一側面によれば、エピタキシャル成長領域の表面の平坦性を向上できる縦型トランジスタを作製する方法が提供される。また、本発明の別の側面によれば、表面の平坦性が改善可能な構造を有する縦型トランジスタが提供される。更に、本発明の更なる別の側面によれば、エピタキシャル成長領域表面の平坦性を向上できる窒化物半導体を成長する方法が提供される。

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の縦型トランジスタを作製する方法、窒化物半導体を成長する方法および縦型トランジスタに係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。

（第１の実施の形態）
図１（Ａ）、図１（Ｂ）、図２（Ａ）、図２（Ｂ）、図３（Ａ）、図３（Ｂ）、図４（Ａ）および図４（Ｂ）は、本実施の形態に係る縦型トランジスタを作製する方法における工程を示す図面である。図１（Ａ）に示されるように、導電性基板１１を準備する。導電性基板としては、例えば窒化ガリウム系半導体基板といったIII族窒化物基板、およびシリコン、シリコンカーバンドといったIＶ族半導体基板等を用いることができる。III族窒化物基板の具体例としては、例えばＧａＮ基板、ＡｌＮ基板等が示される。

図１（Ａ）に示されるように、導電性基板１１の表面１１ａ上に第１導電型窒化ガリウム系半導体膜１３を形成する。本実施例では、第１導電型窒化ガリウム系半導体膜１３は、第１導電型ドリフト層のために形成され、また第１導電型窒化ガリウム基板上にエピタキシャル成長される。必要な場合には、第１導電型バッファ層１５が、第１導電型ドリフト層の形成に先立って、第１導電型窒化ガリウム基板上に堆積される。第１導電型窒化ガリウム系半導体膜１３は、例えば有機金属気相成長法で成長されることができる。第１導電型バッファ層１５は、例えばｎ^＋型窒化ガリウムからなることができる。第１導電型ドリフト層は、ｎ⁻型窒化ガリウムからなることができる。第１導電型窒化ガリウム系半導体膜１３の厚さＤ１は、縦型トランジスタに要求される耐圧等によって異なるが、例えば５マイクロメートル〜２０マイクロメートル程度である。

次いで、図１（Ａ）に示されるように、第２導電型窒化ガリウム系半導体膜１７を第１導電型窒化ガリウム系半導体膜１３上に形成する。第２導電型窒化ガリウム系半導体膜１７は、例えば有機金属気相成長法で成長されることができる。
本実施例では、第２導電型窒化ガリウム系半導体膜１７は、第１導電型窒化ガリウム系半導体膜１３上にエピタキシャルに成長される。第２導電型窒化ガリウム系半導体膜１７は、例えばｐ型窒化ガリウムからなることができる。第２導電型窒化ガリウム系半導体膜１７の厚さＤ２は、縦型トランジスタに要求される特性によって異なるが、例えば０．１マイクロメートル〜１マイクロメートル程度である。

図１（Ｂ）に示されるように、引き続く工程では、縦型トランジスタのウエル領域のためのマスク（図２（Ａ）に示された参照番号１９）を形成する。まず、第２導電型窒化ガリウム系半導体膜１７上に、マスク膜２１を堆積する。マスク膜２１は、例えばシリコン窒化物およびシリコン酸化物といったシリコン系無機化合物からなることができる。この方法によれば、選択成長を行うことが容易になる。マスク膜２１の厚さは、例えば１０マイクロメートル〜１００ナノメートル程度である。マスク膜２１上には、レジスト２３を塗布すると共に、ウエルのためにパターンを有する光学マスク２５を通して、パターンをレジスト２３に転写する。そして、レジストマスク２７を形成する。

図２（Ａ）に示されるように、レジストマスク２７を用いてマスク膜２１を加工して、縦型トランジスタのウエル領域のためのマスク１９を第２導電型窒化ガリウム系半導体膜１７上に形成する。この加工では、例えば、マスク膜２１はレジストマスク２７を用いてドライエッチングされる。ドライエッチングにより、マスク１９にはレジストマスク２７のパターンが転写される。

この後に、図２（Ｂ）に示されるように、マスク１９を用いて第２導電型窒化ガリウム系半導体膜１７および第１導電型窒化ガリウム系半導体膜１３をエッチングする。このエッチング２７により、マスク１９のパターンに従って第２導電型窒化ガリウム系半導体膜１７がエッチングされると共に、第１導電型窒化ガリウム系半導体膜１３も部分的にエッチングされる。この結果、複数の第２導電型窒化ガリウム系半導体領域１７ａ、１７ｂと、エッチングされた第１導電型窒化ガリウム系半導体膜１３ａが形成される。このエッチングは、例えば塩素ガスといったエッチングガスを用いてドライエッチングにより行われることが好ましい。エッチングの深さＨ１は、第２導電型窒化ガリウム系半導体膜１７の厚さＤ２より大きく、第１導電型窒化ガリウム系半導体膜１３の厚さＤ１および第２導電型窒化ガリウム系半導体膜１７の厚さＤ２の和より小さい。

図３（Ａ）に示されるように、第２導電型窒化ガリウム系半導体膜１７および第１導電型窒化ガリウム系半導体膜１３をエッチングした後に、マスク１９を用いて別の第１導電型窒化ガリウム系半導体膜２９を選択的に成長する。第１導電型窒化ガリウム系半導体膜２９は、マスク１９ａ上には実質的に成長されることなく、第１導電型窒化ガリウム系半導体膜１３ａおよび第２導電型窒化ガリウム系半導体領域１７ａ、１７ｂの側面上に堆積される。本実施例では、第１導電型窒化ガリウム系半導体膜２９は、第１導電型窒化ガリウム系半導体膜１３ａ上に第１導電型ドリフト層のために形成される。第１導電型窒化ガリウム系半導体膜２９は、例えば有機金属気相成長法で成長される。第１導電型ドリフト層は、ｎ⁻型窒化ガリウムからなることができる。第１導電型窒化ガリウム系半導体膜２９は、エッチングの深さＨ１に合わせての厚さＤ３になるように成長される。

この方法によれば、ウエル領域のためのマスク１９を用いて第２導電型および第１導電型窒化ガリウム系半導体膜１３、１７をエッチングして複数の第２導電型窒化ガリウム系半導体領域１７ａ、１７ｂを形成した後に、マスク１９を用いて別の第１導電型窒化ガリウム系半導体膜２９を選択的に成長するので、別の第１導電型窒化ガリウム系半導体膜２９が第２導電型窒化ガリウム系半導体領域１７ａ、１７ｂの各々を囲むように成長される。これ故に、孤立した領域に半導体が堆積されることがないので、マスク縁に沿った堆積物の盛り上がりが小さくなる。

一例の製造方法では、第１導電型窒化ガリウム系半導体膜２９は第１導電型窒化ガリウム系半導体膜１３のドーパント濃度と実質的にドーパント濃度を有するように成長されることができる。また、成長条件の変更により、第１導電型窒化ガリウム系半導体膜２９の結晶品質を第１導電型窒化ガリウム系半導体膜１３の結晶品質と異なるように成長することができる。例えば、第１導電型窒化ガリウム系半導体膜２９の結晶成長速度を第１導電型窒化ガリウム系半導体膜１３の結晶成長速度よりも下げることが好ましい。厚いドリフト領域の全体を同じ結晶品質で作製するよりも、第１導電型窒化ガリウム系半導体膜２９の結晶品質をより良好にすれば、縦型トランジスタの特性を向上できる。

また、第１導電型窒化ガリウム系半導体膜１３のドーパント濃度は、第１導電型窒化ガリウム系半導体膜２９のドーパント濃度と異なることが好ましい。第１導電型窒化ガリウム系半導体膜１３と第１導電型窒化ガリウム系半導体膜２９との間にドーパント濃度に差を設ければ、トランジスタ特性を調整できる。

例えば、ドリフト領域全体のドーパント濃度を下げると、耐圧は向上されるけれどもオン抵抗は高くなる。しかしながら、第１導電型窒化ガリウム系半導体膜１３のドーパント濃度が第１導電型窒化ガリウム系半導体膜２９のドーパント濃度より小さいトランジスタでは、耐圧を向上できると共に、オン抵抗の上昇を小さくすることができる。

さらに、第１導電型窒化ガリウム系半導体膜２９の厚さは１０ｎｍ以上であることができる。１０ｎｍ以上の堆積でも、マスク１７の縁に盛り上がりが生じる可能性が小さくなる。マスク１７の材料がシリコン酸化物層およびシリコン窒化物層の少なくともいずれかであれば、選択成長を行うことが容易になる。

図３（Ｂ）に示されるように、マスク１９を除去する。この除去は、例えばフッ酸などのエッチャントを用いて行われる。

続いて、図４（Ａ）に示されるように、ウエルのための第２導電型窒化ガリウム系半導体領域１７ａ、１７ｂ内に、ソースまたはエミッタのための第１導電型半導体領域３１ａ、３１ｂを形成する。第１導電型半導体領域３１ａ、３１ｂは、例えば選択エピタキシャル成長を用いて形成されることができる。第１導電型半導体領域３１ａ、３１ｂは、例えば窒化ガリウム系半導体からなることができる。第２導電型窒化ガリウム系半導体領域１７ａは、第１導電型半導体領域３１ａと第１導電型窒化ガリウム系半導体領域２９、１３ａとの間に設けられている。第２導電型窒化ガリウム系半導体領域１７ｂは、第１導電型半導体領域３１ｂと第１導電型窒化ガリウム系半導体領域２９、１３ａとの間に設けられている。窒化ガリウム系積層体３３の表面において、第１導電型半導体領域３１ａは、第２導電型窒化ガリウム系半導体領域１７ａによって第１導電型窒化ガリウム系半導体領域２９、１３ａからアイソレートされている。第１導電型半導体領域３１ｂは、第２導電型窒化ガリウム系半導体領域１７ｂによって第１導電型窒化ガリウム系半導体領域２９、１３ａからアイソレートされている。

次いで、図４（Ｂ）に示されるように、第１導電型窒化ガリウム系半導体領域２９と第１導電型半導体領域３１ａ、３１ｂとの間に位置する第２導電型窒化ガリウム系半導体領域１７ａ、１７ｂ上、第１導電型窒化ガリウム系半導体領域２９上、および第１導電型半導体領域３１ａ、３１ｂ上にゲート絶縁膜３５形成する。ゲート絶縁膜３５としては、例えばシリコン窒化物、シリコン酸化物、アルミナ等を用いることができる。ゲート絶縁膜３５上には、ゲート電極３７を形成する。ゲート電極３７は、第２導電型窒化ガリウム系半導体領域１７ａ、１７ｂの表面伝導率を変調することができ、これにより、第１導電型窒化ガリウム系半導体領域２９と第１導電型半導体領域３１ａ、３１ｂとの間の電気伝導を制御する。

第１導電型半導体領域３１ａ、３１ｂ上には、オーミック電極（例えばソース電極、エミッタ電極）３９が形成される。オーミック電極３９は第１導電型半導体領域３１ａ、３１ｂの各々にオーミック接触を成す。また、オーミック電極３９は第２導電型窒化ガリウム系半導体領域１７ａ、１７ｂの各々にオーミック接触を成すことができる。基板１１の裏面１１ｂには、オーミック電極（例えばドレイン電極、コレクタ電極）４１が形成される。

以上により、縦型トランジスタを製造する方法の主要な工程が説明された。

図２（Ｂ）および図３（Ａ）を参照しながら、選択成長について説明する。図３（Ａ）に示されるように、マスク１９は、第１の部分１９ａおよび該第１の部分１９ａの隣に位置する第２の部分１９ｂを含む。第１の部分１９ａと第２の部分１９ｂとの間の最小間隔W１は、第１の部分１９ａのエッジ上の第１の点Ｐ１と第２の部分１９ｂのエッジ上の第２の点Ｐ２との間の距離により規定される。マスク１０のマスク幅Ｍ１は、第１の部分１９ａのエッジ上の第１の点Ｐ１と第１の部分１９ａのエッジ上の第３の点Ｐ３との間の距離により規定される。第１、第２および第３の点Ｐ１、Ｐ２、Ｐ３は直線上に位置している。最小間隔Ｗ１およびマスク幅はＷ１／Ｍ１≧１を満たすことが好ましい。

条件Ｗ１／Ｍ１≧１が満されると、結晶成長される部分（原料が消費される部分）の幅Ｗ１が、マスク幅（原料が消費されない部分）に比べて大きいので、マスク１９の縁に沿った堆積物の盛り上がりがさらに小さくできる。また、第１導電型窒化ガリウム系半導体膜２９が第２導電型窒化ガリウム系半導体領域１７ａ、１７ｂの各々を囲むように成長されるので、結晶成長される部分（原料が消費される部分）を設けることが容易であり、上記の条件を満足することが容易である。

マスク幅Ｍ１は１μｍ以上であることができる。マスク幅Ｍ１は１００μｍ以下であることができる。マスク幅Ｍ１は上記の範囲であることが好適である。マスクが縦型トランジスタのウエル領域のための形状を規定するので、この条件が容易に満足される。

以上説明したように、本発明の実施の形態によれば、エピタキシャル成長領域の表面の平坦性を向上できる縦型トランジスタを作製する方法が提供される。

図５は、縦型トランジスタの一例を示す。縦型トランジスタ４３は、第１導電型半導体領域４５と、第２導電型ウエル領域４７と、第１のドリフト領域４９と、第２のドリフト領域５１と、ゲート絶縁層５３と、ゲート電極５５とを備える。
第１導電型半導体領域４５は、窒化ガリウム系半導体から成る。第２導電型ウエル領域４７は、窒化ガリウム系半導体から成っており、また第１導電型半導体領域４５を第１のドリフト領域４９および第２のドリフト領域５１から隔てている。
第１のドリフト領域４９は、第１導電型の窒化ガリウム系半導体から成っており、第２導電型ウエル領域４７の底面４７ａを覆っている。第２のドリフト領域５１は、窒化ガリウム系半導体から成っており、また第２導電型ウエル領域４７の側面４７ｂを覆っている。ゲート絶縁層５３は、第２導電型ウエル領域４７、第２のドリフト領域５１および第１導電型半導体領域４５上に設けられている。ゲート電極５５は、ゲート絶縁層５３上に設けられている。第２のドリフト領域５１の厚さＤ_{ＤＲＩＦＴ２}は第２導電型ウエル領域４７の深さＤ_ＷＥＬＬより大きい。

この縦型トランジスタによれば、ドリフト領域が、第２導電型ウエル領域４７の底面４７ａを覆うための第１のドリフト領域４９と、第２導電型ウエル領域４７の側面４７ｂを覆うための第２のドリフト領域５１とを含むので、第２導電型ウエル領域４７を形成した後に第２のドリフト領域５１を形成することができる。これ故に、第２導電型ウエル領域４７を形成するために選択成長することなく、第２のドリフト領域５１を形成するために選択成長することができる。したがって、縦型トランジスタためのエピタキシャル膜の積層の表面を平坦化できる。

第１のドリフト領域４９のキャリア濃度Ｎ_{ＤＲＩＦＴ１}は第２のドリフト領域５１のキャリア濃度Ｎ_{ＤＲＩＦＴ２}と異なっていれば、これらにより、トランジスタ特性を調整できる。例えば、第１のドリフト領域４９のキャリア濃度Ｎ_{ＤＲＩＦＴ１}が第２のドリフト領域５１のキャリア濃度Ｎ_{ＤＲＩＦＴ２}より小さいトランジスタでは、耐圧を向上できると共に、オン抵抗の上昇を小さくすることができる。

第１導電型半導体領域４５の底面４５ａおよび側面４５ｂは、第２導電型ウエル領域４７によって覆われている。ゲート電極５５は、第２導電型ウエル領域４７の表面伝導率を変調することができるように設けられており、この変調により、第１のドリフト領域５１と第１導電型半導体領域４５との間の電気伝導を制御する。

第１のドリフト領域４９は、導電性支持基体５９の表面５９ａ上に設けられている。必要な場合には、窒化ガリウム系半導体からなるバッファ層６１を第１のドリフト領域４９と導電性基板５９との間に設けることが好ましい。導電性支持基体５９として、例えば、ＧａＮおよびＡｌＮといったIII族窒化物支持基体、ＳｉおよびＳｉＣといったIV族半導体支持基体を用いることができる。

第１導電型半導体領域４５上には、オーミック電極（例えばソース電極、エミッタ電極）５７が設けられている。オーミック電極５７は第１導電型半導体領域４５の各々にオーミック接触を成す。また、オーミック電極５７は第２導電型ウエル領域４７の各々にオーミック接触を成す。導電性支持基体５９の裏面５９ｂには、オーミック電極（例えばドレイン電極、コレクタ電極）６３が形成される。

縦型トランジスタ４３の一例は、
導電性支持基体５９：ｎ−ＧａＮ
第１導電型半導体領域４５：ｎ^＋−ＧａＮ、
厚さ０．１μｍ、キャリア濃度ｎ＝２×１０^１８ｃｍ^−３
第１のドリフト領域４９：ｎ⁻−ＧａＮ
厚さ５〜１０μｍ、キャリア濃度ｎ＝１×１０^１６ｃｍ^−３
第２のドリフト領域５１：ｎ⁻−ＧａＮ
厚さ０．５〜２．０μｍ、キャリア濃度ｎ＝１×１０^１６ｃｍ^−３
第２導電型ウエル領域４７：ｐ−ＧａＮ
厚さ０．１〜０．５μｍ、キャリア濃度ｐ＝１×１０^１７ｃｍ^−３
ゲート絶縁層５３：ＳｉＮ
ゲート電極５５：Ｎｉ／Ａｕ
ソース電極５７：Ｔｉ／Ａｌ
ドレイン電極６３：Ｔｉ／Ａｌ
である。

この構造の縦型トランジスタはＭＩＳ型またはＭＯＳ型に好適であり、好ましくは導電性基板は第１導電型を有する。また、導電性基板が第２導電型を有するとき、縦型トランジスタは絶縁ゲートバイポーラトランジスタ構造になる。

以上説明したように、本発明の実施の形態によれば、表面の平坦性が改善可能な構造を有する縦型トランジスタが提供される。

（第２の実施の形態）
図６（Ａ）、図６（Ｂ）、図７（Ａ）、図７（Ｂ）、図８（Ａ）、図８（Ｂ）、図９（Ａ）、図９（Ｂ）および図１０は、本実施の形態に係る縦型トランジスタを作製する方法における工程を示す図面である。図１（Ａ）に示される実施の形態と同様に、導電性基板１１を準備する。図６（Ａ）に示されるように、導電性基板１１上に第１導電型窒化ガリウム系半導体膜７１を形成する。本実施例では、第１導電型窒化ガリウム系半導体膜７１は、第１導電型窒化ガリウム基板上に第１導電型ドリフト層として形成される。必要な場合には、第１導電型ドリフト層の形成に先立って、第１導電型バッファ層７３が第１導電型窒化ガリウム基板上に堆積される。第１導電型窒化ガリウム系半導体膜７１は、例えば有機金属気相成長法で成長されることができる。第１導電型バッファ層７３は、例えばｎ^＋型窒化ガリウムからなることができる。第１導電型ドリフト層は、ｎ⁻型窒化ガリウムからなることができる。第１導電型窒化ガリウム系半導体膜７１の厚さは、縦型トランジスタ４３と同程度の厚さであり、例えば５マイクロメートル〜２０マイクロメートル程度である。

次いで、図６（Ａ）に示されるように、第２導電型窒化ガリウム系半導体膜７５を第１導電型窒化ガリウム系半導体膜７１上に形成する。第２導電型窒化ガリウム系半導体膜７５は、例えば有機金属気相成長法で成長されることができる。本実施例では、第２導電型窒化ガリウム系半導体膜７５は、第１導電型窒化ガリウム系半導体膜７１上にエピタキシャルに成長される。第２導電型窒化ガリウム系半導体膜７５は、例えばｐ型窒化ガリウムからなることができる。第２導電型窒化ガリウム系半導体膜７５の厚さＤ４は、縦型トランジスタに要求される特性によって異なるが、例えば０．１マイクロメートル〜１マイクロメートル程度である。

さらに、図６（Ａ）に示されるように、別の第１導電型窒化ガリウム系半導体膜７７を第２導電型窒化ガリウム系半導体膜７５上に形成する。別の第１導電型窒化ガリウム系半導体膜７７は、例えば有機金属気相成長法で成長されることができる。本実施例では、別の第１導電型窒化ガリウム系半導体膜７７は、第２導電型窒化ガリウム系半導体膜７５上にエピタキシャルに成長される。別の第１導電型窒化ガリウム系半導体膜７７は、例えばｎ型窒化ガリウムからなることができる。別の第１導電型窒化ガリウム系半導体膜７７の厚さＤ５は、縦型トランジスタに要求される特性によって異なるが、例えば０．０１マイクロメートル〜９．５マイクロメートル程度である。

図６（Ｂ）に示されるように、引き続く工程では、縦型トランジスタのキャリア供給領域（例えば、ソースまたはエミッタ）のためのマスク７９を形成する。マスク７９は、例えば第１の部分７９ａおよび第２の部分７９ｂを有する。マスク７９の作製は、マスク７９がキャリア供給領域のためのパターンを有する点を覗いて、マスク１９の作製と同様に行うことができる。

この後に、図７（Ａ）に示されるように、マスク７９を用いて第１導電型窒化ガリウム系半導体膜７７および第２導電型窒化ガリウム系半導体膜７５をエッチングする。このエッチング８０により、第１導電型窒化ガリウム系半導体膜７７がエッチングされると共に、第２導電型窒化ガリウム系半導体膜７５も部分的にエッチングされる。この結果、マスク７９ａ、７９ｂのパターンに従って複数の第１導電型窒化ガリウム系半導体領域７７ａ、７７ｂと、エッチングされた第１導電型窒化ガリウム系半導体膜７５ａが形成される。このエッチングは、例えば塩素ガスといったエッチングガスを用いてドライエッチングにより行われることが好ましい。エッチングの深さＨ２は、第１導電型窒化ガリウム系半導体膜７７の厚さＤ５より大きく、第１導電型窒化ガリウム系半導体膜７７の厚さＤ５および第２導電型窒化ガリウム系半導体膜７５の厚さＤ４の和より小さい。

図７（Ｂ）に示されるように、第１導電型窒化ガリウム系半導体膜７７および第２導電型窒化ガリウム系半導体膜７５をエッチングした後に、マスク７９を用いて別の第２導電型窒化ガリウム系半導体膜８１を選択的に成長する。第２導電型窒化ガリウム系半導体膜８１は、マスク７９上には実質的に成長されることなく、第２導電型窒化ガリウム系半導体膜７５ａおよび第１導電型窒化ガリウム系半導体領域７７ａ、７７ｂの側面上に堆積される。本実施例では、第２導電型窒化ガリウム系半導体膜８１は、第２導電型ウエル領域の一部として、第２導電型窒化ガリウム系半導体膜７５ａ上に形成される。第２導電型窒化ガリウム系半導体膜８１は、例えば有機金属気相成長法で成長されることができる。第２導電型ドリフト層は、ｐ型窒化ガリウムからなることができる。第２導電型窒化ガリウム系半導体膜８１は、エッチングの深さＨ２に合わせての厚さＤ６になるように成長される。

この方法によれば、ウエル領域のためのマスク７９を用いて第２導電型および第１導電型窒化ガリウム系半導体膜７７、７５をエッチングして複数の第２導電型窒化ガリウム系半導体領域７７ａ、７７ｂを形成した後に、マスク７９を用いて別の第２導電型窒化ガリウム系半導体膜８１を選択的に成長するので、別の第２導電型窒化ガリウム系半導体膜８１が第１導電型窒化ガリウム系半導体領域７７ａ、７７ｂの各々を囲むように成長される。これ故に、孤立した領域に半導体が堆積されるがないので、マスク７９の縁に沿った堆積物の盛り上がりが小さくできる。

図８（Ａ）に示されるように、引き続く工程では、縦型トランジスタのウエル領域のためのマスク８３を形成する。マスク８３は、例えば第１の部分８３ａおよび第２の部分８３ｂを有する。マスク８３の作製は、マスク８３がウエル領域のためのパターンを有する点を除いて、マスク７９の作製と同様に行うことができる。

この後に、図８（Ｂ）に示されるように、マスク８３を用いて第２導電型窒化ガリウム系半導体膜８１、７５ａおよび第１導電型窒化ガリウム系半導体膜７１をエッチングする。このエッチング８５により、第２導電型窒化ガリウム系半導体膜８１、７５ａがエッチングされると共に、第１導電型窒化ガリウム系半導体膜７１も部分的にエッチングされる。この結果、マスク８３ａ、８３ｂのパターンに従って複数の第２導電型窒化ガリウム系半導体領域８７ａ、８７ｂと、エッチングされた第１導電型窒化ガリウム系半導体膜７１ａが形成される。第２導電型窒化ガリウム系半導体領域８７ａは第２導電型窒化ガリウム系半導体領域８７ｂから離れている。第２導電型窒化ガリウム系半導体領域８７ａは、第１導電型窒化ガリウム系半導体領域７７ａと、第１導電型窒化ガリウム系半導体領域７７ａの側面を覆う第２導電型窒化ガリウム系半導体領域８１ａと、第１導電型窒化ガリウム系半導体領域７７ａの底面を覆う第２導電型窒化ガリウム系半導体領域７５ｂとを含む。また、第２導電型窒化ガリウム系半導体領域８７ｂは、第１導電型窒化ガリウム系半導体領域７７ｂと、第１導電型窒化ガリウム系半導体領域７７ｂの側面を覆う第２導電型窒化ガリウム系半導体領域８１ｂと、第１導電型窒化ガリウム系半導体領域７７ｂの底面を覆う第２導電型窒化ガリウム系半導体領域７５ｃとを含む。このエッチング８５は、例えば塩素ガスといったエッチングガスを用いてドライエッチングにより行われることが好ましい。エッチングの深さＨ３は、第２導電型窒化ガリウム系半導体膜７５の厚さＤ４および第１導電型窒化ガリウム系半導体膜７７の厚さＤ５の和より大きく、第１導電型窒化ガリウム系半導体膜７７の厚さＤ５、第２導電型窒化ガリウム系半導体膜７５の厚さＤ４および第１導電型窒化ガリウム系半導体膜７１の厚さＤ１の和より小さい。第１導電型窒化ガリウム系半導体領域８１ａ、８１ｂは、第１導電型窒化ガリウム系半導体領域７７ａ、７７ｂの側面７７ｃを覆っている。また、第１導電型窒化ガリウム系半導体領域７５ｂ、７５ｃは、第１導電型窒化ガリウム系半導体領域７７ａ、７７ｂの底面７７ｄを覆っている。

図９（Ａ）に示されるように、エッチング８５の後に、マスク８３を用いて別の第１導電型窒化ガリウム系半導体膜８９を選択的に成長する。第１導電型窒化ガリウム系半導体膜８９は、マスク７９上には実質的に成長されることなく、第２導電型窒化ガリウム系半導体膜８１ａ、８１ｂ、７５ｂ、７５ｃの側面および第１導電型窒化ガリウム系半導体領域７１ａ上に堆積される。本実施例では、第２導電型窒化ガリウム系半導体膜８９は、ドリフト領域の一部として、第１導電型窒化ガリウム系半導体膜７１ａ上に形成される。第１導電型窒化ガリウム系半導体膜８９は、例えば有機金属気相成長法で成長されることができる。第１導電型ドリフト層は、ｎ型窒化ガリウムからなることができる。第１導電型窒化ガリウム系半導体膜８９は、エッチングの深さＨ３に合わせての厚さＤ７になるように成長される。

マスク８３を用いて別の第２導電型窒化ガリウム系半導体膜８１、７５ａおよび第１導電型窒化ガリウム系半導体膜７１をエッチングして複数の第２導電型窒化ガリウム系半導体領域８７ａ、８７ｂを形成した後に、マスク８３を用いて第１導電型窒化ガリウム系半導体膜８９を選択的に成長するので、第１導電型窒化ガリウム系半導体膜８９が第２導電型窒化ガリウム系半導体領域８７ａ、８７ｂの各々を囲むように成長される。これ故に、孤立した領域に半導体が堆積されるがないので、マスク８３の縁に沿った堆積物の盛り上がりが小さくできる。

次いで、図９（Ｂ）に示されるように、マスク８３を除去する。この除去は、例えばフッ酸などのエッチャントを用いて行われる。

ウエルのための第２導電型窒化ガリウム系半導体領域８７ａ、８７ｂによって、ソースのための第１導電型半導体領域７７ａ、７７ｂが囲まれている。第２導電型窒化ガリウム系半導体領域８７ａは、第１導電型半導体領域７７ａと第１導電型窒化ガリウム系半導体領域８９、７１ａとの間に設けられている。第２導電型窒化ガリウム系半導体領域８７ｂは、第１導電型半導体領域７７ｂと第１導電型窒化ガリウム系半導体領域８９、７１ａとの間に設けられている。窒化ガリウム系積層体９１の表面において、第１導電型半導体領域７７ａは、第２導電型窒化ガリウム系半導体領域８７ａによって第１導電型窒化ガリウム系半導体領域８９、７１ａからアイソレートされている。第１導電型半導体領域７７ｂは、第２導電型窒化ガリウム系半導体領域８７ｂによって第１導電型窒化ガリウム系半導体領域８９、７１ａからアイソレートされている。

次いで、図１０に示されるように、第１導電型窒化ガリウム系半導体領域８９と第１導電型半導体領域７７ａ、７７ｂとの間に位置する第２導電型窒化ガリウム系半導体領域８７ａ、８７ｂ上、第１導電型窒化ガリウム系半導体領域８９上、および第１導電型半導体領７７ａ、７７ｂ上にゲート絶縁膜９３形成する。ゲート絶縁膜９３としては、例えばシリコン窒化物、シリコン酸化物、アルミナ等を用いることができる。ゲート絶縁膜９３上には、ゲート電極９５を形成する。ゲート電極９５は、第２導電型窒化ガリウム系半導体領域８７ａ、８７ｂの表面伝導率を変調することができ、これにより、第１導電型窒化ガリウム系半導体領域８９と第１導電型半導体領域７７ａ、７７ｂとの間の電気伝導を制御する。

第１導電型半導体領域７７ａ、７７ｂ上には、オーミック電極（例えばソース電極、エミッタ電極）３９が形成される。オーミック電極３９は第１導電型半導体領域７７ａ、７７ｂの各々にオーミック接触を成す。また、オーミック電極３９は第２導電型窒化ガリウム系半導体領域８７ａ、８７ｂの各々にオーミック接触を成すことができる。基板１１の裏面１１ｂには、オーミック電極（例えばドレイン電極、コレクタ電極）４１が形成される。

以上により、縦型トランジスタを製造する方法の主要な工程が説明された。

図６（Ｂ）および図７（Ａ）を参照しながら、キャリア供給領域（ソースまたはエミッタ）のための選択成長について説明する。図７（Ａ）に示されるように、マスク７９は、第１の部分７９ａおよび該第１の部分７９ａの隣に位置する第２の部分７９ｂを含む。第１の部分７９ａと第２の部分７９ｂとの間の最小間隔W２は、第１の部分７９ａのエッジ上の第１の点Ｑ１と第２の部分７９ｂのエッジ上の第２の点Ｑ２との間の距離により規定される。マスク７９のマスク幅Ｍ２は、第１の部分７９ａのエッジ上の第１の点Ｑ１と第１の部分７９ａのエッジ上の第３の点Ｑ３との間の距離により規定される。第１、第２および第３の点Ｑ１、Ｑ２、Ｑ３は直線上に位置している。最小間隔Ｗ２およびマスク幅Ｍ２はＷ２／Ｍ２≧１を満たすことが好ましい。

条件Ｗ２／Ｍ２≧１が満されると、結晶成長される部分（原料が消費される部分）の幅Ｗ１が、マスク幅（原料が消費されない部分）に比べて大きいので、さらに、マスク７９の縁に沿った堆積物の盛り上がりが小さくできる。また、第２導電型窒化ガリウム系半導体膜８１が第１導電型窒化ガリウム系半導体領域７７ａ、７７ｂの各々を囲むように成長されるので、結晶成長される部分（原料が消費される部分）を設けることが容易であり、上記の条件を満足することが容易である。

以上説明したように、本発明の実施の形態によれば、エピタキシャル成長領域の表面の平坦性を向上できる縦型トランジスタを作製する方法が提供される。

マスク幅Ｍ２は１μｍ以上であることが好適である。マスク幅Ｍ２は１００μｍ以下であることが好適である。マスク７９が縦型トランジスタのキャリア供給領域（例えば、ソースまたはエミッタ）の形状を規定するので、この条件が容易に満たされる。第２導電型窒化ガリウム系半導体膜８１の厚さは１０ｎｍ以上であることができる。マスク７９を用いると、１０ｎｍ以上の堆積を行ってもマスクの縁に盛り上がりが生じる可能性が小さくなる。マスク７９、８３の材料がシリコン酸化物層およびシリコン窒化物層の少なくともいずれかであれば、選択成長を行うことが容易になる。

第２導電型窒化ガリウム系半導体膜７５のドーパント濃度は、第２導電型窒化ガリウム系半導体膜８１のドーパント濃度と異なることができる。ドーパント濃度に差を設けることができるので、電界強度分布を変更することにより、トランジスタ特性を調整できる。

図１１は、縦型トランジスタの一例を示す。縦型トランジスタ１０１は、複数の第１の第２導電型ウエル領域１０３と、複数の第１導電型半導体領域１０５と、複数の第２の第２導電型ウエル領域１０７と、第１導電型窒化ガリウム系ドリフト領域１０９と、ゲート絶縁層１１１と、ゲート電極１１３とを備える。第１の第２導電型ウエル領域１０３の各々は、導電性支持基体１１５上に設けられており、また窒化ガリウム系半導体から成る。第１導電型半導体領域１０５は、第１の第２導電型ウエル領域１０３上にそれぞれ設けられており、また窒化ガリウム系半導体から成る。第１の第２導電型ウエル領域１０３の各々は、第１導電型半導体領域１０５の底面１０５ｂを覆っている。第２の第２導電型ウエル領域１０７の各々は、第１の第２導電型ウエル領域１０３の側面１０３ａおよび第１導電型半導体領域１０５の側面１０５ａをそれぞれ覆うように設けられている。第１導電型窒化ガリウム系ドリフト領域１０９は、第１の第２導電型ウエル領域１０３と導電性支持基体１１５との間に設けられると共に、第２の第２導電型ウエル領域１０５間に設けられている。ゲート絶縁層１１１は、第２の第２導電型ウエル領域１０７、第１導電型窒化ガリウム系ドリフト領域１０９および第１導電型半導体領域１０５上に設けられている。ゲート電極１１３は、ゲート絶縁層１１１上に設けられている。

この縦型トランジスタ１０１によれば、ウエル領域１１７が、第１導電型半導体領域１０５の側面０５ａを覆うための第２の第２導電型ウエル領域１０７と、第１導電型半導体領域１０５の底面１０５ｂおよび第２の第２導電型ウエル領域１０７の底面１０７ａを覆うための第１の第２導電型ウエル領域１０３とを含むので、第１導電型半導体領域１０５を形成した後に第２の第２導電型ウエル領域１０７を形成することができる。これ故に、第１導電型半導体領域１０５を形成するために選択成長することなく、第２の第２導電型ウエル領域１０７のためのエピタキシャル膜を成長するために選択成長することができる。したがって、縦型トランジスタためのエピタキシャル膜の積層の表面を平坦化できる。

第１の第２導電型ウエル領域１０３のドーパント濃度Ｎ_Ｗ１は第２の第２導電型ウエル領域１０７のドーパント濃度Ｎ_Ｗ２と異なる。縦型トランジスタ１０１では、ウエル領域１１７が第１および第２の第２導電型ウエル領域１０３、１０７から構成されるので、第２の第２導電型ウエル領域１０７の厚さＤ８を第１の第１導電型半導体領域１０５の深さＤ９より大きくできる。第１の第２導電型ウエル領域１０３と第２の第２導電型ウエル領域１０７と間にドーパント濃度の差を設けることができる。これらにより、トランジスタ特性を調整できる。また、エピタキシャル膜の表面を平坦化することができる。

第１導電型窒化ガリウム系ドリフト領域１０９は、第２導電型ウエル領域１１７の底面１１７ａを覆っている。ウエル領域１１７は、第２導電型窒化ガリウム系半導体から成っており、また第１導電型半導体領域１０５を第１導電型窒化ガリウム系ドリフト領域１０９から隔てている。

縦型トランジスタ１０１では、第１導電型窒化ガリウム系ドリフト領域１０９は、導電性支持基体１１５上に設けられた第１のドリフト領域１１９ａと、ウエル領域１１７間に設けられた第２のドリフト領域１１９ｂとを含む。第１のドリフト領域１１９ａは、第１の第２導電型ウエル領域１０３の底面１１７ａを覆っており、第２のドリフト領域１１９ｂは、第２の第２導電型ウエル領域１０７の側面１１７ｂを覆っており、第２のドリフト領域１１９ｂの厚さＤ１０は第２の第２導電型ウエル領域の深さＤ８より大きい。

縦型トランジスタ１０１では、ウエル領域１１７に加えて、ドリフト領域１０９が第１および第２のドリフト領域１１９ａ、１１９ｂから構成されるので、第２のドリフト領域１１９ｂの厚さＤ１０を第２導電型ウエル領域１１７の深さより小さくできると共に、第１のドリフト領域１１９ａと第２のドリフト領域１１９ｂと間にドーパント濃度を設けることができる。これらにより、トランジスタ特性を調整できる。また、エピタキシャル膜の表面を平坦化することができる。

第１のドリフト領域１１９ａのキャリア濃度Ｎ_{ＤＲＩＦＴ１}は第２のドリフト領域１１９ｂのキャリア濃度Ｎ_{ＤＲＩＦＴ２}と異なっていることができる。例えば、第１のドリフト領域１１９ａのキャリア濃度Ｎ_{ＤＲＩＦＴ１}が第２のドリフト領域１１９ｂのキャリア濃度Ｎ_{ＤＲＩＦＴ２}より小さいトランジスタでは、耐圧を向上できると共に、オン抵抗の上昇を小さくすることができる。

第１導電型半導体領域１０５の側面１０５ａおよび底面１０５ｂは、第２導電型ウエル領域１１７によって覆われている。ゲート電極１１３は、第２導電型ウエル領域１１７の表面伝導率を変調することができるように設けられており、この変調により、第２のドリフト領域１１９ｂと第１導電型半導体領域１０５との間の電気伝導を制御する。

第１のドリフト領域１０９ａは、導電性支持基体１１５の表面１１５ａ上に設けられている。必要な場合には、窒化ガリウム系半導体からなるバッファ層１２１を第１のドリフト領域１１９ａと導電性基板１１５との間に設けることが好ましい。導電性支持基体１１５として、例えば、ＧａＮおよびＡｌＮといったIII族窒化物支持基体、ＳｉおよびＳｉＣといったIV族半導体支持基体を用いることができる。

第１導電型半導体領域１０５上には、オーミック電極（例えばソース電極、エミッタ電極）１２１が設けられている。オーミック電極１２１は第１導電型半導体領域１０５の各々にオーミック接触を成す。また、オーミック電極１２１は第２導電型ウエル領域１０７の各々にオーミック接触を成す。導電性支持基体１１５の裏面１１５ｂには、オーミック電極（例えばドレイン電極、コレクタ電極）１２３が形成される。

縦型トランジスタ１０１の一例は、
導電性支持基体１１５：ｎ−ＧａＮ
第１のドリフト領域１１９ａ：ｎ⁻−ＧａＮ
厚さ５〜１０μｍ、キャリア濃度ｎ＝１〜３×１０^１６ｃｍ^−３
第２のドリフト領域１１９ｂ：ｎ⁻−ＧａＮ
厚さ０．５〜２μｍ、キャリア濃度ｎ＝１〜３×１０^１６ｃｍ^−３
第２導電型ウエル領域１０３：ｐ−ＧａＮ
厚さ０．１〜０．５μｍ、キャリア濃度ｐ＝１〜５×１０^１７ｃｍ^−３
第２導電型ウエル領域１０７：ｐ−ＧａＮ
厚さ０．１〜０．５μｍ、キャリア濃度ｐ＝１〜５×１０^１７ｃｍ^−３
第１導電型半導体領域１０５：ｎ^＋−ＧａＮ
厚さ０．０１〜０．０５μｍ、キャリア濃度ｎ＝１〜８×１０^１８ｃｍ^−３
ゲート絶縁層１１１：ＳｉＮ
ゲート電極１１３：Ｎｉ／Ａｕ
ソース電極１２１：Ｔｉ／Ａｌ
ドレイン電極１２３：Ｔｉ／Ａｌ
である。

この構造の縦型トランジスタはＭＩＳ型またはＭＯＳ型に好適であり、好ましくは導電性基板は第１導電型を有する。また、導電性基板が第２導電型を有するとき、縦型トランジスタは絶縁ゲートバイポーラトランジスタ構造になる。

以上説明したように、本発明の実施の形態によれば、表面の平坦性が改善可能な構造を有する縦型トランジスタが提供される。

引き続き実験例を説明する。図１２（Ａ）に示されるようなマスクパターンを用いて、縦型トランジスタのウエル領域を形成する。マスク１２５は、第１のマスク領域１２５ａと、第１のマスク領域１２５ａの隣に位置する第２のマスク領域１２５ｂと、開口領域１２５ｃとを有する。第１のマスク領域１２５ａと第２のマスク領域１２５ｂとの間の最小間隔W^１１は、第１のマスク領域１２５ａのエッジ上の第１の点Ｒ１と第２のマスク領域１２５ｂのエッジ上の第２の点Ｒ２との間の距離により規定される。マスク１２５のマスク幅Ｍ^１１は、第１のマスク領域１２５ａのエッジ上の第１の点Ｒ１と第１のマスク領域１２５ａのエッジ上の第３の点Ｒ３との間の距離により規定される。第１、第２および第３の点Ｒ１、Ｒ２、Ｒ３は直線上に位置している。マスク領域のエッジに沿って堆積物の盛り上がりは、図１３に示されるようにシンボルＳＴＥＰで表される。図１２（Ｃ）は、図１２（Ａ）に示されたI−I線に沿った断面を示す。図１２（Ｃ）において、半導体領域１２７はマスク１２５を用いて既にエッチングされている。

半導体領域１２７には、ＧａＮ基板と、ＧａＮ基板上に形成された積層体とを含む。第１導電型窒化ガリウム系半導体領域（例えば、ＧａＮ基板、ＧａＮ基板上に形成されたｎ^＋−ＧａＮバッファ層、該バッファ層上に形成されたｎ⁻−ＧａＮドリフト層を含む）上に第２導電型窒化ガリウム系半導体膜（例えば、ｐ−ＧａＮウエル層）が形成される。第２導電型窒化ガリウム系半導体膜上には、マスク１２５（互いに隔置された複数のマスク部分を有する）が設けられている。第２導電型窒化ガリウム系半導体膜のエッチングにより、孤立した第２導電型窒化ガリウム系半導体領域のアレイが形成される。このマスクを用いて、第２導電型窒化ガリウム系半導体領域上に、別の第１導電型窒化ガリウム系半導体膜（ｎ⁻−ＧａＮドリフト層）を選択的に成長する。

（実施例１）
ｐ−ＧａＮウエル領域の平面形状はサイズ縦２０μｍ、横２０μｍの正方形である。マスク部分の幅Ｍ１は２０μｍである。ウエル領域は、６０μｍピッチで配列されている。マスク部分の間隔（最小間隔）Ｗ１は４０μｍである。Ｗ１／Ｍ１＝２である。エッチングの深さは０．７μｍである。マスクは５０ｎｍ〜１００ｎｍの範囲内の厚さのシリコン酸化物からなる。ｐ−ウエル領域を形成した後に、ドリフト領域のためのｎ⁻ＧａＮを選択成長する。盛り上がり量は、０．１４μｍである。この程度の盛り上がりでは、選択エピタキシャル工程の後のプロセスに対する障害が非常に小さい。例えば、この程度の段差があっても、ソース領域、ソース電極およびゲート電極を形成することができる。ソース領域は、本実施の形態に示されるようなマスクを用いたエピタキシャル選択成長、イオン注入、他のマスクを用いたエピタキシャル選択成長を用いることができる。

作製された縦型ＭＩＳトランジスタは、下記の特性を有する：
耐圧：１．２ｋＶ
オン抵抗：１．０ｍΩｃｍ^２
である。

図１２（Ｂ）に示されるようなマスクパターンを用いて、縦型トランジスタのウエル領域を形成する。マスク１２９は、第１のマスク領域１２９ａと、第１のマスク領域１２９ａの隣に位置する第２のマスク領域１２９ｂと、開口領域１２９ｃとを有する。第１のマスク領域１２９ａと第２のマスク領域１２９ｂとの間の最小間隔W^２１は、第１のマスク領域１２９ａのエッジ上の第１の点Ｒ１と第２のマスク領域１２５ｂのエッジ上の第２の点Ｒ２との間の距離により規定される。マスク１２９のマスク幅Ｍ^２１は、第１のマスク領域１２９ａのエッジ上の第１の点Ｒ１と第１のマスク領域１２９ａのエッジ上の第３の点Ｒ３との間の距離により規定される。第１、第２および第３の点Ｒ１、Ｒ２、Ｒ３は直線上に位置している。図１２（Ｂ）に示されたII−II線に沿った断面も、図１２（Ｃ）に示された形状と同じ形状を有する。

（実施例２）
縦型トランジスタでは、エッチングされたｐ型ＧａＮウエル領域の平面形状は直径２０μｍの円形である。マスク部分の幅Ｍ１は２０μｍである。ウエル領域は、５０μｍピッチで配列されている。マスク部分の間隔（最小間隔）Ｗ１は３０μｍである。Ｗ１／Ｍ１＝１．５である。エッチングの深さは０．７μｍである。マスクは５０ｎｍ〜１００ｎｍの範囲内の厚さのシリコン窒化物からなる。孤立したｐ型ウエル領域のアレイを形成した後に、ドリフト領域のためのｎ⁻ＧａＮを選択成長する。盛り上がり量は、０．１４μｍである。この程度の盛り上がりでは、選択エピタキシャル工程の後のプロセスに対する障害が非常に小さい。例えば、この程度の段差があっても、ソース領域、ソース電極およびゲート電極を形成することができる。

作製された縦型ＭＩＳトランジスタは、下記の特性を有する：
耐圧：１ｋＶ
オン抵抗：１．６ｍΩｃｍ^２
である。

（実施例３）
ｎ^＋−ＧａＮソース領域の平面形状はサイズ縦５μｍ、横５μｍの正方形である。マスク部分の幅Ｍ１は５μｍである。ソース領域は、３０μｍピッチで配列されている。マスク部分の間隔（最小間隔）Ｗ１は２５μｍである。Ｗ１／Ｍ１＝５である。エッチングの深さは０．０６μｍである。マスクは５０ｎｍ〜１００ｎｍの範囲内の厚さのシリコン酸化物からなる。ソース領域を形成した後に、ドリフト領域のためのｐ−ＧａＮを選択成長する。

作製された縦型ＭＩＳトランジスタは、下記の特性を有する：
耐圧：１．２ｋＶ
オン抵抗：１．８ｍΩｃｍ^２
である。

図１４（Ａ）に示されるようなマスクパターンを用いて、縦型トランジスタのウエル領域を形成する。マスク１３１は、マスク領域１３１ａと、第１の開口領域１３１ｂと、第１のマスク領域１３１ｂの隣に位置する第２の開口領域１３１ｃとを有する。このマスクは、ドリフト領域のための半導体ではなく、ウエル領域のための半導体を選択成長するために用いられる。縦型トランジスタでは、エッチングされたｎ型ＧａＮドリフト領域の平面形状は一辺３０μｍの正方形である。マスク部分の幅Ｍ^３１は３０μｍである。ウエル領域は、５０μｍピッチで配列されている。マスク部分の間隔（最小間隔）W^３１は２０μｍである。W^３１／Ｍ^３１＝０．６７である。エッチングの深さは０．７μｍである。マスクは５０ｎｍ〜１００ｎｍの範囲内の厚さのシリコン窒化物からなる。ｐ型ウエル領域のための孤立した凹部のアレイを形成した後に、ウエル領域のためのｐ⁻−ＧａＮを選択成長する。この結晶成長は、図１４（Ｂ）に示されるように、孤立した比較的小さいな開口になされる。このとき、盛り上がり量は０．８μｍにもなる。

図１５は、様々なマスク比W１／Ｍ１と、盛り上がり量との関係を示す図面である。このマスク比が１以上になると、盛り上がり量（マスク領域との段差）がマスク比に対してあまり大きな依存性を示さない。これ故に、最小間隔Ｗ１およびマスク幅はＷ１／Ｍ１≧１を満たすことが好ましい。

好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。例えば、本実施例では、第１のドリフト領域のキャリア濃度Ｎ_{ＤＲＩＦＴ１}が第２のドリフト領域のキャリア濃度Ｎ_{ＤＲＩＦＴ２}と異なっているけれども、本発明はこれに限定されない。また、第２導電型窒化ガリウム系半導体膜のドーパント濃度は、第２導電型窒化ガリウム系半導体膜のドーパント濃度と異なっているけれども、本発明はこれに限定されない。さらに、第１のドリフト領域のキャリア濃度Ｎ_{ＤＲＩＦＴ１}が第２のドリフト領域のキャリア濃度Ｎ_{ＤＲＩＦＴ２}と異なっているけれども、本発明はこれに限定されない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。

図１（Ａ）および図１（Ｂ）は、第１の実施の形態に係る縦型トランジスタを作製する方法における工程を示す図面である。 図２（Ａ）および図２（Ｂ）は、本実施の形態に係る縦型トランジスタを作製する方法における工程を示す図面である。 図３（Ａ）および図３（Ｂ）は、本実施の形態に係る縦型トランジスタを作製する方法における工程を示す図面である。 図４（Ａ）および図４（Ｂ）は、本実施の形態に係る縦型トランジスタを作製する方法における工程を示す図面である。 図５は、縦型トランジスタの一例を示す図面である。 図６（Ａ）および図６（Ｂ）は、第１の実施の形態に係る縦型トランジスタを作製する方法における工程を示す図面である。 図７（Ａ）および図７（Ｂ）は、第１の実施の形態に係る縦型トランジスタを作製する方法における工程を示す図面である。 図８（Ａ）および図８（Ｂ）は、第１の実施の形態に係る縦型トランジスタを作製する方法における工程を示す図面である。 図９（Ａ）および図９（Ｂ）は、第１の実施の形態に係る縦型トランジスタを作製する方法における工程を示す図面である。 図１０は、第１の実施の形態に係る縦型トランジスタを作製する方法における工程を示す図面である。 図１１は、縦型トランジスタの別の例を示す図面である。 図１２（Ａ）および図１２（Ｂ）は、ドリフト領域を選択成長するためのマスクパターンの例を示す図面である。図１２（Ｃ）は、選択成長するエリアを示す図面である。 図１３は、選択エピタキシャル膜の盛り上がりを示す図面である。 図１４（Ａ）は、ウエル領域を選択成長するためのマスクパターンの例を示す図面である。図１４（Ｂ）は、選択成長するエリアを示す図面である。 図１５は、マスク比と盛り上がり量との関係を示す図面である。

符号の説明

１１…導電性基板、１３、１３ａ…第１導電型窒化ガリウム系半導体膜、１５…第１導電型バッファ層、１７…第２導電型窒化ガリウム系半導体膜、１７ａ、１７ｂ…第２導電型窒化ガリウム系半導体領域、１９、１９ａ、１９ｂ…マスク、２１…マスク膜、２７…レジストマスク、２９…別の第１導電型窒化ガリウム系半導体膜、３１ａ、３１ｂ…第１導電型半導体領域（ソースまたはエミッタ）、３９…オーミック電極（ソース電極、エミッタ電極）、４１…オーミック電極（例えばドレイン電極、コレクタ電極）、Ｐ１、Ｐ２、Ｐ３…マスク上の点、Ｗ１、Ｗ２…最小間隔、Ｍ１、Ｍ２…マスク幅、４３…縦型トランジスタ、４５…第１導電型半導体領域、４７…第２導電型ウエル領域、４９…第１のドリフト領域、５１…第２のドリフト領域、５３…ゲート絶縁層、５５…ゲート電極、５７…ソース電極、５９…導電性支持基体、６３…ドレイン電極、７１、７１ａ…第１導電型窒化ガリウム系半導体膜、７３…第１導電型バッファ層、７５、７５ａ…第２導電型窒化ガリウム系半導体膜、７７、７７ａ、７７ｂ…別の第１導電型窒化ガリウム系半導体膜、７７ｃ…第１導電型窒化ガリウム系半導体領域の側面、７７ｄ…第１導電型窒化ガリウム系半導体領域の底面、７９、７９ａ、７９ｂ…マスク（ソースまたはエミッタ）、８１…別の第２導電型窒化ガリウム系半導体膜、８３、８３ａ、８３ｂ…マスク、８７ａ、８７ｂ…第２導電型窒化ガリウム系半導体領域、９３…ゲート絶縁膜、９５…ゲート電極、１０１…縦型トランジスタ、１０５…第１導電型半導体領域、１０３…第２導電型ウエル領域、１０７…第２導電型ウエル領域、１１１…ゲート絶縁層、１１３…ゲート電極、１１５…導電性支持基体、１１９ａ…第１のドリフト領域、１１９ｂ…第２のドリフト領域、１２１…ソース電極、１２３…ドレイン電極

Claims (12)

1. 縦型トランジスタを作製する方法であって、
   第１導電型窒化ガリウム系半導体膜を導電性基板上に形成する工程と、
   第２導電型窒化ガリウム系半導体膜を前記第１導電型窒化ガリウム系半導体膜上に形成する工程と、
   前記縦型トランジスタのウエル領域のためのマスクを前記第２導電型窒化ガリウム系半導体膜上に形成する工程と、
   前記マスクを用いて前記第２導電型窒化ガリウム系半導体膜および前記第１導電型窒化ガリウム系半導体膜をエッチングして、複数の第２導電型窒化ガリウム系半導体領域を形成する工程と、
   前記複数の第２導電型窒化ガリウム系半導体領域を形成した後に、前記マスクを用いて、前記縦型トランジスタのドリフト領域のための別の第１導電型窒化ガリウム系半導体膜を選択的に成長する工程と、
   を備え、
   前記マスクは、第１の部分および該第１の部分の隣に位置する第２の部分を含み、
   前記第１の部分と前記第２の部分との間の最小間隔Ｗ１は、前記第１の部分のエッジ上の第１の点と前記第２の部分のエッジ上の第２の点との間の距離により規定され、
   前記マスクのマスク幅Ｍ１は、前記第１の部分のエッジ上の前記第１の点と前記第１の部分のエッジ上の第３の点との間の距離により規定され、
   前記第１、第２および第３の点は直線上に位置しており、
   前記最小間隔Ｗ１および前記マスク幅は、Ｗ１／Ｍ１≧１を満たす、ことを特徴とする方法。
2. 前記第２導電型窒化ガリウム系半導体領域内に、ソース又はエミッタのための第１導電型窒化ガリウム系半導体領域を形成する工程と、
   前記第１導電型窒化ガリウム系半導体領域上にオーミック電極を形成する工程と、
   前記導電性基板の裏面に別のオーミック電極を形成する工程と、
   を更に備えることを特徴とする請求項１に記載された方法。
3. 前記マスク幅Ｍ１は、１μｍ以上であり、１００μｍ以下である、ことを特徴とする請求項１又は請求項２に記載された方法。
4. 前記別の第１導電型窒化ガリウム系半導体膜の厚さは１０ｎｍ以上である、ことを特徴とする請求項１〜請求項３のいずれか一項に記載された方法。
5. 前記マスクは、シリコン酸化物層およびシリコン窒化物層の少なくともいずれかを含む、ことを特徴とする請求項１〜請求項４のいずれか一項に記載された方法。
6. 縦型トランジスタを作製する方法であって、
   第１導電型窒化ガリウム系半導体膜を導電性基板上に形成する工程と、
   第２導電型窒化ガリウム系半導体膜を前記第１導電型窒化ガリウム系半導体膜上に形成する工程と、
   第１導電型を有する窒化ガリウム系半導体膜を前記第２導電型窒化ガリウム系半導体膜上に形成する工程と、
   前記縦型トランジスタのキャリア供給領域のための第１のマスクを前記窒化ガリウム系半導体膜上に形成する工程と、
   前記第１のマスクを用いて前記窒化ガリウム系半導体膜および前記第２導電型窒化ガリウム系半導体膜をエッチングして、複数の第１導電型窒化ガリウム系半導体領域を形成する工程と、
   前記第２導電型窒化ガリウム系半導体膜をエッチングした後に、前記第１のマスクを用いて別の第２導電型窒化ガリウム系半導体膜を選択的に成長する工程と、
   前記縦型トランジスタのウエル領域のための第２のマスクを前記別の第２導電型窒化ガリウム系半導体膜および前記第１導電型窒化ガリウム系半導体領域上に形成する工程と、
   前記第２のマスクを用いて前記別の第２導電型窒化ガリウム系半導体膜および前記第１導電型窒化ガリウム系半導体膜をエッチングして、複数の第２導電型窒化ガリウム系半導体領域を形成する工程と、
   前記第１導電型窒化ガリウム系半導体膜をエッチングした後に、前記第２のマスクを用いて、前記縦型トランジスタのドリフト領域のための別の第１導電型窒化ガリウム系半導体膜を選択的に成長する工程と、
   を備え、
   前記第２のマスクは、第１の部分および該第１の部分の隣に位置する第２の部分を含み、
   前記第１の部分と前記第２の部分との間の最小間隔Ｗ２は、前記第１の部分のエッジ上の第１の点と前記第２の部分のエッジ上の第２の点との間の距離により規定され、
   前記マスクのマスク幅Ｍ２は、前記第１の部分のエッジ上の前記第１の点と前記第１の部分のエッジ上の第３の点との間の距離により規定されており、
   前記第１、第２および第３の点は直線上に位置しており、
   前記最小間隔Ｗ２および前記マスク幅Ｍ２は、Ｗ２／Ｍ２≧１を満たす、ことを特徴とする方法。
7. 前記別の第１導電型窒化ガリウム系半導体膜を選択的に成長した後に、前記第１導電型窒化ガリウム系半導体領域上にオーミック電極を形成する工程と、
   前記別の第１導電型窒化ガリウム系半導体膜を選択的に成長した後に、前記導電性基板の裏面に別のオーミック電極を形成する工程と、
   を更に備える、ことを特徴とする請求項６に記載された方法。
8. 前記別の第１導電型窒化ガリウム系半導体膜を選択的に成長した後に、前記第２導電型窒化ガリウム系半導体領域上にゲート絶縁膜を形成する工程と、
   前記ゲート絶縁膜上にゲート電極を形成する工程と、
   を更に備える、ことを特徴とする請求項６又は請求項７に記載された方法。
9. 前記マスク幅Ｍ２は１μｍ以上であり、１００μｍ以下である、ことを特徴とする請求項６〜請求項８のいずれか一項に記載された方法。
10. 前記第１のマスクは、シリコン酸化物層およびシリコン窒化物層の少なくともいずれかを含む、ことを特徴とする請求項６〜請求項９のいずれか一項に記載された方法。
11. 前記別の第２導電型窒化ガリウム系半導体膜の厚さは１０ｎｍ以上である、ことを特徴とする請求項６〜請求項１０のいずれか一項に記載された方法。
12. 前記第１導電型窒化ガリウム系半導体膜のドーパント濃度は前記別の第１導電型窒化ガリウム系半導体膜のドーパント濃度と異なる、ことを特徴とする請求項１〜請求項１１のいずれか一項に記載された方法。

Images