RU2008108474A - Способ и устройство для сравнения данных в вычислительной системе, включающей в себя по меньшей мере два исполнительных блока - Google Patents
Способ и устройство для сравнения данных в вычислительной системе, включающей в себя по меньшей мере два исполнительных блока Download PDFInfo
- Publication number
- RU2008108474A RU2008108474A RU2008108474/09A RU2008108474A RU2008108474A RU 2008108474 A RU2008108474 A RU 2008108474A RU 2008108474/09 A RU2008108474/09 A RU 2008108474/09A RU 2008108474 A RU2008108474 A RU 2008108474A RU 2008108474 A RU2008108474 A RU 2008108474A
- Authority
- RU
- Russia
- Prior art keywords
- data
- comparator
- output
- compared
- output data
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1675—Temporal synchronisation or re-synchronisation of redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1675—Temporal synchronisation or re-synchronisation of redundant processing components
- G06F11/1687—Temporal synchronisation or re-synchronisation of redundant processing components at event level, e.g. by interrupt or result of polling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
- Executing Machine-Instructions (AREA)
Abstract
1. Способ сравнения данных в вычислительной системе, включающей в себя по меньшей мере два исполнительных блока, причем сравнение данных осуществляется в компараторе, а каждый исполнительный блок обрабатывает входные данные и генерирует выходные данные, отличающийся тем, что исполнительный блок сообщает компаратору о необходимости сравнения следующего элемента выходных данных с элементом выходных данных по меньшей мере второго исполнительного блока, после чего происходит сравнение этих по меньшей мере двух элементов выходных данных. ! 2. Способ по п.1, отличающийся тем, что по меньшей мере два исполнительных блока обрабатывают входные данные независимо друг от друга. ! 3. Способ по п.1, отличающийся тем, что исполнительный блок сообщает о необходимости сравнения следующего элемента данных посредством сигнала сравнения. ! 4. Способ по п.3, отличающийся тем, что сигнал сравнения и подлежащий сравнению элемент выходных данных выдают с возможностью их однозначного соотнесения друг с другом. ! 5. Способ по п.4, отличающийся тем, что подлежащему сравнению элементу данных присваивают метку, инициирующую сравнение. ! 6. Способ по п.1, отличающийся тем, что все исполнительные блоки, выходные данные которых подлежат сравнению, сигнализируют об этом компаратору. ! 7. Способ по п.1, отличающийся тем, что выходные данные, подлежащие сравнению, записывают в заданной последовательности по меньшей мере в одно буферное запоминающее устройство. ! 8. Устройство для сравнения данных в вычислительной системе, включающей в себя по меньшей мере два исполнительных блока и компаратор, причем сравнение данных осуществляется в компараторе, а ка
Claims (11)
1. Способ сравнения данных в вычислительной системе, включающей в себя по меньшей мере два исполнительных блока, причем сравнение данных осуществляется в компараторе, а каждый исполнительный блок обрабатывает входные данные и генерирует выходные данные, отличающийся тем, что исполнительный блок сообщает компаратору о необходимости сравнения следующего элемента выходных данных с элементом выходных данных по меньшей мере второго исполнительного блока, после чего происходит сравнение этих по меньшей мере двух элементов выходных данных.
2. Способ по п.1, отличающийся тем, что по меньшей мере два исполнительных блока обрабатывают входные данные независимо друг от друга.
3. Способ по п.1, отличающийся тем, что исполнительный блок сообщает о необходимости сравнения следующего элемента данных посредством сигнала сравнения.
4. Способ по п.3, отличающийся тем, что сигнал сравнения и подлежащий сравнению элемент выходных данных выдают с возможностью их однозначного соотнесения друг с другом.
5. Способ по п.4, отличающийся тем, что подлежащему сравнению элементу данных присваивают метку, инициирующую сравнение.
6. Способ по п.1, отличающийся тем, что все исполнительные блоки, выходные данные которых подлежат сравнению, сигнализируют об этом компаратору.
7. Способ по п.1, отличающийся тем, что выходные данные, подлежащие сравнению, записывают в заданной последовательности по меньшей мере в одно буферное запоминающее устройство.
8. Устройство для сравнения данных в вычислительной системе, включающей в себя по меньшей мере два исполнительных блока и компаратор, причем сравнение данных осуществляется в компараторе, а каждый исполнительный блок обрабатывает входные данные и генерирует выходные данные, отличающееся тем, что исполнительный блок сообщает компаратору о необходимости сравнения следующего элемента выходных данных с элементом выходных данных по меньшей мере второго исполнительного блока, после чего происходит сравнение этих по меньшей мере двух элементов выходных данных.
9. Устройство по п.8, отличающееся тем, что в нем предусмотрено по меньшей мере одно буферное запоминающее устройство, выполненное с возможностью записи в него данных в задаваемой последовательности и последующей выдачи данных компаратору.
10. Устройство по п.9, отличающееся тем, что буферное запоминающее устройство представляет собой память обратного магазинного типа.
11. Вычислительная система, содержащая устройство по п.8.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102005037217.1 | 2005-08-08 | ||
| DE102005037217A DE102005037217A1 (de) | 2005-08-08 | 2005-08-08 | Verfahren und Vorrichtung zum Vergleich von Daten bei einem Rechnersystem mit wenigstens zwei Ausführungseinheiten |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2008108474A true RU2008108474A (ru) | 2009-09-20 |
| RU2411570C2 RU2411570C2 (ru) | 2011-02-10 |
Family
ID=37398426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2008108474/08A RU2411570C2 (ru) | 2005-08-08 | 2006-07-27 | Способ и устройство для сравнения данных в вычислительной системе, включающей в себя по меньшей мере два исполнительных блока |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US8196027B2 (ru) |
| EP (1) | EP1917589B1 (ru) |
| JP (1) | JP2009505185A (ru) |
| CN (1) | CN101243406B (ru) |
| DE (2) | DE102005037217A1 (ru) |
| ES (1) | ES2336604T3 (ru) |
| RU (1) | RU2411570C2 (ru) |
| WO (1) | WO2007017395A2 (ru) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8201067B2 (en) * | 2008-02-25 | 2012-06-12 | International Business Machines Corporation | Processor error checking for instruction data |
| DE112011105021B4 (de) * | 2011-03-10 | 2020-01-30 | Mitsubishi Electric Corporation | Redundanzeinrichtung |
| US10353767B2 (en) * | 2017-09-14 | 2019-07-16 | Bae Systems Controls Inc. | Use of multicore processor to mitigate common mode computing faults |
| US10836402B2 (en) | 2017-12-27 | 2020-11-17 | Micron Technology, Inc. | Determination of reliability of vehicle control commands via redundancy |
| US10933882B2 (en) * | 2017-12-27 | 2021-03-02 | Micron Technology, Inc. | Determination of reliability of vehicle control commands using a voting mechanism |
| US10981576B2 (en) | 2017-12-27 | 2021-04-20 | Micron Technology, Inc. | Determination of reliability of vehicle control commands via memory test |
| US10896089B2 (en) * | 2018-04-06 | 2021-01-19 | Western Digital Technologies, Inc. | System level data-loss protection using storage device local buffers |
| US11507175B2 (en) | 2018-11-02 | 2022-11-22 | Micron Technology, Inc. | Data link between volatile memory and non-volatile memory |
| US10901862B2 (en) | 2018-11-13 | 2021-01-26 | Micron Technology, Inc. | High-reliability non-volatile memory using a voting mechanism |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5243607A (en) * | 1990-06-25 | 1993-09-07 | The Johns Hopkins University | Method and apparatus for fault tolerance |
| JPH0527994A (ja) * | 1991-07-23 | 1993-02-05 | Fuji Electric Co Ltd | デイジタル機器の誤出力防止方法 |
| EP0653708B1 (en) * | 1993-10-15 | 2000-08-16 | Hitachi, Ltd. | Logic circuit having error detection function, redundant resource management method, and fault tolerant system using it |
| JPH0863365A (ja) * | 1994-08-23 | 1996-03-08 | Fujitsu Ltd | データ処理装置 |
| JP3036485B2 (ja) * | 1997-09-12 | 2000-04-24 | 日本電気株式会社 | 実数演算方式 |
| US6141718A (en) * | 1998-06-15 | 2000-10-31 | Sun Microsystems, Inc. | Processor bridge with dissimilar data registers which is operable to disregard data differences for dissimilar data direct memory accesses |
| JP2000148524A (ja) | 1998-11-09 | 2000-05-30 | Nippon Signal Co Ltd:The | フェールセーフ照合装置 |
| JP3033754B1 (ja) | 1998-12-16 | 2000-04-17 | 甲府日本電気株式会社 | 三重化情報処理システム |
| JP2000298594A (ja) * | 1999-04-13 | 2000-10-24 | Nec Corp | フォールトトレラント制御方法および冗長コンピュータシステム |
| JP2001238094A (ja) | 2000-02-25 | 2001-08-31 | Canon Inc | 画像処理装置および画像再生装置 |
| JP2002269029A (ja) * | 2001-03-07 | 2002-09-20 | Nec Corp | 高信頼性情報処理装置及びそれに用いる情報処理方法並びにそのプログラム |
| US20030005380A1 (en) * | 2001-06-29 | 2003-01-02 | Nguyen Hang T. | Method and apparatus for testing multi-core processors |
| JP4155088B2 (ja) | 2003-04-18 | 2008-09-24 | 日本電気株式会社 | 情報処理装置 |
| US20070277023A1 (en) * | 2003-06-24 | 2007-11-29 | Reinhard Weiberle | Method For Switching Over Between At Least Two Operating Modes Of A Processor Unit, As Well Corresponding Processor Unit |
| US20050108509A1 (en) * | 2003-11-13 | 2005-05-19 | Safford Kevin D. | Error detection method and system for processors that employs lockstepped concurrent threads |
| US7290169B2 (en) * | 2004-04-06 | 2007-10-30 | Hewlett-Packard Development Company, L.P. | Core-level processor lockstepping |
-
2005
- 2005-08-08 DE DE102005037217A patent/DE102005037217A1/de not_active Withdrawn
-
2006
- 2006-07-27 EP EP06778021A patent/EP1917589B1/de active Active
- 2006-07-27 ES ES06778021T patent/ES2336604T3/es active Active
- 2006-07-27 US US11/990,250 patent/US8196027B2/en active Active
- 2006-07-27 WO PCT/EP2006/064730 patent/WO2007017395A2/de active Application Filing
- 2006-07-27 CN CN200680029543XA patent/CN101243406B/zh active Active
- 2006-07-27 DE DE502006005533T patent/DE502006005533D1/de active Active
- 2006-07-27 JP JP2008525527A patent/JP2009505185A/ja active Pending
- 2006-07-27 RU RU2008108474/08A patent/RU2411570C2/ru active
Also Published As
| Publication number | Publication date |
|---|---|
| RU2411570C2 (ru) | 2011-02-10 |
| DE502006005533D1 (de) | 2010-01-14 |
| WO2007017395A2 (de) | 2007-02-15 |
| EP1917589B1 (de) | 2009-12-02 |
| JP2009505185A (ja) | 2009-02-05 |
| WO2007017395A3 (de) | 2007-07-26 |
| CN101243406A (zh) | 2008-08-13 |
| US20090210777A1 (en) | 2009-08-20 |
| US8196027B2 (en) | 2012-06-05 |
| CN101243406B (zh) | 2012-01-11 |
| ES2336604T3 (es) | 2010-04-14 |
| DE102005037217A1 (de) | 2007-02-15 |
| EP1917589A2 (de) | 2008-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2008108474A (ru) | Способ и устройство для сравнения данных в вычислительной системе, включающей в себя по меньшей мере два исполнительных блока | |
| US20170364304A1 (en) | Tracking hot areas of disk drive | |
| US9740659B2 (en) | Merging and sorting arrays on an SIMD processor | |
| GB2596438A (en) | Computer model machine learning based on correlations of training data with performance trends | |
| US20110179399A1 (en) | Establishing a useful debugging state for multithreaded computer program | |
| RU2008133604A (ru) | Способ и устройство для записи высокоскоростных входных данных в матрицу запоминающих устройств | |
| GB2600298A (en) | Mirroring write operations across data storage devices | |
| US9009549B2 (en) | Memory diagnostic apparatus and memory diagnostic method and program | |
| RU2015126787A (ru) | Унифицированный доступ к совместно используемой и управляемой памяти | |
| JP2021517692A (ja) | キャッシュ及び複数の独立したアレイを有するメモリのためのインタフェース | |
| ATE415664T1 (de) | System und verfahren für einen speicher mit kombiniertem leitungs- und wortzugang | |
| KR20190013162A (ko) | 컨볼루션 뉴럴 네트워크를 위한 하드웨어 가속기 및 컨볼루션 연산량 감소 방법 | |
| RU2007119322A (ru) | Способ и устройство для переключения в вычислительной системе, включающей в себя по меньшей мере два обрабатывающих блока | |
| US20140223040A1 (en) | Memory data transfer method and system | |
| US20190310798A1 (en) | Semiconductor memory device and operating method thereof | |
| RU2017104408A (ru) | Составные топологии хранения данных для объектов данных | |
| WO2018072439A1 (zh) | 一种测试信号产生方法及装置、计算机存储介质 | |
| CN106326397A (zh) | 生成索引文件的方法及装置 | |
| US9727253B2 (en) | Data processing method, apparatus, and system | |
| JP2005267673A (ja) | 試験装置及び試験方法 | |
| US5475855A (en) | Pipelined computer with half machine cycle alternating write control for avoiding usage conflicts in general registers | |
| CN103988462A (zh) | 用于执行寄存器重命名的寄存器重命名数据处理装置和方法 | |
| US8427854B2 (en) | Utilization of memory refresh cycles for pattern matching | |
| US9405546B2 (en) | Apparatus and method for non-blocking execution of static scheduled processor | |
| US20160299825A1 (en) | Logic analysis |