RU2007119322A - Способ и устройство для переключения в вычислительной системе, включающей в себя по меньшей мере два обрабатывающих блока - Google Patents

Способ и устройство для переключения в вычислительной системе, включающей в себя по меньшей мере два обрабатывающих блока Download PDF

Info

Publication number
RU2007119322A
RU2007119322A RU2007119322/09A RU2007119322A RU2007119322A RU 2007119322 A RU2007119322 A RU 2007119322A RU 2007119322/09 A RU2007119322/09 A RU 2007119322/09A RU 2007119322 A RU2007119322 A RU 2007119322A RU 2007119322 A RU2007119322 A RU 2007119322A
Authority
RU
Russia
Prior art keywords
comparison
mode
data
information
asynchrony
Prior art date
Application number
RU2007119322/09A
Other languages
English (en)
Inventor
Бернд МЮЛЛЕР (DE)
Бернд Мюллер
Ральф АНГЕРБАУЕР (DE)
Ральф АНГЕРБАУЕР
Йорк КОЛЛАНИ (DE)
Йорк КОЛЛАНИ
Райнер ГМЕЛИХ (DE)
Райнер ГМЕЛИХ
Эберхард БЕЛЬ (DE)
Эберхард БЕЛЬ
Original Assignee
Роберт Бош ГмбХ (DE)
Роберт Бош Гмбх
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE200410051964 external-priority patent/DE102004051964A1/de
Priority claimed from DE200410051952 external-priority patent/DE102004051952A1/de
Priority claimed from DE200410051950 external-priority patent/DE102004051950A1/de
Priority claimed from DE200410051992 external-priority patent/DE102004051992A1/de
Priority claimed from DE200410051937 external-priority patent/DE102004051937A1/de
Priority claimed from DE200510037241 external-priority patent/DE102005037241A1/de
Application filed by Роберт Бош ГмбХ (DE), Роберт Бош Гмбх filed Critical Роберт Бош ГмбХ (DE)
Publication of RU2007119322A publication Critical patent/RU2007119322A/ru

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1695—Error detection or correction of the data by redundancy in hardware which are operating with time diversity
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1675—Temporal synchronisation or re-synchronisation of redundant processing components
    • G06F11/1687—Temporal synchronisation or re-synchronisation of redundant processing components at event level, e.g. by interrupt or result of polling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30021—Compare instructions, e.g. Greater-Than, Equal-To, MINMAX
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline, look ahead using instruction pipelines
    • G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
    • G06F11/184—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality

Abstract

1. Способ переключения между, по меньшей мере, двумя режимами работы в вычислительной системе, включающей в себя, по меньшей мере, два обрабатывающих блока, средство переключения и средство сравнения, причем первый режим работы соответствует режиму сравнения, а второй режим работы - режиму повышенной производительности и в режиме сравнения выполняют сравнение, по меньшей мере, первых и вторых данных, отличающийся тем, чтосредства сравнения и средства переключения реализованы конструктивно внешними по отношению к обрабатывающим блокам, причем, по меньшей мере, одни из сравниваемых в режиме сравнения данных временно сохраняют, по меньшей мере, в одном буферном запоминающем устройстве в течение задаваемого и/или определяемого времени таким образом, чтобы обеспечить возможность непосредственного сравнения первых и вторых данных друг с другом,на основе задаваемого и/или определяемого времени, в течение которого, по меньшей мере, одни данные временно сохраняют в памяти, получают информацию об асинхронности, в частности о сбое времени, и в зависимости от полученной информации об асинхронности выдают информацию о синхронизации или определяют уровень заполнения буферного запоминающего устройства, указывающий на количество наборов данных, хранящихся в буферном запоминающем устройстве, и в зависимости от этого уровня заполнения выдают информацию о синхронизации, ив качестве информации о синхронизации используют сигнал задержки, по которому, по меньшей мере, временно останавливают работу, по меньшей мере, одного обрабатывающего блока.2. Способ по п.1, отличающийся тем, что информацию об асинхронности получают с п

Claims (12)

1. Способ переключения между, по меньшей мере, двумя режимами работы в вычислительной системе, включающей в себя, по меньшей мере, два обрабатывающих блока, средство переключения и средство сравнения, причем первый режим работы соответствует режиму сравнения, а второй режим работы - режиму повышенной производительности и в режиме сравнения выполняют сравнение, по меньшей мере, первых и вторых данных, отличающийся тем, что
средства сравнения и средства переключения реализованы конструктивно внешними по отношению к обрабатывающим блокам, причем, по меньшей мере, одни из сравниваемых в режиме сравнения данных временно сохраняют, по меньшей мере, в одном буферном запоминающем устройстве в течение задаваемого и/или определяемого времени таким образом, чтобы обеспечить возможность непосредственного сравнения первых и вторых данных друг с другом,
на основе задаваемого и/или определяемого времени, в течение которого, по меньшей мере, одни данные временно сохраняют в памяти, получают информацию об асинхронности, в частности о сбое времени, и в зависимости от полученной информации об асинхронности выдают информацию о синхронизации или определяют уровень заполнения буферного запоминающего устройства, указывающий на количество наборов данных, хранящихся в буферном запоминающем устройстве, и в зависимости от этого уровня заполнения выдают информацию о синхронизации, и
в качестве информации о синхронизации используют сигнал задержки, по которому, по меньшей мере, временно останавливают работу, по меньшей мере, одного обрабатывающего блока.
2. Способ по п.1, отличающийся тем, что информацию об асинхронности получают с помощью средства регистрации времени, в частности счетчика времени, причем определяют значение времени и сравнивают его с задаваемым максимальным значением времени.
3. Способ по п.1, отличающийся тем, что информацию об асинхронности получают путем сравнения определенного уровня заполнения буферного запоминающего устройства с задаваемым максимальным уровнем заполнения.
4. Способ по п.2 или 3, отличающийся тем, что информацию об асинхронности анализируют в средстве контроля, в частности в схеме безопасности.
5. Способ по п.1, отличающийся тем, что необходимость сравнения следующих выходных данных задают сигналом сравнения.
6. Способ по п.1, отличающийся тем, что подлежащим сравнению данным присваивают метку, инициирующую процесс сравнения.
7. Устройство для переключения в вычислительной системе, включающей в себя, по меньшей мере, два обрабатывающих блока, содержащее средства сравнения и средства переключения, выполненные с возможностью переключения между, по меньшей мере, двумя режимами работы, причем первый режим работы соответствует режиму сравнения, а второй режим работы - режиму повышенной производительности и в режиме сравнения выполняют сравнение, по меньшей мере, первых и вторых данных, отличающееся тем, что средства сравнения и средства переключения реализованы конструктивно внешними по отношению к обрабатывающим блокам, причем также предусмотрены:
по меньшей мере одно буферное запоминающее устройство, выполненное с возможностью временного хранения в нем в течение задаваемого и/или определяемого времени, по меньшей мере, одних из сравниваемых в режиме сравнения данных таким образом, чтобы обеспечить возможность непосредственного сравнения первых и вторых данных друг с другом,
средства, в частности счетчик времени, выполненные с возможностью получения на основе задаваемого и/или определяемого времени, в течение которого временно хранятся, по меньшей мере, одни данные информации об асинхронности, в частности о сбое времени, или средства, выполненные с возможностью определения уровня заполнения буферного запоминающего устройства, указывающего на количество наборов данных, хранящихся в буферном запоминающем устройстве, и
средства синхронизации, выполненные с возможностью генерирования информации о синхронизации в зависимости от информации об асинхронности или от уровня заполнения буферного запоминающего устройства, причем в качестве информации о синхронизации используется сигнал задержки, по которому, по меньшей мере, временно останавливается работа, по меньшей мере, одного обрабатывающего блока.
8. Устройство по п.7, отличающееся тем, что на каждый обрабатывающий блок предусмотрена одна область буферного запоминающего устройства.
9. Устройство по п.7, отличающееся тем, что буферное запоминающее устройство представляет собой память обратного магазинного типа.
10. Устройство по одному из пп.7-9, отличающееся тем, что каждому обрабатывающему блоку поставлено в соответствие одно буферное запоминающее устройство.
11. Устройство по п.7, отличающееся тем, что оно содержит средство контроля, выполненное с возможностью обработки информации об асинхронности.
12. Устройство по п.11, отличающееся тем, что средством контроля является внешнее по отношению к вычислительной системе средство контроля, в частности схема безопасности.
RU2007119322/09A 2004-10-25 2005-10-25 Способ и устройство для переключения в вычислительной системе, включающей в себя по меньшей мере два обрабатывающих блока RU2007119322A (ru)

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
DE200410051964 DE102004051964A1 (de) 2004-10-25 2004-10-25 Verfahren und Vorrichtung zur Überwachung einer Speichereinheit in einem Mehrprozessorsystem
DE200410051952 DE102004051952A1 (de) 2004-10-25 2004-10-25 Verfahren zur Datenverteilung und Datenverteilungseinheit in einem Mehrprozessorsystem
DE200410051950 DE102004051950A1 (de) 2004-10-25 2004-10-25 Verfahren und Vorrichtung zur Taktumschaltung bei einem Mehrprozessorsystem
DE200410051992 DE102004051992A1 (de) 2004-10-25 2004-10-25 Verfahren und Vorrichtung zur Verzögerung von Zugriffen auf Daten und/oder Befehle eines Mehrprozessorsystems
DE102004051937.4 2004-10-25
DE102004051964.1 2004-10-25
DE102004051950.1 2004-10-25
DE102004051992.7 2004-10-25
DE200410051937 DE102004051937A1 (de) 2004-10-25 2004-10-25 Verfahren und Vorrichtung zur Synchronisierung in einem Mehrprozessorsystem
DE102004051952.8 2004-10-25
DE102005037241.4 2005-08-08
DE200510037241 DE102005037241A1 (de) 2005-08-08 2005-08-08 Verfahren und Vorrichtung zur Umschaltung bei einem Rechnersystem mit wenigstens zwei Verarbeitungseinheiten
PCT/EP2005/055519 WO2006045790A1 (de) 2004-10-25 2005-10-25 Verfahren und vorrichtung zur modusumschaltung und zum signalvergleich bei einem rechnersystem mit wenigstens zwei verarbeitungseinheiten

Publications (1)

Publication Number Publication Date
RU2007119322A true RU2007119322A (ru) 2008-12-10

Family

ID=35783534

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2007119322/09A RU2007119322A (ru) 2004-10-25 2005-10-25 Способ и устройство для переключения в вычислительной системе, включающей в себя по меньшей мере два обрабатывающих блока

Country Status (9)

Country Link
US (1) US20080091927A1 (ru)
EP (1) EP1812859B1 (ru)
JP (1) JP2008518307A (ru)
KR (1) KR20070062568A (ru)
CN (1) CN100520731C (ru)
AT (1) ATE420403T1 (ru)
DE (1) DE502005006442D1 (ru)
RU (1) RU2007119322A (ru)
WO (1) WO2006045790A1 (ru)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005037242A1 (de) * 2004-10-25 2007-02-15 Robert Bosch Gmbh Verfahren und Vorrichtung zur Umschaltung und zum Signalvergleich bei einem Rechnersystem mit wenigstens zwei Verarbeitungseinheiten
JP5013309B2 (ja) * 2006-08-18 2012-08-29 日本電気株式会社 フォールトトレラントコンピュータ、そのトランザクション同期制御方法
DE102006048169A1 (de) 2006-10-10 2008-04-17 Robert Bosch Gmbh Verfahren zur Überwachung einer Funktionsfähigkeit einer Steuerung
JP5796311B2 (ja) 2011-03-15 2015-10-21 オムロン株式会社 制御装置およびシステムプログラム
US8924780B2 (en) * 2011-11-10 2014-12-30 Ge Aviation Systems Llc Method of providing high integrity processing
DE102013202253A1 (de) * 2013-02-12 2014-08-14 Paravan Gmbh Schaltung zur Steuerung eines Beschleunigungs-, Brems- und Lenksystems eines Fahrzeugs
GB2516995B (en) 2013-12-18 2015-08-19 Imagination Tech Ltd Task execution in a SIMD processing unit
GB2537942B (en) * 2015-05-01 2017-06-14 Imagination Tech Ltd Fault tolerant processor for real-time systems
JP7221070B2 (ja) * 2019-02-07 2023-02-13 日立Astemo株式会社 電子制御装置、制御方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3810119A (en) * 1971-05-04 1974-05-07 Us Navy Processor synchronization scheme
US3783250A (en) * 1972-02-25 1974-01-01 Nasa Adaptive voting computer system
US4733353A (en) * 1985-12-13 1988-03-22 General Electric Company Frame synchronization of multiply redundant computers
CA2003338A1 (en) * 1987-11-09 1990-06-09 Richard W. Cutts, Jr. Synchronization of fault-tolerant computer system having multiple processors
AU625293B2 (en) * 1988-12-09 1992-07-09 Tandem Computers Incorporated Synchronization of fault-tolerant computer system having multiple processors
US5020023A (en) * 1989-02-23 1991-05-28 International Business Machines Corporation Automatic vernier synchronization of skewed data streams
US5226152A (en) * 1990-12-07 1993-07-06 Motorola, Inc. Functional lockstep arrangement for redundant processors
US6185662B1 (en) * 1997-12-22 2001-02-06 Nortel Networks Corporation High availability asynchronous computer system
US6247143B1 (en) * 1998-06-30 2001-06-12 Sun Microsystems, Inc. I/O handling for a multiprocessor computer system
US6615366B1 (en) * 1999-12-21 2003-09-02 Intel Corporation Microprocessor with dual execution core operable in high reliability mode
US6640313B1 (en) * 1999-12-21 2003-10-28 Intel Corporation Microprocessor with high-reliability operating mode
US6820213B1 (en) * 2000-04-13 2004-11-16 Stratus Technologies Bermuda, Ltd. Fault-tolerant computer system with voter delay buffer
US6772368B2 (en) * 2000-12-11 2004-08-03 International Business Machines Corporation Multiprocessor with pair-wise high reliability mode, and method therefore
US6751749B2 (en) * 2001-02-22 2004-06-15 International Business Machines Corporation Method and apparatus for computer system reliability
US6928583B2 (en) * 2001-04-11 2005-08-09 Stratus Technologies Bermuda Ltd. Apparatus and method for two computing elements in a fault-tolerant server to execute instructions in lockstep
DE10136335B4 (de) * 2001-07-26 2007-03-22 Infineon Technologies Ag Prozessor mit mehreren Rechenwerken
GB2399913B (en) * 2002-03-19 2004-12-15 Sun Microsystems Inc Fault tolerant computer system
JP2004046599A (ja) * 2002-07-12 2004-02-12 Nec Corp フォルトトレラントコンピュータ装置、その再同期化方法及び再同期化プログラム
ATE407401T1 (de) * 2004-10-25 2008-09-15 Bosch Gmbh Robert Verfahren und vorrichtung zur erzeugung eines modussignals bei einem rechnersystem mit mehreren komponenten
DE102005037242A1 (de) * 2004-10-25 2007-02-15 Robert Bosch Gmbh Verfahren und Vorrichtung zur Umschaltung und zum Signalvergleich bei einem Rechnersystem mit wenigstens zwei Verarbeitungseinheiten
US7350026B2 (en) * 2004-12-03 2008-03-25 Thales Memory based cross compare for cross checked systems
JP2006178636A (ja) * 2004-12-21 2006-07-06 Nec Corp フォールトトレラントコンピュータ、およびその制御方法

Also Published As

Publication number Publication date
KR20070062568A (ko) 2007-06-15
JP2008518307A (ja) 2008-05-29
CN100520731C (zh) 2009-07-29
CN101048759A (zh) 2007-10-03
WO2006045790A1 (de) 2006-05-04
EP1812859A1 (de) 2007-08-01
US20080091927A1 (en) 2008-04-17
ATE420403T1 (de) 2009-01-15
DE502005006442D1 (de) 2009-02-26
EP1812859B1 (de) 2009-01-07

Similar Documents

Publication Publication Date Title
RU2007119322A (ru) Способ и устройство для переключения в вычислительной системе, включающей в себя по меньшей мере два обрабатывающих блока
US4456993A (en) Data processing system with error processing apparatus and error processing method
US7962703B1 (en) Techniques for improving dirty page logging
JPH02297228A (ja) 障害情報格納方式
KR890002285B1 (ko) 기계체크처리시스템
RU2008108474A (ru) Способ и устройство для сравнения данных в вычислительной системе, включающей в себя по меньшей мере два исполнительных блока
KR20060133561A (ko) 플래시 메모리용 데이터 기록 방법
US20040205384A1 (en) Computer system and memory control method thereof
JP6246239B2 (ja) 素数生成のための方法およびデバイス
KR20120038076A (ko) 낸드 플래시 메모리의 데이터 입출력 방법과 그 방법을 이용한 임베디드 시스템
CN106030544B (zh) 计算机设备内存的检测方法和计算机设备
CN105527957A (zh) 用于保存故障波数据的方法
CN115470738A (zh) 功能验证方法及装置、电子设备和存储介质
RU2007102671A (ru) Способ сохранения пакетов данных с использованием технологии указателя
CN113434476B (zh) 数据同步方法、装置、设备、系统、存储介质及程序产品
CN104699574A (zh) 一种建立处理器Cache检查点的方法、装置及系统
CN105335296A (zh) 一种数据处理方法、装置及系统
US8971454B2 (en) Radio apparatus and data reproducing method
CN115145198A (zh) 牵引系统冗余控制方法、装置及可读存储介质
JPH04115339A (ja) メモリエラー処理システム
JPH05128060A (ja) 情報処理装置
SU1043753A2 (ru) Устройство дл контрол блока пам ти
JPS63156465A (ja) 時間スイツチ回路のデ−タ格納域監視方式
JP2019040631A (ja) 回路検証装置、回路検証方法、および、コンピュータ・プログラム
RU2062512C1 (ru) Запоминающее устройство с обнаружением ошибок и коррекцией одиночной ошибки

Legal Events

Date Code Title Description
FA94 Acknowledgement of application withdrawn (non-payment of fees)

Effective date: 20110203