KR890002285B1 - 기계체크처리시스템 - Google Patents

기계체크처리시스템 Download PDF

Info

Publication number
KR890002285B1
KR890002285B1 KR1019830006134A KR830006134A KR890002285B1 KR 890002285 B1 KR890002285 B1 KR 890002285B1 KR 1019830006134 A KR1019830006134 A KR 1019830006134A KR 830006134 A KR830006134 A KR 830006134A KR 890002285 B1 KR890002285 B1 KR 890002285B1
Authority
KR
South Korea
Prior art keywords
error
error data
machine check
processing unit
correctable
Prior art date
Application number
KR1019830006134A
Other languages
English (en)
Other versions
KR840007189A (ko
Inventor
요시히로 미즈시마
가즈유끼 시미즈
Original Assignee
후지쓰 가부시끼가이샤
야마모또 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 야마모또 다꾸마 filed Critical 후지쓰 가부시끼가이샤
Publication of KR840007189A publication Critical patent/KR840007189A/ko
Application granted granted Critical
Publication of KR890002285B1 publication Critical patent/KR890002285B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Debugging And Monitoring (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

내용 없음.

Description

기계체크처리시스템
제1도는 본 발명의 1실시예에 따른 기계체크처리시스템의 블럭도.
제2도는 제1도의 기계체크처리시스템의 동작흐름을 보여주는 타임차아트.
* 도면의 주요부분에 대한 부호의 설명
5 : 에러데이타동결회로 6 : 기계체크개입중단회로
7 : 기계체크레코드 리퀘스트신호발생회로
8 : 금지플립플롭 91-94: 에러플립플롭
11 : 고장기억어드레스레지스터 13 : 플로피디스크
14 : 에러데이타분석회로 15 : 동결해제회로
16 : CPU모우드변경회로
본 발명은 기계체크처리시스템에 관한 것으로서, 특히 에러정정기능을 갖는 시스템에 있어서 서비스처리장치(SVP)가 시스템처리를 실질적으로 중단시키는 일이 없이 정정된 에러에 관한 에러데이타를 세이브(save)할 수 있고, 상기 SVP는 세이브된 에러데이타의 분석에 근거하여 기계체크 개입중단을 금지할 수 있는 시스템에 관한 것이다.
공지의 데이타처리장치는 주기억장치, 메모리제어장치(MCU), 중앙처리장치(CPU) 및 SVP를 갖는다.
정정가능한 에러, 예를 싱글비트에러가 데이타처리동안에 발생했을때 그 에러는 MCU에서 정정된다. 더욱이, 종래에 있어서는 주기억장치에서의 소정영역이 싱글비트에러에 관한 에러데이타, 예를 들면 싱글비트에러가 발생된 곳에 관한 정보를 수신힌다. 이러한 에러데이타는 싱글비트에러의 위치정보를 알기 위해서 기억된다. 즉, 만일 싱글비트에러가 하드에러인 경우, 정정 불가능한 에러, 즉 더블비트에러가 발생할 가능성이 높다. 따라서 작동자, 사용자 또는 수리자는 싱글비트에러가 발생한 곳을 알 필요가 있다.
그러나, 주메모리내의 소정영역에 에러데이타를 기억하는 데에는 많은 문제점이 있다. 첫째로, 주메모리내의 소정영역은 큰 영역이 아니기 때문에 많은 에러데이타를 기억할 수가 없다. 따라서 에러데이타를 다른 영역에 세이브하거나 소정영역이 에러데이타로 충만될 때마다 다른 장치에 출력하여야 한다. 이러한 세이브 또는 출력 처리는 사용자에게 매우 번거롭다. 둘째로, 기계체크개입중단은 에러데이타가 주메모리의 소정영역에 기억되는 주기마다 발생하여 데이타처리는 그 주기동안 개입중단된다. 종래 기계에 있어서는, 싱글비트에러가 검지될 때마다 기계 체크개입중단을 피하기 위해, 일단 싱글비트에러가 여러번, 예컨대 4번 검지되면 주메모리의 소정영역은 다음 에러데이타를 통지 받지 못하므로써 여러 싱글비트에러가 발생한 후에는 싱글비트에러로 인한 기계체크 개입중단이 발생하지 않게 된다. 그러나, 이 방법에 의해서는 수리자등이 여러번의 싱글비트 에러가 발생한 후에는 다음 싱글비트에러의 위치를 찾을 수 없다.
본 발명의 목적은 정정된 에러에 관한 에러 데이타가 시스템 처리를 거의 중단시킴이 없이 SVP에 의해 자동적으로 세이브 되고 분석될 수 있는 기계체크처리시스템을 제공하는 것이다.
본 발명의 다른목적은 싱글비트에러에 기인한 기계체크 개입 중단이 금지된 후라도 수리자등이 에러 데이타를 얻을 수 있는 상기와 같은 기계체크처리시스템을 제공하는 것이다.
본 발명에 따르면 상기 목적을 달성하기 이하여, 데이타 처리동안에 발생된 정정가능한 에러를 정정하는 에러정정수단, 정정가능한 에러에 관한 에러데이타를 기억하는 에러데이타 기억수단, 에러정정수단과 에러 제이타기억수단을 제어하는 CPU, 및 에러정정수단과 에러데이타기억수단과 CPU를 작동 및 제어하는 SVP로 이루어지는 기계체크처리장치에 있어서, 상기 CPU는 정정가능에러가 발생했을때 기계체크 레코드 리퀘스트 신호를 발생하는 기계체크 레코드 리퀘스트신호수단을 포함하며, 상기 SVP는 기계체크레코드 리퀘스트신호에 응하여 에러데이타기억수단에 기억된 동결에러데이타를 세이브하기 위하여 세이브처리를 수행하는 에러데이타세이브수단, 에러분석 처리를 수행하는 에러데이타분석수단 및 에러데이타 세이브수단이 에러데이타를 세이브한 후 에러데이타 기억수단에 기억된 에러를 동결상태로부터 해제시키는 동결해제수단을 포함하며, 세이브처리 및 에러분석처리중 최소한 하나가 CPU의 작동과 거의 동시에 수행한다.
이하 본 발명의 상기 목적과 특징들을 첨부도면을 참조하여 상세히 설명한다. 제1도는 본 발명의 1실시예에 따른 기계체크처리시스템을 나타낸다. 제1도에서, 참조번호 1은 주메모리, 2는 MCU, 3은 CPU, 4는 시스템콘솔을 포함하는 SVP, 5는 에러데이타동결회로(FRE), 6은 기계체크개입중단회로(MCK), 7은 기계체크레코드 리퀘스트 신호발생회로(REC REQ), 8은 기계 체크개입중단을 금지하는 금지플립플롭, 91내지 94는 주 메모리 CPU 또는 다른 곳에 에러를 래치하는 에러플립플롭, 10은 OR회로, 11은 정정된 에러에 관한 에로데이타를 기억하는 고장(failing) 기억어드레스 레지스터, 12는 주메모리(1)의 고정영역, 13은 FSAR(11)로부터 에러데이타를 세이브하기 위한 플로피 디스크, 14는 에러데이타 분석회로, 15는 동결해제회로, 16은 CPU모우드 변경회로를 각각 표시한다. 제1도의 시스템의 동작은 제2도의 타임차아트를 참조하여 기술된다.
정상적인 시스템동작에 있어서, CPU(3)는 지령을 실행하기 이해 MCU(2)를 통해 주메모리(1)를 억세스한다.
정정가능한 에러, 즉 싱글비트에러가 주메모리(1), CPU(3), 또는 다른 장소에서 발생했을 때 MCU(2)는 싱글비트에러를 정정하고, FSAR(11)에 싱글비트에러의 위치 등의 에러데이타를 기억하고, FRE(5)와 에러플립플롭(91내지 94)중 하나에 에러통지신호(EIS)를 보낸다. 에러플립플롭(91내지 94)은 주메모리(1), CPU(3) 및 다른 곳에 각각 대응한다. 따라서 만약 싱글비트에러가 주메모리(1)에 발생하면 EIS는 플립플롭(91)에 의해 수신된다. EIS는 수신했을때 에러데이타동결회로(5)는 FSAR(11)에 기억된 에러데이타가 시점 (t1)에서 동결될 수 있도록 하기 위하여 FSAR(11)에 동결신호(FS)를 제공한다. 이 결과, FSAR(11)에서 에러데이타가 동결상태로 있는 동안 만약 다른 후속 싱글비트에러가 발생한다해도 에러데이타는 변경되지 않는다. 에러플립플롭(91)은 EIS를 수신했을 때에 시점(t2)에서 MCK(6) 및 REC REQ(7)에 OR회로(10)를 통해 트리거를 제공한다. KCK(6)는 에러플립플롭(91)으로부터 트리거를 수신했을 때, CPU(3)가 싱글비트에러에 대한 기계체크개입중단을 수행하도록 하여, FSAR(11)에 기억된 에러데이타는 종래방법으로 고정영역(12)에서 세이브하도록 한다. 만약 고정영역(12)이 클 경우 데이타처리를 위해 사용되는 주메모리(1)의 나머지 영역은 제한된다. 따라서 고정영역(12)은 커서는 안되며 통상적으로 싱글비트에러에 관한 에러데이타를 1피이스만을 기억할 수 있다. 종래 방식으로는 수리자가 고정영역이 에러데이타로 충만될 때 마다 주메모리의 고정영역(12)의 내용을 판독할 경우에만 에러 데이타를 얻을 수 있었다. 그러나 이러한 판독은 상당히 번거롭다.
이 기계체크 개입중단처리는 본 발명에 있어서 불필요한 것으로 간주될 수 있다. 그러나 변환주기동안에 수리자등은 종래의 방법이나 본 발명에 의한 방법으로 싱글비트에러를 처리할 수 있다. 따라서 FSAR(11)에 기억된 내용을 고정영역(12)에 출력시키기 위해 기계체크 개입중단처리를 마련하는 것이 바람직하다.
본 발명에 따르면, REC REQ(7)는 에러플립플롭(91) 으로부터 트리거를 수신했을때, 예를들면 시점(t3)에서 SVP(4)에 기계 체크 레코드 리퀘스트신호(MCK REC REQ)를 제공한다. SVP(4)가 REC REQ(7)로부터 MICK레코드 리퀘스트신호(MCK REC REQ)를 수신했을 때, SVP(4)의 플로피 디스크(13)는 시점(t3)에서 MCU(2)의 FSAR(11)에 동결된 에러데이타를 세이브하기 시작한다. 싱글비트에러에 대한 기계 체크개입중단이 시점(t4)에 종료되었을때, CPU는 싱글비트에러가 발생된 동작다음의 정상적 시스템 동작을 재개한다. SVP에 있어서 에러데이타 분석회로(14)는 시점(t5)에서 플로피 디스크(13)에 세이브된 에러데이타를 분석하기 시작한다.
에러데이타가 분석처리와 세이브처리중 일부는 시스템 고장상태가 되지 않는 한 CPU(3)에 의하여 상기 후속 시스템작동과 동시에 자동으로 수행됨을 유지해야 한다. 에러데이타 분석결과, 만약 에러가 기계체크개입 중단을 필요로 하지 않는 에러의 일종으로 인지되면 에러데이타분석회로(14)는 CPU(3)의 금지플립플롭(8)에 금지신호를 제공할 수 있도록 하기 위하여 CPU모우드 변경회로(16)를 구동한다.
예를들면 만약 분석된 에러데이타가 에러의 위치가 미리 세이브된 에러의 위치와 동일하다는 것을 표시할 경우 에러는 하드에러로서 인지된다. 이 경우 기계체크개입중단은 더이상 필요하지 않다. 필요한 유일한 단계는 하드에러의 존재를 수리자에게 통지하여 그에게 하드에러의 수리를 요청하거나 하드에러를 지닌 메모리 칩을 교체하는 것이다.
이 단계는 기계체크개입중단 없이 SVP(4)에 의해 수행된다. 따라서 금지플릅플롭(8)이 회로(16)로부터 금지신호를 수신했을 때 상기 플립플롭(8)은 시점(t6)에서, 기계체크개입중단회로(6)에 금지신호를 제공하여, 시점(t6)후, 기계체크개입중단을 금지시킨다. 즉, 시점(t6)에서, CPU(3)의 모우드는 싱글비트에러가 검지될 때마다 기계체크개입중단이 발생하는 상태로부터 싱글비트에러가 검지된 때라도 기계체크 개입중단이 발생하지 않는 상태로 변경된다. 시점(t6)후, 에러분석회로(14)는 동결해제회로(15)를 구동함으로써 동결해제회로(15)는 시점(t7)에서 에러플립플롭회로(91내지 94)를 리셋시키기 위해 CPU(3)내의 에러플립플롭(91내지 94)과 REC REQ(7)와 에러데이타 동결회로(5)에 로그 세이브 앤드(log save end)신호를 본낸다.
따라서 FRE(5), REC REQ(7) 및 금지플립플롭(8)의 출력은 오프되어 FSAR(11)에 기억된 에러데이타는 동결상태에서 풀린다. 시점(t7)후, 비록 싱글비트에러가 MCU(2)에 의해 검지되고 정정될 때라도 기계체크개입중단은 발생하지 않는다. CPU(3)에 의한 데이타처리 및 SVP(4)에 의한 에러분석은 제2도의 오른쪽에 나타낸 바와 같이 병행으로 수행된다.
상기 실시예에 있어서, 기계체크개입중단의 금지는 정정된 에러의 위치가 이미 정정된 에러의 위치와 동일할때 실행된다. 그러나, 본 발명은 상기 경우에만 한정되지는 않는다. 작동자의 요구에 따라, 에러분석결과로서의 일정조립이 기계체크 개입중단을 발생할 수도 있다. 더우기 시점(t6)전에 기계체크개입중단은 단지 하나의 싱글비트에러만이 검지되는 대신에 소정의 많은 싱글비트에러들이 검지될 때마다 발생할 수도 있다. 상기한 바와같이 본 발명에 의한 개량된 기계체크처리 시스템은 정정된 에러에 관한 에러데이타가 시스템의 처리를 거의 중단시킴없이 SVP에 의해 자동적으로 세이브 및 분석될 수 있는 개선된 기능을 갖는 것이 명백하다.
더우기 SVP는 싱글비트에러가 검지될때마다 기계체크개입중단이 발생하는 상태로부터 비록 싱글비트에러가 검지된 때라도 기계체크개입중단이 발생하지 않은 상태로 CPU의 모우드를 변경할 수 있는 것이다.

Claims (4)

  1. 데이타 처리동안에 발생된 정정가능한 에러를 정정하는 에러정정수단(2) ; 상기 정정가능에러에 관한 에러데이타를 기억하는 에러데이타 기억수단(11) ; 상기 에러정정수단(2)과 상기 에러데이타 기억수단(11)을 제어하는 중앙처리장치(3) 및 상기 에러정정수단(2), 상기 에러데이타 기억수단(11) 및 상기 중앙처리장치(3)를 작동 및 제어하는 서이비스 처리장치(4)로 구성되는 기계체크 처리시스템에 있어서, 상기 중앙처리장치(3)는 상기 정정가능한 에러가 발생했을 때 상기 에러데이타 기억수단(11)에 기억된 상기 에러데이타를 동결시키는 에러데이타 동결수단(5) 및 상기 정정가능한 에러가 발생했을때 기계 체크 레코드 리퀘스트를 발생하는 기계 체크 레코드 리퀘스트 신호 발생수단(7)을 포함하고, 상기 서어비스 처리장치(4)는 상기 기계 체크 레코드 리퀘스트 신호에 응하여 상기 에러 데이타 기억수단(11)에 기억된 상기 동결 에러 데이타를 세이브하는 세이브처리를 수행하는 에러 데이타 세이브수단(13), 에러 분석 처리를 수행하는 에러 데이타 분석수단(15) 및 상기 에러데이타 세이브수단(13)이 상기 에러 데이타를 세이브한 후 상기 에러 데이타 기억수단(11)에 기억된 에러 데이타를 동결 상태로부터 해제시키는 동결 해제수단(4)을 포함하며, 상기 세이브 처리 및 에러분석처리의 일부 또는 전부가 상기 중앙처리 장치(3)의 작동과 거의 동시에 수행되는 것을 특징으로 하는 기계체크처리시스템.
  2. 제1항에 있어서, 상기 중앙처리장치(3)는 상기 정정 가능한 에러가 데이타 처리동안에 발생했을 때 상기 에러데이타 기억수단(11)에 기억된 내용을 출력시키는 기계체크 개입중단 처리를 수행하는 기계체크 개입 중단수단(6)을 더 포함하고, 상기 기계 체크 처리시스템은 상기 에러 데이타 기억수단(11)으로부터의 출력을 기억하는 고정영역(12)을 갖춘 주메모리(1)를 더 포함하는 것을 특징으로 하는 기계체크 처리시스템.
  3. 제2항에 있어서, 상기 서어비스 처리장치(4)는 상기 에러데이타 분석수단(15)이 상기 정정가능한 에러의 위치가 이미 발생된 정정가능한 에러의 위치와 동일한가를 분석한 후 기계체크 개입중단동정을 금지하는 기계체크 개입 중단금지수단(16,8)을 더 포함하는 것을 특징으로 하는 기계체크 처리시스템.
  4. 제3항에 있어서, 상기 세이브 처리와 에러분석처리의 일부 또는 전부는 상기 기계 개입중단 공정후라도 수행되는 것을 특징으로 하는 기계체크 처리시스템.
KR1019830006134A 1982-12-29 1983-12-23 기계체크처리시스템 KR890002285B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP57229290A JPS59123058A (ja) 1982-12-29 1982-12-29 マシンチエツク処理方式
JP57-229290 1982-12-29
JP229290 1982-12-29

Publications (2)

Publication Number Publication Date
KR840007189A KR840007189A (ko) 1984-12-05
KR890002285B1 true KR890002285B1 (ko) 1989-06-27

Family

ID=16889802

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830006134A KR890002285B1 (ko) 1982-12-29 1983-12-23 기계체크처리시스템

Country Status (8)

Country Link
US (1) US4593391A (ko)
EP (1) EP0113232B1 (ko)
JP (1) JPS59123058A (ko)
KR (1) KR890002285B1 (ko)
BR (1) BR8307228A (ko)
CA (1) CA1203915A (ko)
DE (1) DE3378235D1 (ko)
ES (1) ES528476A0 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5097413A (en) * 1983-09-20 1992-03-17 Mensch Jr William D Abort circuitry for microprocessor
JPS6134793A (ja) * 1984-07-27 1986-02-19 Hitachi Ltd ダイナミツクメモリ装置における診断及びエラ−訂正装置
US4679195A (en) * 1985-04-10 1987-07-07 Amdahl Corporation Error tracking apparatus in a data processing system
US4752928A (en) * 1985-05-06 1988-06-21 Tektronix, Inc. Transaction analyzer
DE3678893D1 (de) * 1985-10-03 1991-05-29 Mitsubishi Electric Corp Rechnerprogrammdebugsystem.
JPH0792773B2 (ja) * 1986-02-07 1995-10-09 三洋電機株式会社 故障検知方法
US5278840A (en) * 1987-07-01 1994-01-11 Digital Equipment Corporation Apparatus and method for data induced condition signalling
US5121475A (en) * 1988-04-08 1992-06-09 International Business Machines Inc. Methods of dynamically generating user messages utilizing error log data with a computer system
US4831093A (en) * 1988-08-26 1989-05-16 E. I. Du Pont De Nemours And Company Polymerization process for methyl methacrylate with improved activator system
US4982402A (en) * 1989-02-03 1991-01-01 Digital Equipment Corporation Method and apparatus for detecting and correcting errors in a pipelined computer system
JPH02297228A (ja) * 1989-05-11 1990-12-07 Fujitsu Ltd 障害情報格納方式
US5448725A (en) * 1991-07-25 1995-09-05 International Business Machines Corporation Apparatus and method for error detection and fault isolation
US5307482A (en) * 1992-01-28 1994-04-26 International Business Machines Corp. Computer, non-maskable interrupt trace routine override
US5305197A (en) * 1992-10-30 1994-04-19 Ie&E Industries, Inc. Coupon dispensing machine with feedback
US5418794A (en) * 1992-12-18 1995-05-23 Amdahl Corporation Error determination scan tree apparatus and method
DE59309657D1 (de) * 1993-03-25 1999-07-22 Siemens Ag Überwachung von einer speicherprogrammierbaren Steuerung
FI102220B1 (fi) * 1995-10-30 1998-10-30 Nokia Telecommunications Oy Vikaantumistietojen keräys tietokoneyksikön uudelleenkäynnistyksen osana
US7315961B2 (en) * 2002-06-27 2008-01-01 Intel Corporation Black box recorder using machine check architecture in system management mode
US7243174B2 (en) * 2003-06-24 2007-07-10 Emerson Electric Co. System and method for communicating with an appliance through an optical interface using a control panel indicator
US10318368B2 (en) * 2016-05-31 2019-06-11 Intel Corporation Enabling error status and reporting in a machine check architecture

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3999051A (en) * 1974-07-05 1976-12-21 Sperry Rand Corporation Error logging in semiconductor storage units
US4315311A (en) * 1975-10-28 1982-02-09 Compagnie Internationale Pour L'informatique Cii-Honeywell Bull (Societe Anonyme) Diagnostic system for a data processing system
US4212059A (en) * 1977-03-14 1980-07-08 Tokyo Shibaura Electric Co., Ltd. Information processing system
US4355389A (en) * 1977-03-15 1982-10-19 Tokyo Shibaura Electric Co., Ltd. Microprogrammed information processing system having self-checking function
JPS54121036A (en) * 1978-03-13 1979-09-19 Cho Lsi Gijutsu Kenkyu Kumiai Method of testing function of logic circuit
US4506362A (en) * 1978-12-22 1985-03-19 Gould Inc. Systematic memory error detection and correction apparatus and method
JPS56110163A (en) * 1980-02-06 1981-09-01 Hitachi Ltd Logout system
JPS57133598A (en) * 1981-02-10 1982-08-18 Fujitsu Ltd System for write control of erroneous operation address
US4463418A (en) * 1981-06-30 1984-07-31 International Business Machines Corporation Error correction from remote data processor by communication and reconstruction of processor status storage disk
JPS58181550A (ja) * 1982-04-13 1983-10-24 Tatsuo Okazaki 刃物の砥ぎ具

Also Published As

Publication number Publication date
JPS59123058A (ja) 1984-07-16
JPS6363933B2 (ko) 1988-12-09
EP0113232A2 (en) 1984-07-11
ES8501901A1 (es) 1984-12-01
KR840007189A (ko) 1984-12-05
CA1203915A (en) 1986-04-29
DE3378235D1 (en) 1988-11-17
EP0113232B1 (en) 1988-10-12
ES528476A0 (es) 1984-12-01
EP0113232A3 (en) 1986-07-02
BR8307228A (pt) 1984-08-07
US4593391A (en) 1986-06-03

Similar Documents

Publication Publication Date Title
KR890002285B1 (ko) 기계체크처리시스템
EP3770765B1 (en) Error recovery method and apparatus
US6912670B2 (en) Processor internal error handling in an SMP server
JPH04338849A (ja) 記憶エラー訂正方法及び過剰エラー状態を報告する方法
KR100194979B1 (ko) 이중화 프로세서 시스템의 동작모드 결정방법
JP7091853B2 (ja) 電子制御装置
JPH0581138A (ja) マイクロプログラム制御装置
JPS6121695Y2 (ko)
JPH05128019A (ja) 入出力システムの動作状態のテスト方法
JPH02189662A (ja) 主記憶装置のエラー処理方法
JPH0229833A (ja) 保守診断方式
JPH01152542A (ja) データ処理装置
JP2006506720A (ja) マイクロプロセッサ監視回路と分析ツール間でのデジタルメッセージの伝送
JPH0612291A (ja) 情報処理装置の制御装置
JPH05134938A (ja) メモリ制御装置
JPH07306811A (ja) メモリ故障診断方法
JPH0368035A (ja) 情報処理装置
JPH08305637A (ja) 記憶装置
JP2001339291A (ja) データカウント処理装置
KR20180083772A (ko) 유저 애플리케이션 동작 중 발생한 시그널을 재현하는 방법 및 이를 이용하는 모듈 및 프로그램
KR20000039688A (ko) 교환기의 에러 원인 정보 제공 방법
JPH04365145A (ja) メモリ障害処理方法
JPH07281961A (ja) メモリ故障検出装置及び計算機
JPH02110741A (ja) マイクロプログラム制御装置
JPH06139155A (ja) 記憶装置の診断方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000624

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee