Система управления проведением электронных торгов, содержащая блок аутентикации участников электронных торгов, первый и второй информационные входы которого являются первым и вторым информационными входами системы, синхронизирующий вход является первым синхронизирующим входом системы, а выход соединен с одним входом первого элемента И, первый регистр, информационный вход которого является третьим информационным входом системы, синхронизирующий вход является вторым синхронизирующим входом системы, подключенным к другому входу первого элемента И, элементы ИЛИ группы, входы которых являются четвертым и пятым информационными входами системы, а выход соединен с информационным входом второго регистра, первый элемент ИЛИ, один вход которого подключен к выходу первого элемента задержки, второй элемент ИЛИ, один вход которого является третьим синхронизирующим входом системы, а выход подключен к синхронизирующему входу второго регистра, выход которого соединен с информационным входом блока коммутации каналов, первый синхронизирующий вход которого подключен к третьему синхронизирующему входу системы, а первый и второй информационные выходы блока являются первым и вторым информационными выходами системы, третий регистр, информационный вход которого является пятым информационным входом системы, а синхронизирующий вход является четвертым синхронизирующим входом системы, четвертый регистр, информационный вход которого является шестым информационным входом системы, а синхронизирующий вход является пятым синхронизирующим входом системы, второй элемент И, выход которого подключен к другому входу второго элемента ИЛИ, третий элемент И, второй и третий элементы задержки, отличающаяся тем, что она содержит блок селекции базового адреса участника торгов, информационный вход которого соединен с выходом первого регистра, а синхронизирующий вход подключен к выходу первого элемента И, блок модификации базового адреса записи, первый и второй управляющие входы которого являются первым и вторым управляющими входами системы, информационный вход соединен с информационным выходом блока селекции базового адреса участников торгов, первый синхронизирующий вход подключен к синхронизирующему выходу блока селекции базового адреса участника торгов, первый и второй управляющие выходы блока соединены с первым и вторым управляющими входами блока коммутации каналов соответственно, при этом адресный выход блока является адресным выходом системы, а первый и второй синхронизирующие выходы блока являются первым и вторым синхронизирующими выходами системы соответственно, первый компаратор, один информационный вход которого соединен с выходом третьего регистра, синхронизирующий вход подключен к выходу первого элемента ИЛИ, первый выход компаратора соединен со счетным входом блока модификации базового адреса записи и с одним входом второго элемента И, другой вход которого подключен к первому управляющему выходу блока модификации базового адреса записи, а второй выход первого компаратора соединен с установочными входами блока аутентикации участников электронных торгов, блока модификации базового адреса записи, первого, второго и третьего регистров, с вторым синхронизирующим входом блока коммутации каналов, с входом второго элемента задержки и с одним входом третьего элемента И, другой вход которого подключен к первому управляющему выходу блока модификации базового адреса записи, первый счетчик, счетный вход которого соединен с первым выходом первого компаратора, установочный вход соединен с вторым выходом первого компаратора, а выход подключен к другому информационному входу первого компаратора, второй счетчик, счетный вход которого соединен с выходом третьего элемента И, а установочный вход подключен к выходу третьего элемента задержки, и второй компаратор, информационные входы которого соединены с выходами второго счетчика и четвертого регистра, синхронизирующий вход подключен к выходу второго элемента задержки, первый выход второго компаратора является сигнальным выходом системы, а второй выход соединен с вторым синхронизирующим входом блока модификации базового адреса записи и с входом третьего элемента задержки, при этом первый, второй и третий синхронизирующие выходы блока коммутации каналов являются третьим, четвертым и пятым синхронизирующими выходами системы, второй синхронизирующий выход блока коммутации каналов соединен с другим входом первого элемента ИЛИ, а первый синхронизирующий выход блока модификации базового адреса записи подключен к входу первого элемента задержки.