RU1812551C

RU1812551C - Анализатор ошибок дл устройства контрол резервированной пам ти

Info

Publication number: RU1812551C
Authority: RU
Inventors: Николай Петрович Жаровин
Original assignee: Научно-производственное объединение "Интеграл"
Priority date: 1990-02-09
Filing date: 1990-02-09
Publication date: 1993-04-30

Description

ресного пространства пам ти 22 должна совпадать с емкостью соответствующего регистратора дефектных адресов. Регистр 23 служит дл фиксации данных на входе пам ти на врем записи. Вычитатель 25 осуществл ет вычитание единицы из содержимого пам ти, обеспечива работу каждой чейки пам ти в режиме вычитающего счетчика . Мультиплексор 24 служит дл записи в регистр 23 и далее в каждую чейку пам ти 22 начального кода счетчика. Дешифратор 26 формирует на выходе сигнал 1, если адресуетс чейка пам ти 25 с нулевым состо нием .

Дл по снени работы устройства рассмотрим структуру испытуемой резервной пам ти (см.фиг.4). Испытуема пам ть.содержит основное поле 27 запоминающих элементов, пх резервных строк 28 и пу ре-. зервныхстолбцов 29. Координаты элементов основного пол задаютс адресами X и У. Кажда строка X или столбец Y основного пол , в которых имеютс дефектные элементы пам ти, могут быть замещены соответствующей резервной строкой или. столбцом. Еси в строке X основного пол имеетс один дефектный элемент 30, то дефект может быть устранен покрытием дефектного элемента одной резервной строкой 28 или столбцом 29. При двух дефектах в строке X потребуютс два резервных столбца 29 или одна резервна строка 28. Если количество дефектных элементов в строке X превышает количество резервных столбцов пу, дефект может быть устранен только резервной строкой 28, Таким образом , регистрировать более пу+1 ошибок в строке X не имеет смысла, аналогично, не имеет смысла регистрировать более пх+1 ошибок 31 в столбце Y, т.к . все последующие ошибки не вли ют на способ ремонта, т.е. вл ютс избыточными. Если не прини- .мать в расчет йзбыточные:ошибки, то максимальное количество ошибок, которые могут быть покрыты резервными элемента- Ми, равно

. . D (nx+ 1) ny + (ny + 1)пх, а максимальное допустимое количество дефектных адресов равно

NX пх + пу(пх +1) пх + пу + пх пу;

NX - пу пх (nv + 1) NX N. Таким образом, при любом соотношении числа резервных элементов 28 и 29 определ ющими дл ремонта пам ти вл ютс ошибки, которые могут быть зафиксированы в пам ти емкостью N2 элементов. .

Анализатор работает следующим образом . Перед началом контрол резервированной пам ти выполн етс процедура начальной установки, при этом обнул етс

кажда чейка блока пам ти ошибок 1, кажда чейка регистратора дефектных адресов 10 и регистратора адреса 12 блоков 2 и 3.

В каждую чейку первого счетчика оши-. бок 4 заноситс число пу+1. а в каждую чейку второго счетчика ошибок 5 - число пх + 1. В счетчики 11 блоков 2 и 3 заноситс число N. Цепи, обеспечивающие начальную установку анализатора, на фиг.1 не показа0 мы,

В процессе испытани резервированной пам ти кажда обнаруженна ошибка в виде логической единицы поступает на вход ошибки 19 устройства, на входы 13 и 14

5 которого одновременно поступают адресах и Y дефектного элемента.

Перва ошибка формирует на выходе элемента И 8 сигнал регистрации ошибки (см.фиг.5), по которому состо ние счетчике

0 11 записываетс импульсом С1 в регистратор адреса 12 в обоих блоках 2 и 3. После по влени данных на выходах регистраторов 12, импульсом С2 производитс регистраци ошибки в блоке пам ти ошибок 1 и в

5 регистраторах 10, вычитаетс единица из содержимого счетчиков 11 блоков 2 . и .3 и счетчиков 4,5. Цепи подачи импульсов С1 и С2 на фиг.1 не показаны. В дальнейшем при поступлении ошибки, адрес X которой сов0 падает с адресом X ранее зарегистрированной ошибки, регистратор дефектных адресов 10 блока 2 сформирует сигнал 1 на своём выходе, запрещающ-иГгзапись новых данных в регистратор адреса 12 и вычи5 тание единицы в счетчике 11. Така ошибка запишетс в блоке пам ти ошибок 1 с тем же адресом X, что и ранее зарегистрированна ошибка. Аналогично происходит в блоке 3 при совпадении адреса Y ошибки.

0 Если в строке зарегистрировано пу-И ошибок, то при каждом последующем по влении ошибки с таким же адресом X на выходе счетчика 4 будет формироватьс единица, запрещающа прохождение .сиг5 нала ошибки на выход элемента И 8. Этим исключаете регистраци избыточных ошибок Б строке. Аналогично исключаютс избыточные ошибки в столбце сигналом счётчика 5. ; .

0 Повторное по вление ошибки с тем же адресом (X, Y) не должно измен ть состо ние счетчиков 4 и 5. Это достигаетс блокировкой сигнала-ошибки на входе элемента И 8 сигналом ч 1, поступающим с выхода

5 блока пам ти ошибок 1.

Дл обеспечени надежности регистрации ошибок сигнал на входах регистрации блока пам ти ошибок 1, счетчиков 4,5, регистраторов 10 и счетчиков 11 должен сохран ть посто нство до окончани действи

импульса С2. Если реальные задержки сигналов на выходах блока пам ти ошибок 1, счетчиков 4,5 и элемента И 8 не обеспечивают выполнение этого услови , на выходе элемента И 8 необходимо включить элемент задержки (на фиг.1 показан штриховой линией ).

Как только число дефектных строк превысит значение N, счетчик 11 блока 2 перейдет в состо ние -1V Отрицательное состо ние счетчика сформирует на выходе компаратора числа дефектных адресов 6 сигнал Г, который через элемент ИЛИ 9 поступит на контрольный выход 18 устройства , сигнализиру о неремонтопригодности контролируемой пам ти - Брак. Аналогично формируетс сигнал Брак с помощью компаратора 7 при превышении числа дефектных адресов значени N в счетчике 11 блокаЗ.

При положительном завершении контрол блок пам ти ошибок содержит все ошибки, исключа избыточные, взаимное относительное расположение которых пол- ностью соответствует расположению дефектных запоминающих элементов 6 основном поле резервированной пам ти. Адреса ошибок X ti Y в блоке пам ти ошибок взаимно . соответствуют адресам X и Y дефектных элементов пам ти. Такое соответствие зафиксировано в пам ти регистраторов адреса 12. Этих данных достаточно дл однозначного определени ремонтоп- ригодносш и способа ремонта резервированной пам ти,

Дл чтени блока пам ти ошибок выход регистратора адреса подк кзчйете к группе младших разр дов адреса с помощью мультиплексора 21 (см.фиг.2). Считывание данных из блока пам ти ошибок производитс последовательным перебором всех комбинаций младших разр дов адресов X и Y на входах 13 и 14 устройства;JS результате анализа содержимого блока пам ти ошибок определ ютс преобразованные коды Хр и Yp адресов дефектных элементов, подлежащих ремонту. Фактические адреса Хр (Yp) определ ютс путем последовательного перебора адресов X (Y) и вы влени тех их них, которым соответствуют коды Хр (Yp) в пам ти 20 регистратора 12.

Дл сокращени потерь времени на определение адресов Хр и Yp каждый из реги страторов адреса может быть дополнен (как ив прототипе) дополнительным блоком пам ти 32 (показан на фиг.2 штриховой линией ) дл хранени адресов X и Y дефектных линий с глубиной адресного пространства не менее N. Считывание адресов

X и Y дефектных элементов осуществл етс в этом случае на выходах Xg. и Y одновременно с чтением содержимого блока пам ти ошибок.

. ...

Таким образом, предлагаемый анализатор ошибок дл устройства контрол резервированной пам ти обеспечивает более высокую достоверность контрол в случае

линейного группировани дефектов за счет исключени регистрации избыточных ошибок .

Claims

Формула изобретени

Анализатор ошибок дл устройства контрол резервированной пам ти, содержащий блок пам ти ошибок, первый и второй блоки преобразовани адресов, первый и второй компараторы числа дефектных адресов , первый и второй счетчики ошибок, элемент И и элемент ИЛИ, выход которого вл етс контрольным выходом анализатора , каждый из блоков преобразовани адресов содержит регистратор дефектных

адресов, счетчик и регистратор адреса, информационный вход которого соединен с выходом счетчика, вход запрета которого соединен с входом запрета регистратора адреса и с быходомрегистратора дефектных

адресов, адреьные входы которого соединены с адресными входами регистратора адреса, с адресными входами соответствую щёто счетчика ошибок и вл ютс соответствующими адресными входами

анализатора, выходы регистратора адреса каждого блока преобразовани адресов соединены с соответствующими адресными входами блока пам ти ошибок и вл ютс адресными выходами1 анализатора, выход

блока пам ти ошибок вл етс информационным выходом анализатора, выход счетчика каждого блокапреобразовани адресов соединен с входом соответствующего компаратора числа дефектных адресов, входы

регистрации регистратора дефектных адресов , счетчика и регистратора адреса каждого блока преобразовани адресов соединены с входами регистрации счетчиков Ошибок и с входом регистрации блока

пам ти ошибок, о т л и ч а ю щ и и с тем, что, с целью повышени достоверности контрол анализатора путем исключени переполнени блока пам ти ошибок избыточными ошибками, выходы счетчиков ошибок соединены соответственно с первым и вторым инверсными входами элемента И, третий вход которого вл етс входом ошибки анализатора, выход элемента И соединен с входом регистрации блока пам ти ошибок, выход которого соединен с четвертым инверсным входом элемента И, выходы компараторов числа дефектных адресов

подключены соответственно к первому и второму входам элемента ИЛИ.

Фиг.З

2в

27

Фиг Л