PT94975B - Unidade de assinante para um sistema de comunicacoes de assinantes radioelectrico digital - Google Patents

Description

INTERNATIONAL MOBILE MACHINES CORPORATION

Unidade de assinante para um sistema de comunicações de assinantes radioelêctrico digital

Fundamento e sumário da invenção

A presente invenção diz respeito genericamente a sistemas de comunicações de assinantes, dirigindo-se em particular para uma unidade de assinante aperfeiçoada, para a comunicação sem fios com uma estação de base num sistema de comunicações de assinantes radioelêctrico digital.

No pedido de patente de invenção norte-americana N06/893 916, depositado em 7 de Agosto de 1986 por David N. Critchlow et al., descreve-se uma unidade de assinante típica. Uma estação de base usada tal como uma unidade de assinante num sistema de comunicações de assinantes digital estã descrita na patente de invenção norte-americana N- 4 777 633 concedida a Thomas E. Fletcher, Wendeline R. Avis, Gregory T. Safee e Karle J. Johnson.

A unidade de assinante descrita no referido pedido de patente de invenção N- 06/893 916 inclui meios para a transcodificação de

um sinal vocal digital de entrada para proporcionar símbolos de entrada digitais; meios para a filtragem FIR (Finite-Impulse-Response - Resposta ao impulso finito) dos símbolos digitais de entrada; meios para deduzir um sinal de entrada analógico de frequência intermédia a partir dos símbolos de entrada filtrados; meios para combinar o sinal de entrada de frequência intermédia com uma portadora de RF para a transmissão radioeléctrica para a estação de base; meios para desmodular um sinal de saída recebido na estação de base para proporcionar símbolos digitais de saída; e meios para sintetizar um sinal vocal digital de saída a partir dos símbolos digitais de saída. A unidade de assinante inclui uma micropastilha de processador de banda básica e uma micropastilha de processador de um modem. Sao ambos processadores de sinais digitais TMS32020. As micropastilhas dos processadores de banda básica efectuam a transcodificação do sinal vocal digital de entrada, a síntese dos símbolos digitais de saída e várias funções de controlo na banda básica; e a micropastilha do processador do modem efectua a filtragem FIR dos símbolos digitais de entrada e a desmodulação do sinal de saída recebido da estação de base. A micropastilha do processador do modem actua geralmente como dispositivo director do sistema.

Sumário da invenção

A presente inven.ção proporciona uma unidade de assinante mais económica. A unidade de assinante segundo a presente invenção inclui meios para a transcodificação de um sinal vocal digital de entrada para proporcionar símbolos digitais de entrada;

meios para a filtragem FIR dos símbolos digitais de entrada; meios para modular um sinal digital de frequência intermédia com os símbolos de entrada filtrados, para proporcionar um sinal de entrada modulado de frequência intermédia; meios para processar o sinal de entrada modulado para a transmissão para a estação de base; meios para desmodular um sinal de saida recebido da estação de base para proporcionar símbolos digitais de saida; e meios para sintetizar um sinal vocal digital de saída a partir dos símbolos digitais de saída; incluindo a unidade de assinante uma micropastilha FIR para efectuar a filtragem FIR dos símbolos digitais de entrada; uma micropastilha DIF (Digital Intermediate Frequency - Frequência intermédia Digital) para sintetizar digitalmente o referido sinal digital de frequência intermédia e para efectuar a referida modulação do referido sinal digital de frequência intermédia; e uma micropastilha única de processador para efectuar a referida transcodificação do referido sinal vocal digital de entrada, para efectuar a referida desmodulação do referido sinal de saída proveniente da estação de base e para efectuar a referida sintetização dos símbolos digitais de saída.

A micropastilha FIR realiza a função de filtragem FIR que era realizada praticamente por meios de programação no processador do modem da unidade de assinante da técnica anterior atrás descrita. Retirando do processador do modem a função de filtragem FIR da transmissão, que consome muito tempo, e efectuando a função de desmodulação com o mesmo processador que realiza a função de processamento na banda básica, torna-se necessã4 ria apenas uma micropastilha de processador.

Os meios para sintetizar digitalmente o sinal digital de frequência intermédia compreendem um sintetizador digital directo (DDS), que inclui meios acoplados à micropastilha do processador para acumular dados de fase proporcionados pela micropastilha do processador para indicar uma frequência intermédia prê-determinada; e meios para processar os dados de fase acumulados para gerar o sinal digital de frequência intermédia com a frequência intermédia prê-determinada. A presente invenção acrescenta assim uma nova funcionalidade â unidade de assinante, que não existia na unidade de assinante da técnica anterior atrás descrita, na medida em que a síntese digital directa permite a sintonização exextremamente flexível da unidade de assinante. Na unidade de assinante da técnica anterior atrás descrita, a sintonização era limitada a um conjunto finito de canais, espaçados por incrementos de 25 KHz. Também a diferença de frequências entre a emissão e a recepção estava fixada em 5 MHz. A função DDS da micropastilha DIF remove estas limitações, permitindo assim outros tipos de espaçamento entre canais e outros desvios emissão/recepção, admitidos com uma modificação mínima, ou mesmo sem modificação nenhuma, do equipamento material da unidade de assinante.

Por conseguinte, a micropastilha DIF proporciona um sinal digital de frequência intermédia (IF) modulado completamente, o gual pode ser sintetizado digitalmente numa qualquer de um certo número de frequências IF diferentes prê-determinadas, podendo proporcionar-se o ajustamento de frequência com uma resolução fina, na micropastilha DIF, para permitir o seguimento da frequência do sinal de saída recebido na estação de base. Estas duas características permitem que o rádio da unidade de assinante contenha apenas uma referência fixa de frequência LO e eliminam a necessidade de um sintetizador de RF. Estas duas características permitem também que a referência de frequência primária na unidade de assinante seja fixa, sendo todos os ajustamentos de sintonização efectuados pela micropastilha DIF.

Um sintetizador digital directo ê estável e fácil de produzir. As especificações do ruído de fase podem ser satisfeitas sem a necessidade de um sintetizador PLL RF, caro e complexo. A características DDS proporciona uma agilidade de frequência no interior da banda de IF e proporciona modificações mais fáceis da frequência para funcionar em outras bandas.

Uma outra característica da presente invenção consiste no facto de a micropastilha FIR incluir meios para gerar sinais de distribuição de tempos para distribuir os tempos para a operação de transcodificação e para a operação de sintetização do sinal vocal de saída digital pela micropastilha do processador.

Porem, a pastilha do microprocessador efectua a desmodulação do sinal de saída recebido da estação de base, independentemente dos sinais de distribuição de tempos gerados pela micropastilha FIR. A micropastilha do processador recebe o referido sinal de saída de acordo com os sinais de distribuição de tempos gerados pela micropastilha FIR e armazena temporariamente o sinal de saída recebido para a desmodulação, permitindo assim que a micropastilha do processador realize a referida desmodulação quan do não estã a efectuar as operações de transcodificação e de sintetização referidas.

- ⁶,“ ?

/

A presente invenção também reduz os custos da fabricação incluindo uma combinação de uma memória lenta acoplada à micropastilha do processador para armazenar códigos de processamento usados pela micropastilha do processador, quando os referidos códigos não têm de ser operados com estados de espera de zeros e uma memória rápida acoplada à micropastilha do processador para armazenar temporariamente códigos usados pela micropastilha do processador quando os referidos códigos são operados com estadcs de espera iguais a zeros. As memórias RAM rápidas (com um estado de espera zero) e memórias rápidas EPROM, com a mesma densidade da micropastilha são muito caras. Para reduzir os custos, os códigos do processador podem ser armazenados numa EPROM lenta (com um ou mais estados de espera) e, quando for necessário proceder com estados de espera nulos, o código pode ser carregado no sentido ascendente da memória lenta para a memória rápida e ser executados a partir daí.

Outras características da presente invenção estão descritas em relação com a descrição de uma forma de realização preferida .

BREVE DESCRIÇÃO DOS DESENHOS

Nos desenhos anexos, as figuras representam:

A fig. 1, um esquema de blocos de uma forma de realização preferida da unidade de assinante segundo a presente invenção;

A fig. 2, um esquema de blocos da micropastilha FIR incluída na forma de realização representada na fig. 1;

χ- 7 ír

A fig. 3, um esquema de blocos da micropastilha DIF incluída na forma de realização representada na fig. 1;

A fig. 4, as tarefas do processamento efectuadas pela micropastilha do processador representada na forma de realização da fig. 1; e

A fig. 5, as rotinas de processamento incluídas na tarefa de processamento do modem representada na fig. 4.

DEFINIÇÃO DE ABREVIATURAS E ACRÓNIMOS

Segue-se a definição de abreviaturas a acrónimos aqui usados:

A/D Analog to Digital - Analógico para digital

AGC Automatic Gain Control - Comando automático de ganho

ASIC Application Specific Integrated Circuit - Circuito integrado específico para a aplicação BPSK Binary Phase Shift Keying - Modulação binária por desvio de fase

CCT Channel Control Task - Tarefa de controlo de canal

CCU Channel Control Unit - Unidade de controlo de canal

CRC Cyclic Redundancy Check - Controlo de redundância cíclica

DAC Digital to Analog Converter - Conversor de digital para analógico

DDS Direct Digital Synthesizer - Sintetizador digital directo

DIF Digital Intermediate Frequency - Frequência digital intermédia

DIP Dual In-Line Package - Embalagem de dois em linha

DOR

DPSK

DSP

EPROM

FIR

I/O

LSB

MPT

MSB

MUX

PCM

PLL

PWM

QPSK

RAM

RCC

RELP

RF

ROM

RX

RXCLK

Data Output Ready - Dados de saída prontos

Differential Phase Shift Keying - Modulação de desvio de fase diferencial

Digital Signal Processing - Processamento dos sinais digitais

Erasable Read Only Memory - Memória física programável que pode ser apagada

Finite Impulse Response - Resposta ao impulso finito Input/Output - Entrada/saída

Least Significant Bit - Bit menos significativo

Modem Processing Task - Tarefa de processamento do modem Most Significant Bit - Bit mais significativo Multiplexer - Multiplexador

Pulse Code Modulation - Modulação por impulsos codificados Phase Locked Loop - Anel fechado com ligação forçada de fase

Pulse Width Modulation - Modulação de duração de impulsos Quadrature Phase Shift Keying - Modulação de desvio de fase em quadratura

Random Access Memory - Memória de acesso aleatório Radio Control Channel - Canal de controlo radioeléctrico

Residual Excited Linear Predictive - Residual excitado linear priditivo

Radio Frequency - Radiofrequência

Read Only Memory - Memória fixa

Receive - Recepção

Receive Clock - Relógio de recepção

RSOS Receive Start of Slot - Recepção do início da faixa de tempo

SCT Subscriber Control Task - Tarefa de controlo de assinante

SLIC Substriber Line Interface Circuit - Circuito de interface de linha de assinante

SPC Signal Processing Control - Controlo de processamento do sinal

SPT Signal Processing Task - Tarefa de processamento do sinal

SPTCTL Signal Processing Task Controller - Controlador de tarefas de processamento do sinal

SSB Switch-hookSampl-e Buffer Memória tampão de amostras com interruptor

TDM Time Division Multiplexing - Multiplexagem por divisão de tempo

TX Transmit - Emissão

TXCLK Transmit Clock - Relógio de emissão

UART Universal Asynchronous Receiver Transmitter - Emissor/recptor arrítmico universal

VLSI Very Large Scale Integration - Integração em escala muito elevada

XOR ExclusiVe OR - OU exclusivo

DESCRIÇÃO DA FORMA DE REALIZAÇÃO PREFERIDA

Fazendo referência à fig. 1, uma forma de realização preferida da unidade de assinante segundo a presente invenção inclui um circuito de interface do telefone (10), um circuito

- 10^ν*ΐί τη-*-.·.

SLIC e codificador-descodificador (11) ,_Uma micropastilha do processador (12), uma memória rápida (13), uma memória lenta (14), um descodificador de endereços (15), uma micropastilha FIR (16), uma micropastilha DIF (17), um DAC (18), um conversor A/D (19), um rádio (20) , um circuito gerador de corrente de chamar (21) e um oscilador (22).

A micropastilha FIR (16), que ê uma micropastilha ASIC, tem uma interface com a micropastilha DIF (17) , pelas linhas (23) e (24), com a micropastilha do processador (12), pela linha omnibus (25) e a linha (26), para o conversor A/D (19), pela linha (27), para o circuito SLIC e codificador-descodificador (11), pela linha (29), para o rádio (20), pela linha (30)e para o circuito gerador de corrente de chamar (21), pela linha (31).

O circuito de interface do telefone (10) tem interface com um telefone (32), que converte ondas sonoras num sinal vocal de entrada e converte um sinal vocal de sarda em ondas sonoras.

O circuito SLIC e codificador-descodificador (11) estã acoplado ao circuito de interface do telefone (10) para converter o sinal vocal de entrada num sinal digital de banda básica de entrada, que ê proporcionado ã micropastilha do processador (12).

Numa forma de realização alternativa (não representada), a micropastilha do processador tem também interface directamente com um UART para, em alternativa, receber sinais digitais de entrada directamente de um dispositivo 1/0 de sinais digitais e emitir sinais digitais de saída directamente para o mesmo.

A micropastilha do processador (.12) inclui um processador de sinais digitais modelo TMS320C25, que transcodifica o sinal

- ll

digital de entrada da banda básica, de acordo com um algoritmo RELP para proporcionar símbolos digitais de entrada de dados TX na linha omnibus do processador (25) . A utilização de um processador de sinais digitais para efectuar um algoritmo RELP estã descrito no pedido de patente de invenção internacional NPCT/US85/02168, Publicação Internacional N- WO 86/02726, publicado em 9 de Maio de 1986.

A micropastilha FIR (16) filtra os símbolos digitais de entrada e proporciona dados I,Qà micropastilha DIF (17), pelas linhas (24) .

A micropastilha DIF (17) interpola os símbolos digitais de entrada filtrados e modula um sinal digital de frequência intermédia com os símbolos de entrada interpolados para proporcionar um sinal digital de entrada modulado.

O DAC.(18) converte o sinal de entrada digital modulado num sinal analógico de entrada modulado.

O rádio (20) emite o sinal de entrada analógico modulado para a estação de base e recebe e desmodula um sinal analógico de saida proveniente da estação de base.

oscilador (22) ê um oscilador de oscilação livre que proporciona sinais de relógio para a micropastilha do processador (12) .

Na patente de invenção norte-americana N- 4 777 633 encontra-se uma descrição da relação entre a unidade de assinante e a estação de base.

O conversor A/D (19) converte o sinal analógico de saída recebido desmodulado num sinal digital de saída que contêm símbolos

digitais de saída.

A micropastilha do processador (12) sintetiza um sinal digital de banda básica a partir dos símbolos digitais de saída.

Na Publicação Internacional N- WO 86/02726 estã também descrita a síntese dos símbolos transcodificados RELP por um processador de sinais digitais. A micropastilha do processador (12) executa ainda a supressão de ecos, como se descreve na patente de invenção norte-americana N- 4 697 261 de David T.K. Wang e Philip J. Wilson

O circuito SLIC e codificador-descodificador (11) converte o sinal digital de saída de banda básica no sinal vocal de saída que ê proporcionado ao circuito de interface do telefone, para o telefone (32).

A micropastilha FIR (16) consolida a funcionalidade do circuito num dispositivo VLSI, a fim de reduzir o custo da produção da unidade de assinante, eliminando muitas peças separadas, integradas em escala media.

Fazendo referência â fig. 2, a micropastilha FIR (16) inclui uma memória tampão com leque de saída (33), um modulo de descodificação interno (34), uma memória tampão de amostragem RX (35), registadores de comando e de estados (36), um módulo de descodificação de endereços externos (37), um módulo distribuidor de tempos de vigilância (38), um módulo de distribuição de tempos RX (39), um módulo distribuidor de tempos TX (40), um filtro FIR TX (42), um módulo distribuidor de tempos codec (44) e um módulo de comando (45) do gerador de corrente de chamar.

A micropastilha FIR (16) proporciona a geração de impulsos marcadores de tramas de 45 ms, a geração de impulsos mar13 cadores de faixas de tempo de 11,25 ms, a geração de relógio de símbolos de 16 KHz, circuitos de ajustamento da distribuição de tempos, memórias tampão de amostragem de RX, memórias tampão de símbolos de TX, geração de distribuição de tempos do codec de 8 KHz, descodificação da interface do processador, a geração de distribuição de tempos para o gerador de corrente de chamar, descodificação de endereços externos e geração de impulsos de reposição do gerador de tempos do circuito de vigilância. A micropastilha FIR (16) memoriza temporariamente dois símbolos de TX de 5 bits, com uma frequência de 8 KHz. A micropastilha FIR (16) converte e filtra os símbolos de TX em símbolos I e Q, sendo cada um dos símbolos de 10 bits com uma frequência de 160 KHz. Os dados I e Q são entrelaçados e constituem uma saída para a micropastilha DIF (17) à frequência de 320 KHz. A micropastilha FIR (16) também armazena temporariamente amostras de dados RX, com uma frequência de 64 KHz, sendo lidas quatro amostras de dados RX pela micropastilha do processador (.12) com uma frequência de 16 KHz. São gerados sinais de relógio e sinais de distribuição de tempos pela micropastilha FIR (16) a partir de um sinal de relógio mãe de 3,2.MHz recebido. A micropastilha do processador (12) ê sincronizada para estas taxas de dados por interrupções de faixas de tempo e de símbolos, geradas pela micropastilha FIR (16). Os impulsos de sincronização de distribuição de tempos de 8 KHz do codificador-descodificador e do processador são gerados pela micropastilha FIR (16) e sincronizados com o tempo das amostras RX recebidas. Ã micropastilha FIR (16) também gera sinais de comando e de distribuição de tempos para

14controlar a forma e os tempos da tensão da corrente de chamar proporcionada pelo circuito gerador da corrente de chamar (21).

módulo distribuidor de tempos de vigilância (38) proporciona um sinal de reposição no caso de a micropastilha do processador (12) não executar as funções de maneira apropriada.

A memória tampão com leque de saída (33) memoriza temporariamente um sinal do relógio mãe de 3,2 MHz recebido pela linha (23a) da micropastilha DIF (17), um sinal de relógio de 3,2 MHz adiantado recebido pela linha (23b) da micropastilha DIF (17) e um sinal de reposição recebido na linha (51) do distribuidor de tempos de vigilância (38). A menos que se indique de outro modo, todos os tempos no interior da micropastilha FIR (16) são derivados do sinal de relógio de 3,2 MHz na linha (23a). 0 relógio de 3,2 MHz adiantado, na linha (23b) estã em avanço em relação ao sinal de relógio de 3,2 MHz na linha (23a), de um ciclo de um sinal de referência de 21,76 MHz, que estã presente no interior da micropastilha DIF (17) . 0 sinal de relógio de 3,2 MHz ê derivado da referência de 21,76 MHz na micropastilha DIF (17), sendo portanto a duração do impulso mínimo de 276 ns.

sinal de relógio de 3,2 MHz adiantado, proveniente da linha (23b) é proporcionado a partir da memória tampão (33) através da linha interna (47) para o filtro FIR TX (42) e para o módulo distribuidor de tempos do codificador-descodificador (44) . 0 filtro TX FIR (42) ê realizado em parte por uma ROM, que ê pseudo-estãtica e que exige a desactivação da sua entrada de activação pelo sinal de relógio de 3,2 MHz adiantado na linha (47), entre acessos sucessivos.

- 15 0 sinal HW RESET na linha (51) repõe todos os circuitos da micropastilha FIR (16) e proporciona uma reposição por meios materiais dos módulos da fig. 1.

Os relógios internos ou são versões, obtidas através de memórias tamponizadas (temporárias), do relógio mãe de 3,2 MHz recebido na linha (23a), ou divisões deste relógio.

módulo de descodificação de endereços internos (34) permite que.a micropastilha do processador (12) tenha acesso a funções internas da micropastilha FIR (16), para fins de controlo dessas funções e determinação do seu estado. Este módulo de descodificação de endereços internos (34) recebe endereços do processador e impulsos de sincronização do processador pela linha omnibus (25). 0 módulo de descodificação de endereços internos (34) proporciona sinais de saída na linha omnibus interna (48).

Os sinais de saída na linha omnibus (48) provenientes do módulo de descodificação de endereços internos (34) incluem um sinal de activação de leitura da memória tampão de amostras RX (35), um sinal de escrita de controlo e sinais de leitura de estado para os registadores de controlo e de estados (36), um sinal de escrita para o filtro FIR TX (42), sinais de escrita de faixas de tempo e de relógio para o -módulo de distribuição de tempos RX (39), um sinal de escrita para o módulo distribuidor de tempos TX (40) e sinais de controlo para o módulo do filtro FIR TX (42) e para a memória tampão de amostras RX (35), e um sinal de impulsos de sincronização AM, que faz com que o módulo de distribuição de tempos RX (39) reponha a distribuição de tempos de faixas de tempo. De cada vez, um dos sinais respectivamente de

leitura ou de escrita estã sempre activo na linha omnibus (48) proveniente do modulo de descodificação de endereços internos (34) .

A memória tampão de amostras RX (35) recebe quatro amos tras em cada tempo de símbolo RX do conversor A/D (19), através da linha (27a) com a frequência de 64 KHz; memoriza temporariamente até dois símbolos de dados, o que dã o total de oito amostras, emitindo então essas amostras de dados para a micropastilha do processador (12) através da linha omnibus (25). A memória tampão de amostras RX (35) ê implementada por uma RAM de duas paginas. A memória tampão de amostras RX (35) recebe um sinal de activação de leitura pela linha omnibus interna (48), do módulo de descodificação de endereços internos (34) e um sinal de impulsos de sincronização de escrita pela linha interna (49) do módulo distribuidor de tempos RX (39).

Os registadores de controlo e estados (36) permitem que a micropastilha do processador (12) controle as funções internas da micropastilha FIR (16) e permite que a micropastilha do processador (12) leia o estado do filtro TX FIR (42) e da memória de amostras RX (35), e outros sinais internos. Os sinais de controlo são proporcionados pela micropastilha do processador (12) através da linha omnibus do processador (25) e as indicaçõe de estado são derivadas de vãrios módulos internos da micropastilha FIR (16). As indicações de estado são proporcionadas à micropastilha do processador (12) através da linha omnibus (25). As indicações de estado são RX UNDERRUN, RX OVERRUN, TX UNDERRUN TX OVERRUN, START-OF-FRAME, RX START OF SLOT, TX SYMBOL CLOCK,

RX SYMBOL· CLOCK e TX FIR FILTER OVERFLOW.

Os sinais de controlo, que são proporcionados pelos registadores de controlo (36) para os circuitos internos através da linha omnibus interna (48), incluem os seguintes: TX ENABLE, MODULATION LEVEL, RINGER ENABLE, SOFTWARE RESET, TRISTATE e WATCHDOG STROBE.

sinal TX ENABLE indica o inicio de uma faixa de tempo ΊΧ, com base no atraso TX estabelecido no módulo distribuidor de tempos (40).

O sinal Modulation Levei ê fornecido ao módulo de distribuição de tempos RX (39) e determina se a duração da faixa de tempo corresponde a 180 ou 360 símbolos.

O sinal Software Reset permite que a micropastilha do processador (12) reponha as funções internas no interior da micropastilha FIR (16).

O sinal Tristate permite à micropastilha do processador (12) desactivar as saídas da micropastilha FIR (16).

O sinal Ringer Enable permite que a micropastilha do processador (12) ligue e desligue o circuito do gerador de corrente de chamar (21) . Este sinal proporciona uma cadência de 2 s e de 4 s para o sinal da corrente de chamar.

sinal Watchdog Strobe permite que a micropastilha do processador (12) reponha o módulo distribuidor de tempos de vigilância para evitar a ocorrência de uma reposição de meios materiais .

A micropastilha do processador (12) recebe um sinal de interrupção de relógio RX (RXCLKINT) do módulo de distribuição ί

de tempos RX (39) , através da linha (26c) quando se tiverem escrito dados nas quatro primeiras posições da memória RAM de página dupla da memória tampão de amostras RX (35) . A micropastilha do processador (12) lê então as amostras RX das primeiras quatro posições da RAM de duas páginas através da linha omnibus do processador (25) . Nesta altura estão a escrever-se amostras nas quatro posições seguintes da RAM de página dupla, com a frequência de 64 KHz. 0 evento 16 KHz ê una derivada do evento 64 KHz, o que mantêm os eventos de leitura e escrita sincronizados. Isso garante que as operações de leitura e escrita nao ocorrem ao mesmo tempo em nenhuma posição de memória e garante também um tempo de resposta apropriado da parte da micropastilha do microprocessador (12).

Uma memória tampão de símbolos TX no filtro FIR TX (42) recebe símbolos TX da micropastilha do processador (12) através da linha omnibus do processador (25) e memoriza temporariamente até dois símbolos TX. A micropastilha do processador (12) ê interrompida em tempos alternados dos símbolos TX para escrever mais dois símbolos na memória tampão de símbolos TX.

A memória tampão de símbolo TX no filtro FIR TX (42) recebe um sinal de escrita através da linha omnibus interna (48) a partir do módulo de descodificação de endereços internos (34).

Depois de cada sinal de interrupção do relógio TX (TXCLKINT), a 8 KHz, na linha (26a), a micropastilha do processador (12) faz sair dois símbolos TX de 5 bits. Os dados estão num formato do código de Gray DPSK. A memória tampão de símbolo TX dã saída a um símbolo â frequência de 16 KHz, para processamento

- 19. pelo filtro FIR TX (42). Este sinal e memorizado temporariamente duplamente, devido a um assincronismo entre a micropastilha FIR (16) e a micropastilha do processador (12) . 0 ultimo valor de dados é repetido atê serem escritos novos dados. Deste modo não pode repetir-se nenhum dado. A memória tampão de símbolos TX ê limpa durante uma reposição.

Durante o treino, emite-se uma sequência fixa de símbolos para a micropastilha FIR (16) pela micropastilha do processador (12). A micropastilha FIR. (16) efectua a filtragem FIR destes símbolos e dã na saída pares I,Q para a micropastilha DIF (17) .

radio (20) faz o retorno pelo lacete dos dados para o conversor A/D (19). As amostras são lidas pela micropastilha do processador (12) como no modo em linha, sendo os coeficientes do filtro FIR RX do processador realizados na micropastilha do processador (12). Os únicos tempos críticos para o treino são gerados pelos módulos de distribuição de tempos RX e TX (39) e (40).

O módulo de distribuição de tempos RX (39) gera todos os relógios de referência e impulsos de sincronização para o processamento dos símbolos RX. Os tempos são ajustados pela micropastilha do processador (12) de modo que o processamento pode ser sincronizado com as amostras RX recebidas através da linha (27a) da estação de base. O módulo distribuidor de tempos RX (39) inclui um circuito distribuidor de tempos de fracções do relógio RX e um circuito de distribuição de tempos de faixas de tempo RX. A finalidade destes dois circuitos ê sincronizar os tempos de recepção no modem no interior da micropastilha do processador (12) para as amostras RX recebidas na linha (27a) da estação de base, e através do conversor A/D (19), e também regular o módulo distribuidor de tempos TX (40) e o módulo de distribuição de tempos do codificador-descodificador (44).

O módulo distribuidor de tempos RX (39) recebe impulsos de relógio a 3,2 MHz e recebe as entradas seguintes de sinais de controlo da micropastilha do processador (12) através da linha omnibus do processador (25) : um sinal AM Strobe, um sinal RX Slot Clock Write e um sinal RX Bit Tracking.

Geram-se várias saídas pelo módulo distribuidor de tempos RX (39). Proporcionam-se impulsos de sincronização de escrita a 64 KHz na linha (49), para controlar a escrita para a memória tampão de amostras RX (35) . Proporciona-se um sinal de impulsos de sincronização A/DSYNC de 64 KHz na linha (27b) para o conversor A/D (19), para sincronizar o seu funcionamento. Ê também proporcionado um sinal de impulsos de sincronização de 8 KHz para o módulo de distribuição de tempos do codificador-descodificador (44) através da linha (52). Fornece-se uma saída de um sinal de interrupção do relógio RX de 16 KHz (RXCLKINT) na linha (26c) e um sinal de interrupção de início de faixa de tempo RX (RXSOSINT) na linha (26b) para a micropastilha do processador (12). Proporciona-se um sinal de sincronização de distribuição de tempos da faixa de tempo prê-RX na linha (54), para controlar o módulo distribuidor de tempos TX (40).

O circuito de distribuição de tempos fraccionada no módulo distribuidor de tempos RX (39) ê ajustado pela micropastilha

do processador (12), para gerar o sinal de interrupção de inicio de faixa de tempo RX na linha (26b). A micropastilha do processador (12) determina a situação de um vazio AM (sinal de sincronização) transmitido pela estação de base durante a aquisição. Quando a micropastilha do processador (12) detectar o sinal AM Strobe, o circuito de distribuição de tempos de faixas de tempo no módulo distribuidor de tempos RX (39) ê reposto por um sinal de reposição proveniente da micropastilha do processador (12). Isto faz o alinhamento das marcas de trama e de faixa de tempo no sinal AM Strobe. A marca de trama ê um impulso de 62,5 micro-segundos que se verifica todos os 45 ms. A marca de faixa de tempo ê um impulso de 62,5 micro-segundos que se repete todos os 11,25 ms, ou todos os 22,5 ms quando no modo QPSK.

Os símbolos RX recebidos são desmodulados pela micropastilha do processador (12), sendo os tempos reajustados, se necessário. Para ajustar o relógio dos símbolos RX de 16 KHz, a micropastilha do processador força o circuito distribuidor de tempos fraccionãrio (seguimento dos bits) a encurtar ou prolongar os impulsos de sincronização de 64 KHz atê cinquenta ciclos de 3,2 MHz.

A micropastilha do processador (12) vigia a relação dos símbolos RX com os tempos de tramas e faz ajustamentos do relógio RX de 16 KHz em conformidade com isso. Quando o relógio RX for ajustado, as marcas de faixas de tempo e de tramas são também alteradas, visto que elas são derivadas do relógio RX.

Para manter o número de amostras PCM proporcionadas para ou pelo SLIC e o circuito codificador-descodificador (11) sincro-

nizados com a distribuição de tempos de tramas, o módulo distribuidor de tempos RX (39) controla o módulo distribuidor de tempos do codificador-descodificador (44).

módulo distribuidor de tempos TX (40) inclui um circuito de atraso TX e um circuito distribuidor de tempos de controlo TX. Estes circuitos geram um sinal de interrupção do relógio TX (TXCLKINT) que ê proporcionado â micropastilha do processador (12), através da linha (26a). O módulo distribuidor de tempos TX (40) é sincronizado com o módulo distribuidor de tempos RX (39) pelos impulsos de sincronização da distribuição de tempos das faixas de tempo, que são proporcionados ao modulo distribuidor de tempos TX pelo módulo distribuidor de tempos RX (39) na linha (54) e usados para repor o circuito de atraso TX que, por sua vez, gera a marca de faixas de tempo TX. A distribuição de tempos do relógio TX baseia-se no relógio interno de 3,2 MHz.

A micropastilha do processador (12) também controla o atraso TX e os circuitos distribuidores de tempos TX proporcionando sinais de controlo da escrita de dados TX através da linha omnibus do processador (25).

O módulo distribuidor de tempos TX (40) proporciona um sinal de controlo T/R na linha (30) para o rãdio (20). Este sinal determina se o rãdio estã a emitir ou a receber dados.

O módulo distribuidor de tempos TX (40) também controla o desvio de símbolos TX, o endereçamento das ROM, a distribuição de tempos de acumulação e o armazenamento do produto I,Q, para fornecer, na sua saída, à micropastilha DIF (17).

O módulo distribuidor de tempos TX (40) proporciona si- 23 nais de controlo na linha (56) para manter o filtro FIR TX (42) sincronizado com os tempos dos símbolos e as faixas de tempo TX. Essa sincronização ê feita de acordo com a marca de distribuição de tempos das faixas de tempo TX. Depois de uma reposição, o módulo distribuidor de tempos TX (40) gera activamente sinais de controlo para a linha (56) , uma vez iniciada uma faixa de tempo TX.

filtro FIR TX (42) inclui uma ROM, que realiza um filtro FIR, proporcionando produtos dos dados I e Q, em resposta â ROM que estã a ser endereçada para considerar por uma combinação de símbolos TX recebidos da micropastilha do processador (12) através da linha omnibus do processador (25) e para contagem de coeficientes de seno e de coseno, proporcionada por um contador no interior do mõdulo do filtro FIR TX (42) . 0 filtro FIR TX (42) acumula seis produtos de dados I e Q sequenciais e armazena resultados para saída para a micropastilha DIF (17), através da linha (24a).

A frequência mínima necessária para o funcionamento do filtro FIR TX (42) ê determinada pela taxa de símbolos (16 KHz) vezes o número de amostras I e Q (2) , vezes o número de coeficientes (10), vezes o número de derivações (6) = 1,92 MHz. 0 relógio mãe de 3,2 MHz satisfaz este requesito de frequência mínima. Adicionam-se períodos de espera para compensar um tempo de execução mais rápido.

O mõdulo distribuidor de tempos TX (40) recebe impulsos de relógio oom a frequência de 3,2 MHz, o que define um período de estado. Como esta frequência de relógio é maior que a mínima /' (/ í‘ necessária de 1,92 MHz, o filtro FIR TX gera sinais para os primeiros 6 de 10 períodos de estado.

Cada símbolo TX novo tem de ser carregado numa memória tampão circular no filtro FIR TX (42), com a frequência de 16 KHz 0 novo símbolo TX e os cinco símbolos TX anteriores são armazenados na memória tampão circular. O símbolo TX mais antigo ê rejeitado quando se introduz um novo símbolo TX. O filtro FIR TX (42) tem uma saída com a frequência de 320 KHz. A partir de cada símbolo TX são gerados dez valores de dados I e dez valores de dados Q. O Quadro.1 seguinte mostra como se pode derivar a informação I, Q e zero a partir de cada valor de 5 bits:

Bit 1 Bit 2 Bit 3 Bit 4 Bit 5

I & Q LSB I & Q I MSB Q MSB ZERO

QUADRO 1

Os dados na memória tampão circular são rodados de 6 em 6, dos 10 estados. Um símbolo Tx novo e os cinco símbolos TX anteriores residem na memória tampão circular durante vinte destes períodos de dez estados. A parte de coeficientes do endereço ROM é também aumentada em cada 6 dos 10 períodos de estados. Um acumulador no filtro FIR TX(42) adiciona os resultados de cada produto de dados I proporcionados a partir da ROM para cada um dos seis períodos de estados. Por conseguinte, o registador acumulador ê limpo para a primeira adição, sendo cada resultado das adições sucessivas introduzido por impulsos de relógio num registador de retroacção do acumulador de modo que pode ser adicionado a um produto novamente considerado. Uma vez que tenham ocorrido seis adições, o resultado ê introduzido num registador de deslocamento de saída. Verifica-se o mesmo processo para os mesmos coeficientes e os produtos dos dados Q proporcionados a partir da ROM para cada símbolo TX.

As linhas de endereço ROM permitem sessenta buscas de coeficientes deco-seno e sessenta buscas de coeficientes de seno para quatro índices possíveis de dados I,Q. Isso exige sete linhas de endereços para coeficientes e duas linhas de endereços para dados I,Q. A saída do filtro FIR requer 10 bits. São necessários dois outros bits suplementares para manter a precisão da parte decimal do valor observado. Daí resulta que a dimensão da ROM é 512 x 12. O MSB do índice de dados I,Q é passado em torno da ROM para o circuito de complemento para 1,. que força a saída da ROM a ser invertida ou não invertida.

Se o símbolo que endereça a ROM for um símbolo zero, o bit zero controla quatro das sete linhas de endereços de coeficientes. Como se usam sete linhas de endereços para a busca de coeficientes, isso proporciona 128 posições. São necessários apenas 120 coeficientes. Ficam portanto oito posições não utilizadas. Nessas posições inscrevem-se zeros, de modo que a informação zero pode ser fornecida na saída da ROM de maneira fãcil.

Realiza-se uma função de complemento para 2, utilizando-se um complemento para 1 e transportando um 1 lógico para o adicionador seguinte. A saída do adicionador ê devolvida para a entrada do adicionador para as adições sucessivas ou sai através de um MUX para um registador de deslocamento de saída. A saída ê arredondada, utilizando-se apenas os 10 bits superiores.

- 26 ίϊ

As saídas da memória tampão circular do filtro FIR TX são ajustadas para zero depois de uma reposição. Isso permite que se processe uma informação nula até serem carregados novos símbolos TX. Primeiro processam-se os dados I, seguidos pelos dados Q.

sinal de interrupção do relógio TX apenas ocorre durante uma faixa de tempo TX. 0 processador não sabe quando uma faixa de tempo TX começa ou acaba, excepto respondendo a esta interrupção. 0 sinal tem uma duração activa baixa, de um ciclo de relógio de 3,2 MHz, para garantir que a interrupção não fica activa uma vez atendida. A interrupção de relógio TX verifica-se em tempos alternados de símbolos (16 KHZ/2).

As interrupções do relógio RX verificam-se numa trama completa. A micropastilha do processador (12) mascara esta interrupção, usando a marca de faixa de tempo RX como máscara. A interrupção do relógio RX tem uma duração activa baixa, de um ciclo do relógio de 3,2 MHz. 0 início da interrupção do relógio RX tem lugar cada 11,25 ms, e tem uma duração activa baixa de um ciclo do relógio de 3,2 MHz.

Cada sinal de interrupção e forçado para o estado inactivo quando de uma reposição.

Módulo distribuidor de tempos do codificador-descodificador (44) gera impulsos de sincronização e emite o sinal de relógio necessário através das linhas (29) para o SLIC e para o circuito codif icador-descodif icador (11) , para fazer com que se transfiram 8 bits de dados entre o codificador-descodificador e o processador, a uma frequência de 8 KHz. 0 codificador-descodifi- 27 cador (11) recebe e emite 8 bits de dados â taxa de 8 KHz. 0 módulo distribuidor de tempos do codificador-descodificador (44) emite um sinal de relógio do codificador-descodificador, pela linha (29a), e um sinal de sincronização do codificador-descodificador, pela linha (29b). 0 sinal de relógio do codificador-descodificador na linha (29a) é gerado com uma frequência de 1,6 MHz, dividindo por dois o relógio de 3,2 MHz adiantado. Impulsos de 8 KHz de um período de 3,2 MHz são recebidos do circuito distribuidor de tempos RX (39) e são ajustados num outro relógio, para ocorrer durante um período de 1,6 MHz, garantindo-se assim que ocorrem em relação com os flancos ascendentes do relógio de

1,6 MHz. Com estes dois sinais, efectua-se a transferência de dados PCM entre o codificador-descodificador (11) e a micropastilha do processador (12). Isso permite que os dados PCM dos assinantes sejam sincronizados com os dados PCM da estação de base.

módulo de controlo do gerador de corrente de chamar (45) responde a um sinal de controlo de activação da corrente de chamar originado na micropastilha do processador (12) e proporcionando a partir do registador (36) de controlo e de estados, na linha omnibus interna (48) , gerando um sinal de onda quadrada de 20 Hz na linha (31a) e dois sinais de controlo de fase de 80 KHz, PHASEA na linha (31b) e PHASEB na linha (31c), e emitindo estes sinais para o circuito (21) de geração da corrente de chamar. O sinal de onda quadrada de 20 Hz na linha (31a) controla a polaridade da tensão da corrente de chamar proporcionada pelo circuito (21) do gerador da corrente de chamar para o circuito de interface do telefone (10). Os sinais de fase de 80 KHz nas linhas (31b) e (31c) con trolam a fonte de energia modulada em duração dos impulsos no circuito gerador da corrente de chamar (21).

Um sinal de reposição ou de comando do SLIC na linha (29c) proveniente da parte SLIC do circuito (11) do SLIC e do codificador-descodificador desliga-se, ou sobrepõe-se, a estes sinais nas linhas (31a), (31b) e (31c) depois de o sinal de activação da corrente de chamar que se origina na micropastilha do processador (12) se ter ligado. Isso garante que o gerador de corrente de chamar estã desligado se se verificar uma reposição ou o microtelefone for levantado do descanso.

Como o circuito (21) do gerador da corrente de chamar gera uma tensão elevada e consome muita potência, esta tensão não ê gerada senão quando for pedida pela micropastilha do processador (12) .

módulo de descodificação de endereços externos (37) gera selecções de micropastilhas na linha omnibus do processador (25) que são usadas pela micropastilha do processador (12) para aceder à micropastilha DIF (17), aos meios materiais UART e â memória lenta EPROM (14), em segmentos separados de endereços diferentes. A micropastilha do processador (12) proporciona oito linhas de endereços MSB, espaço de dados e sinais do espaço de dados. Estes são descodificados para gerar as selecções de micropastilhas apropriadas.

módulo distribuidor de tempos de vigilância (38) gera um impulso de 50 ms de reposição dos meios físicos na linha (51), que repõe todos os módulos da micropastilha FIR (16) e os módulos da unidade de assinante da fig. 1. O módulo distribuidor de impulsos de vigilância (38) gera um impulso, se não for reposto dentro de 512 ms pelo sinal de sincronização do circuito de guarda proporcionado pela linha omnibus (48), pelos registadores (36) de

- 29 / f

tf controlo e estados.

A micropastilha DIF (17) tem interface com a micropastilha do processador (12) pela linha omnibus (25), com a micropastilha FIR (16), por linhas (23) e (24), com o DAC (18), pela linha (71) e com um oscilador no rãdio (20) , pela linha (72) .

O oscilador no rãdio (20) proporciona um sinal de relógio mãe de 21,76 MHz, na linha (71) da micropastilha DIF (17).

Com referência â fig. 3, a micropastilha DIF (17) inclui um gerador de relógio (60) , um módulo (61) de descodificação do processador, um módulo (62) de interface oom a micropastilha FIR, um interpolador (63) , um registador de comandos (64) , registadores de sintonização (65) , um acumulador de fases DDS (66),rim módulo(67)DDS de geração de senos e^co-senos -, um modulador (68) e um conformador dos sinais de ruído (69). Em combinação, o acumulador de fases DDS (66) e o gerador (67) DDS de senos e co-senos, constituem um sintetizador digital directo (DDS), para sintetizar digitalmente um sinal de frequência intermédia digital.

A micropastilha DIF (17) ê uma micropastilha ASIC, que ê configurada como memória de dados de processador.

A micropastilha DIF (17) opera em um de dois modos: um modo de geração de uma portadora modulada e um modo de portadora pura. No modo de geração de portadora modulada, introduzem-se dados de banda básica no domínio I,Q, e utilizam-se estes dados para modular a portadora pura gerada pela função DDS da micropastilha DIF (17). No Modo de Geração de Portadora Pura, são ignoradas as entradas de dados de banda básica e proporciona-se uma portadora não modulada, proveniente da DDS, para o DAC (18).

- 30 •ζ

Ο gerador de impulsos de relógio (60) gera todos os sinais de distribuição de tempos e de relógio no interior da micro pastilha DIF (17) e gera também o sinal de relógio de 3,2 MHz e o sinal de relógio de 3,2 MHz adiantado, que são proporcionados â micropastilha FIR (16) nas linhas (23a) e (23b). Os dois sinais primários de distribuição de tempos usados no interior da micropastilha DIF (17) são um sinal de relógio de 21,76 MHz e um sinal de porta de interpolação de 2,56 MHz. O sinal de relógio de 3,2 MHz ê usado internamente para deslocar os dados I e Q na linha (24a) da micropastilha FIR (16) para o módulo de interface FIR (62).

gerador de relógio (60) memoriza temporariamente o relógio de 21,76 MHz recebido pela linha (72) do oscilador no rádio (20) e proporciona um sinal de relógio de 21,76 MHz memorizado na linha (71a). Tal memorização temporária ê feita para proporcionar uma capacidade de accionamento suficiente para as funções internas e minimizar o desvio do relógio. O relógio de 21,76 MHz memorizado também proporciona um relógio para o DAC (18) e outros circuitos externos.

O gerador de relógio (60) proporciona o sinal de relógio de 3,2 MHz dividindo o relógio de 21,76 MHz por 6, e por 8, na sequência seguinte: 6-8-6-8-6, donde resulta assim um divisor médio de 6,8 (21,76 : 6,8 = 3,2). 0 efeito desta variação por ciclo ê um período mínimo de 276 ns e um período máximo de 368 ns. Uma versão avançada do sinal de relógio de 3,2 MHz é também gerada como sinal de relógio adiantado de 3,2 MHz na linha (23b). Ambos os relógios são idênticos, com excepção de que o sinal ROM seleccionado na linha (23b) está em avanço de um ciclo de 21,76 MHz em relação ao sinal de relógio de 3,2 MHz na linha (23a).

O gerador de sinais de relógio (60) proporciona o sinal de porta de 2,56 MHz na linha interna (74), dividindo o relógio de 21,76 MHz por 8 e por 9, numa sequência (8-9-8-9-...) par, donde resulta assim um divisor médio de 8,5 (21,76 :8,5 = 2,56 MHz). Este sinal ê usado pelo interpolador (63) e o modulador (68) .

módulo de descodificação do processador (61) permite que o processador controle todas as funções internas da micropastilha DIF (17). 0 módulo de descodificação do processador (61) descodifica os endereços do processador e os impulsos de sincronização do processador recebidos do espaço de dados na linha omnibus do processador (25) para proporcionar impulsos de sincronização de escrita internos, que são proporcionados na linha omnibus interna (76) no registador de controlo (64) e os registadores de sintonização (65) para permitir que a micropastilha do processador (12) inscreva dados de comando e de configuração . Em um dado instante , apenas uma saída do módulo de descodificação do processador (61) estã activa. Os endereços do processador determinam qual a saída que ê gerada. Se se escolher uma função no interior do espaço de endereço da micropastilha DIF (17), torna-se activo um sinal de selecção de micropastilha (24c), proveniente da micropastilha FIR (16).

módulo de interface FIR (62) recebe as amostras I e Q da micropastilha FIR (16) na linha (24a) num formato em série e

converte as mesmas no formato de 10 bits em paralelo, no qual são fornecidas ao módulo interpolador na linha (77). 0 sinal de porta I,Q, na linha (24b) proveniente da micropastilha FIR (16) ê usado para distinguir os dados I dos dados Q. O módulo de interface FIR (62) também subtrai amostras I e Q anteriores das amostras correntes para formar amostras Al e Aq, que são depois deslocadas para a direita de 4 lugares ( :16) para formar o incremento correcto para o módulo interpolador na linha (78). Como o módulo de interface FIR (62) fornece dados ao interpolador (63), envia-se um sinal de sincronização pelo módulo de interface FIR (62) para o gerador de relógio (60) para sincronizar o impulso de porta de 2,56 MHz proporcionado na linha (74).

O interpolador (63) acumula os Δχ ,Q a uma frequência de 160 MHz x 16 = 2,56 MHz e proporciona amostras I e Q interpoladas para o modulador (68), nas linhas (80) e (81), respectivamente. O interpolador (63) efectua uma interpolação x 16 linear para reduzir as pistas de amostras de 160 KHz presentes nos dados de banda bãsica recebidos da micropastilha FIR (16).

interpolador (63) acumula sucessivamente as amostras Δΐ e Aq para gerar uma saída à frequência de 2,56 MHz. No fim de um ciclo de acumulação (16 iterações), a saída do interpolador seria igual às amostras correntes de I e Q. Isto é crítico, visto que o ciclo de acumulação seguinte começa com os dados correntes. Para assegurar que os dados estão correctos, durante o último ciclo de acumulação os dados correntes de I e Q são introduzidos directamente no registador de saída do interpólador em vez da saída do adicionador (que deve ter os mesmos dados) .

Os registadores de comando (64) são usados para controlar e configurar a micropastilha DIF (17) e seleccionar os modos de operação. Todos os registadores de controlo (64) são carregados pela micropastilha do processador (12) através da linha omnibus do processador (25).

Ha três registadores de controlo (64). 0 primeiro registador de controlo regista um sinal CW MODE, um sinal AUTO TUNE H-L e um sinal AUTO TUNE L-H. 0 segundo registador de controlo regista um sinal SIGN SELECT, um sinal OUTPUT CLOCK,um sinal PHASE SELECT, um sinal. INTERPOLATOR ENABLE, um sinal SERIAL PORT CLOCK SELECT, um sinal SERIAL/PARALEL MODE SELECT e um sinal QUADRATURE ENABLE. As funções de comando associadas a estes sinais serão descritas mais adiante, na conclusão, da descrição dos outros módulos da micropastilha DIF (17).

terceiro registador de controlo activa e específica os coeficientes do modelador dos sinais de ruído (69).

Ha três registadores de sintonização de 8 bits (65) para armazenar 24 bits de dados de incremento de fase, para especificar a frequência do DDS. Isso proporciona uma palavra de sintonização de 24 bits que permite uma resolução de frequência * 94 94 ~ de (frequência de amostragem)/2 = 21,76 MHz/2 - 1,297 Hz. A frequência de saldai do DDS ê igual à resolução multiplicada pela palavra de sintonização de 24 bits.

Os registadores de sintonização (65) são carregados pela microspastilha do processador (12) através da linha omnibus do processador (25). A palavra de sintonização êmemorizada dupla-

mente pelos registadores de sintonização (65), de modo que a micropastilha do processador (12) pode escrever dados para estes registadores livremente sem afectar a operação DDS em curso.

A palavra de sintonização ê carregada a partir dos registadores de sintonização das memórias tampão para os registadores de sintonização de saída, sempre que se emite um comando TUNE. 0 comando TUNE é sincronizado com o relógio de 21,76 MHz, para proporcionar uma transição síncrona.

acumulador de fases DDS (66) efectua uma acumulação - 24 modulo 2 do incremento de fases proporcionado na linha (82) pelos registadores de sincronização (65) . A saída do acumulador de fase (66) representa um valor de fase digitalizado que ê proporcionado, na linha (83) , ao gerador DDS de senos e co-senos (67). 0 gerador de senos e co-senos (67) gera uma função sinusoidal. Um DDS funciona segundo o princípio de que uma forma de onda digitalizada pode ser gerada por acumulação de mudanças de fase a uma frequência elevada.

A palavra de sintonização, que serã diferente para as unidades de assinante diferentes representa uma variação da fase para o acumulador (66). A saída do acumulador (66) pode ir de 24 a 2 -1. Este intervalo representa uma mudança de fase de 360 graus. Embora o acumulador (66) trabalhe em binário normal, esta representação digitalizada da fase pode ser introduzida num gerador de formas de onda para produzir qualquer forma de onda arbitraria. Na micropastilha DIF (17), os geradores DDS de senos e co-senos (67) produzem funções seno e co-seno· nas linhas (84) e (85), respectivamente.

período da função da forma de onda estã baseado no

tempo necessário para efectuar a soma atê ao limite superior 24 do acumulador (2 -1). Isso significa que, se se proporcionar um grande incremento de fase, então este limite será atingido mais cedo. Inversamente, se se der um incremento pequeno, então será necessário um tempo mais longo. 0 acumulador de fase (66) efectua uma simples soma dos incrementos de fase de entrada e pode ser representado pela equação seguinte:

T

onde n ê o número de interacções e 0. representa simplesmente os dados proporcionados na linha (82) provenientes dos registadores de sintonização (65).

Na forma de realização da micropastilha DIF (17) aqui descrita, o valor de ê limitado, pelo comprimento do acumula_ 24 dor, a um máximo de 2 . Portanto, a fase corrente pode ser descrita por:

v^t-l ⁺ 2²⁴

Como o relógio de acumulação estã determinado para ser o relógio mãe de saída de 21,76 MHz, resulta daqui que um ciclo completo toma 2 /^inc iteracçoes num período de 1/21,76 MHz por iteracção. Assim, o ciclo completo toma o seguinte tempo total:

21,76 MHz . 0 me

Como este período representa um ciclo de 360°, o inverso .24

- 36 desta expressão representa uma frequência. A frequência DDS é portanto

21,76MHz * 0.

inc ^fDDS

No módulo de geração DDS SEN,COS (67), geram-se ondas de seno e co-seno, de modo que pode efectuar-se uma mistura complexa no modulador. Cada uma ê gerada por duas consultas de tabelas, que representam uma estimativa fina e uma estimativa gros seira da forma de onda. Os dois valores são adicionados para formar nas linhas (84) e (85) sinais de saída de dados compósitos de 12 bits, complementos para 2 de sen e cos. As tabelas de consulta estão realizadas em memória ROM que são endereçadas pelos catorze bits mais significativos do sinal na linha (83) proveniente do acumulador de fase DDS (66).

Deseja-se ter a maior resolução de fase e de amplitude praticamente possível. Na concepção da micropastilha DIF (17), proporcionam-se 14 bits de entrada de fase e 12 bits de salda de dados de amplitude, na secção de geração das ondas. Se se adoptasse uma solução brute-force para gerar estes dados seriam então necessárias grandes tabelas para gerar todos os valores de fase e de amplitude (por exemplo 16 K-palavras x 12 bits cada). Para minimizar a dimensão das tabelas, a micropastilha DIF (17) utiliza a simetria nos quadrantes e a decomposição trignomêtrica dos dados de saída.

Como as curvas de seno e co-seno têm simetria nos quadrantes, utilizam-se os dois bits mais significativos dos dados de fase para obter os dados simétricos dos de um só quadrante em relação aos eixos X e Y. Para a função seno, a amplitude da curva no intervalo ( tr, 2if ) ê precisamente o valor negativo da do entervalo (Ο,'Τί ) . Para a função coseno, a amplitude na curva no intervalo (tf/2, 37(/2) ê precisamente o valor negativo da amplitude no intervalo (31//2,4^ /2) . Os dois MSB do acumulador de fase especificam o quadrante (00—^ 1,01—^ 2,10->3,

11—^4). para a função seno, o MSB dos dados de fase ê usado para negar os dados positivos gerados para os dois primeiros quadrantes. Para a função co-seno, usa-se a combinação OU EXCLUSIVO dos dois MSB dos dados de.fase para negar os dados positivos gerados para os quadrantes 1 e 4.

A técnica anterior reduz as necessidades de memória numa relação de 1:4. Dal resulta ainda a necessidade de 4 K-palavras x 12 bits de memória. Para reduzir ainda mais as dimensões da tabela, efectua-se uma decomposição trignométrica nos ângulos. Utilizam-se as seguintes identidades trignométricas:

sen 0=§θη(0ι + 0?) *= sen^cos#^ + senj^cos^ ⁴J

Pondo 0₂<< ^somos levados â aproximação completa seguinte:

Não é necessário usar todos os bits de 0^ quando se calcuia o segundo termo da equaçao pois é um subconjunto de 0^.

Para gerar a função co-seno, pode usar-se a mesma aproximação, visto que sen0 = sen/^^ + sen0₂cos0j

Eq cosô = sen(0 + Tf/2)

- 3frEq. 6 )

Daqui resulta uma modificação das variáveis 0^ e 0^ quando se calcula a função co-seno. Os dados armazenados nas RAM de co-seno incorporarão esta modificação do ângulo, não sendo assim necessárias quaisquer alterações dos dados de fase.

modulador (68) mistura as amostras I e Q interpoladas nas linhas (80) e (81) com o sinal digital de frequência intermédia representado pelos dados complexos das funções seno e coseno nas linhas (84) e (85), para produzir um sinal digital modulado de frequência intermédia na linha (87).

As amostras I,Q interpoladas e a saída DDS são misturadas digitalmente por dois multiplicadores 10 x 12. As saídas do processo de mistura são depois somadas por um adicionador de 12 bits para formar uma portadora modulada. É possível alterar o funcionamento do modulador (68) forçando a entrada de I para tudo zeros e a entrada de Q para tudo uns. O efeito disso ê que um multiplicador dará na saída tudo zeros e o outro dará na saída o sinal proveniente do gerador (67) DDS SEN,COS, apenas. A soma destes dois sinais fornece um sinal não modulado digital de frequência intermédia.

modulador (68) cria um sinal modulado digital de frequência intermédia na linha (87), de acordo com a equação seguinte :

f (t) = I . cos/ 0 (t) J + Q . Sen [ 0 (t) J7 ^Eq. 7^

A saída de 12 bit do gerador (67) DDS SEN,COS, ê multiplicada pelas amostras de I e Q interpoladas, de 10 bits, provenientes do interpolador (63) para gerar dois produtos de 12 bits. Os dois produtos são depois adicionados (combinados) para gerar uma saída modulada de 12 bits na linha (87).

Como tanto o multiplicador I como o multiplicador Q geram produtos de 12 bits, ê possível que se verifique um transbordo quando as suas saídas forem combinadas. É portanto necessário assegurar que a amplitude do vector gerado por I e Q nunca exceda 1 (supondo que bl - |q| são números fraccionãrios menores do que 1 ou iguais a 1). Se isso não for assegurado, será possível Um excesso no adicionador modulador.

modulador de ruído (69) proporciona um sinal modulado ou não modulado filtrado de frequência intermédia na linha (71b) para o DAC(18). 0 modulador de ruído (69) é calculado para diminuir a potência de ruído no espectro de saída provocado pelo erro de quantização de amplitude.

filtro de ruído (69) trabalha com base no facto de o ruído de quantização não ser um processo aleatório normal e de a densidade do espectro de potência do processo ter uma curva achatada ao longo da faixa de frequências. 0 sinal de saída desejado é sobreposto sobre esta base de ruído de quantização. 0 dispositivo de modelação do ruído ê um filtro FIR simples com múltiplos pontos de rejeição. 0 filtro cria um zero que diminui a potência do ruído de quantização numa certa parte da banda de frequências. Quando se sobrepõe o sinal desejado ao espectro do ruído filtrado, aumenta o SQNR efeçtivo.

A função de transferência do filtro FIR é dada por

H(z) = 1 + bz¹ + z •5 • Eq

- _ζ40 // /

fí

Um andar de dois adicionadores cria um segundo valor de derivação de b na gama de +1,75 a -1,75 (em pesos binãrios de 0, 0,25, 0,50, 1,0) que deslocarão o zero do filtro através da banda de frequências de saída, de modo que ele pode ser colocado o mais próximo possível da frequência de saida. desejada para a obtenção do SQNR mãximo.

A frequência zero pode ser calculada determinando as raízes da equação anterior no plano z. As raízes são um complexos conjugados que se situam no círculo unitário., quência zero é dada pela relação:

f = -- f zero 360° * amostragem onde Θ é o ângulo da raiz no semiplano superior. A raiz proporcionará um zero reflectido em torno da frequência

Quadro 2 lista as frequências zero geradas pela segunda derivação binária ponderada. Se b^, b^ e b^ corresponderem aos pesos 1,0, 0,5, 0,25, um símbolo + significa que a derivação é igual ao seu peso, um símbolo significa que a derivação ê igual ao simétrico do seu peso e 0 significa que a derivação não tem peso. Algumas das frequências zero são iguais às de outras combinações, simplesmente porque as combinações possíveis por vezes se sobrepõem (por exemplo 1,0 + 0,5 - 0,25 = 1,0 +0,0 - 0,25). ^famostra par de

A fre^Eq. 9^ conjugada de Nyquist ê 1,00.

b3	h2	bl	f (zero)	f (aleatorio)
0	0	0	0,250	0,750
0	0	-	0,269	0,731
0	0	+	0,230	0,770
0	+	0	0,210	0,790
0	+	+	0,188	0,812
0	+	-	0,230	0,770
0	-	0	0,290	0,710
0	-	+	0,269	0,731
0	-	-	0,312	0,688
+	0	0	0,167	0,833
+	0	-	0,188	0,812
+	0	+	0,143	0,857
+	+	0	0,115	0,885
+	+	+	0,080	0,420
+	+	-	0,143	0,857
+	-	0	0,210	0,790
+	-	+	0,188	0,812
+	-	-	0,230	0,770
-	0	0	0,333	0,667
-	0	-	0,357	0,643
-	0	+	0,312	0,688
-	+	0	0,290	0,710
-	+	+	0,269	0,731
-	+	-	0,312	0,688
-	-	0	0,385	0,615
-	-	+	0,357	0,643
-	-	-	0,420	0,580
			QUADRO 2

Toda a distribuição de tempos é derivada do sinal de relógio de 21,76 MHz na linha (71a).

As funções associadas com os sinais nos registadores de

- 42 controlo (64) vao agora ser descritas.

Quando se ajusta o sinal CW MODE, a entrada I para o multiplicador respectivo, no modulador (68) , ê forçada para tudo zeros,e a entrada Q respectiva é forçada para tudo 1. 0 efeito líquido ê que se gera uma portadora não modulada. Esta função ê memorizada duplamente em memórias tampão e os dados carregados não se tornam activos atê ser emitido um comando TUNE.

sinal INTERPOLATOR ENABLE activa o interpolador xl6 nas amostras I,Q. Se o. sinal INTERPOLATOR ENABLE não for estabelecido, então os dados I,Q são introduzidos directamente no multiplicador .

A memória exterior necessária para o funcionamento da micropastilha do processador (12) e proporcionada por uma memória rãpjda (13) e uma memória lente (14) . A memória rápida (13) é acedida por um descodificador de endereços (15). A memória rápida (13) ê uma memõria cache realizada numa RAM que tem estados de espera nulos. A memõria lenta (14) é uma memõria de grande capacidade, realizada numa EPROM com dois estados de espera. A memória lenta (14) ê acoplada â micropastilha do processador (12), para armazenar códigos de processamento usados pela micropastilha do processador (12), quando esses códigos não precisam de ser operados oom estados de espera nulos; e a memóroa rápida está copiada ã micropastilha do processador (12) para armazenar temporariamente códigos de processamento usados pela micropastilha do processador (12) quando os referidos códigos sao operados com estados de espera nula. Quando tenham de ser efectuados procedimentos com estados de espera nulos, o código pode ser descarregado da memõria

7' s

lenta (14) para a memória rápida (15) e ser processado a partir da mesma. Tais procedimentos incluem as rotinas de serviço de interrupções, a desmodulação de símbolos, a aquisição de RCC, a desmodulação BPSK e o processamento dos sinais vocais e de dados.

A micropastilha do processador (12) inclui um processador único de sinais digitais, modelo TMS320C25, que efectua quatro tarefas principais, uma tarefa de controlo de assinante (SCT) (91), uma tarefa de controlo de canais (CCT) (92), uma tarefa de processamento de sinais (SPT) (93) e uma tarefa de processamento de MODEM (MPT) (94), como se mostra na fig. 4. Estas quatro tarefas são controladas por um código supervisor (95). A SCT trata da interface do telefone e do processamento de alto nível das chamadas. A CCT controla o modem e a operação RELP e a distribuição de tempos e efectua ajustamentos do nível de potência e de distribuição de tempos TX, de acordo com os pedidos da estação de base. A SPT efectua o RELP, a supressão de ecos e funções de geração de sinais acústicos. 0 supervisor chama estas quatro tarefas sequencialmente e comunica com as mesmas através de palavras de controlo.

A SCT (91) proporciona a função de controlo de alto nível no interior da unidade de assinante e tem três modos fundamentais de funcionamento: repouso, vocal e abortamento.

A SCT entra no modo de repouso depois da ligação da alimentação e mantém-se nesse estado atê que se estabeleça uma comunicação vocal efectiva. Enquanto no modo de repouso, a SCT monitora a interface do telefone do assinante relativamente ã

sua actividade e responde aos pedidos da estação de base recebidos através do canal de controlo radioeléctrico (RCC).

A função principal da SCT ê conduzir a unidade de assinante através do estabelecimento e da desligação das comunicações vocais no canal radioeléctrico. Antes de a unidade poder estabelecer qualquer tipo de chamada, no entanto, ela tem de encontrar a estação de base correcta. A SCT determina qual a frequência RCC a usar, e emite a informação da frequência para a CCT. A descrição da inicialização de um canal de comunicação entre a unidade de assinante e a estação de base estã contida no pedido de patente de invenção norte-americana N- 07/070 970, depositado em 8 de Julho de 1987.

Uma vez que a unidade de assinante tenha obtido o sincronismo RCC, ela pode estabelecer uma chamada mediante a permuta de mensagens, pelo canal RCC, com a estação de base e pela vigilância e o estabelecimento de sinais nos meios de equipamento material na interface do telefone.

A descrição seguinte mostra resumidamente os eventos que se verificam durante o estabelecimento de uma chamada.

O estabelecimento normal de uma chamada, para chamadas originadas, começa com o levantamento pelo assinante do telefone do descanso para iniciar um pedido de serviço. A SCT emite uma mensagem CALL REQUEST para a estação de base. A SCT recebe uma mensagem CALL CONNECT. A SCT sinaliza para a CCT para obter sincronismo no canal vocal atribuído, através da mensagem CALL CONNECT. A CCT atinge o sincronismo no canal vocal. 0 assinante recebe o sinal de marcar da estação central. Completa-se o esta- 45 -

belecimento da chamada. A estação central proporciona o suporte restante para a terminação da chamada.

estabelecimento normal de chamadas de entrada faz-se da seguinte maneira: A SCT recebe uma mensagem PAGE da estação de base. A SCT responde com um sinal CALL ACCEPT. A SCT recebe uma mensagem call connect. A SCT sinaliza para a CCT para conseguir o sincronismo no canal vocal atribuído através da mensagem CALL CONNECT. A CCT atinge o sincronismo no canal vocal. A SCT faz arrancar o gerador de sinal de chamar para aplicar o sinal de chamar no lacete local. 0 assinante pega no telefone e levanta-o do descanso. Interrompe-se a corrente de chamar. Completa-se a comunicação vocal.

A SCT realiza as operações de estabelecimento e desligação das chamadas como uma maquina de estados finitos.

Se um canal vocal for apanhado com êxito, a SCT comuta para o modo vocal e efectua um conjunto muito limitado de funções de suporte. A carga do processador SCT mantêm-se num mínimo nesta altura, para dar a maior disponibilidade do processador para a compressão dos sinais de conversão RELP, a supressão de eco e os algoritmos de processamento do modem.

A SCT entra no modo de abortamento como consequência de uma chamada originada numa tentativa falhada ou no caso de uma sequência inesperadamente interrompida. Durante o modo de abortamento, envia-se uma contraordem para o microtelefone. A SCT vigia a interface do telefone de assinante para detectar uma desligação (telefone pousado no descanso durante um tempo prolongado) , altura em que a unidade de assinante entra no modo de repouso. Os pedidos recebidos da estação de base através do canal de controlo de rãdio (RCC) são rejeitadas atê ser detectada a desligação.

A CCT (92) opera como um controlador de canal no nível de ligação nos meios de programação de banda básica. A CCT tem três estados fundamentais: operação RCC, refinamento e operação vocal.

Quandose liga a alimentação, a CCT entra no estado de operação RCC para buscar, e depois manter, o canal RCC. A operação RCC inclui as funções seguintes: controlo dos buracos AM, monitoração do estado de sincronização e da tarefa de modem, ajustamento da distribuição de tempos no canal radioelêctrico, filtragem de mensagens RX RCC, formatação de mensagens TX RCC, monitoração das memórias tampão 1/0 de PCM e processamento cfe informação nos circuitos de ligação.

Depois de se estabelecer uma comunicação vocal, a CCT entra no estado de refinamento, para a sintonização fina da distribuição de tempos fraccionãria dos modem. 0 refinamento inclui as seguintes funções: interpretação e resposta âs sequências de dados de refinamento, criação e formatação de sequências de dados de refinamento TX, envio de mensagens no sentido da SCT, como for apropriado, monitoração do estado do modem e monitoração das memórias tampão 1/0 do PCM.

A seguir ao refinamento, a CCT inicia o funcionamento vocal, que inclui as funções seguintes: o suporte da sinalização de palavras de código, recuperação de falhas de bits, monitoração do sincronismo e do estado do modem e monitoração da memória

.1» tampão 1/0 do PCM.

A CCT (92) tem três estados fundamentais de operação: repouso, refinamento e vocal. 0 que se segue ê uma excursão através das transições implicadas numa operação CCT.

Depois da reposição, a CCT entra no estado de repouso e mantém-se inactiva atê serem dadas pela SCT instruções de atribuição de um canal. A SCT proporciona â CCT uma frequência através da qual busca o canal de control radioelêctrico (RCC). A CCT dá então instruções â MPT para sincronizar o receptor para a frequência dada e para buscar um buraco AM. A falha na detecção de um buraco AM dentro de um intervalo de tempo pré-determinado faz com que a CCT peça outra frequência pela qual faça a busca a partir da SCT. Isto continua indefinidamente até ter êxito a detecção de um buraco AM.

A seguir â detecção com êxito de um buraco AM, a CCT começa a verificar os dados recebidos à procura da palavra única. Explora-se uma pequena janela em torno da posição nominal da palavra única, visto que o processo da detecção do buraco AM pode estar desligado durante o tempo de alguns símbolos. Uma vez localizada a palavra única e verificada como córrecta a palavra de detecção de erros, pode determinar-se a distribuição de tempos exacta dos símbolos recebidos. Ajustam-se então as marcas das tramas TDM no alinhamento correcto e inicia-se o suporte normal do RCC. Se não puder localizar-se a palavra única, considera-se como falsa a detecção do buraco AM e a CCT pede a atribuição de uma nova frequência pela SCT

Durante a operação do RCC, a CCT filtra as mensagens RCC recebidas. A maioria das mensagens RCC da estação de base são combinações de zeros, sendo estas combinações rejeitadas depois de lida a informação do circuito de ligação a partir do octeto da ligação. As mensagens RCC que contêm informação ; real são reenviadas para a SCT para processamento. Se se perder o sincronismo no RCC, a CCT pede novamente uma nova frequência a partir da SCT. A SCT responderá com a frequência correcta de acordo com o algoritmo de busca de frequência de RCC.

Quando a SCT inicia uma chamada, telefónica, são atribuídos à SCT um canal vocal e uma faixa de tempo. A CCT activa a unidade de assinante de acordo com essa atribuição e começa o processo de refinamento. Durante o refinamento, as unidades de base e de assinante transmitem um sinal BPSK especificamente designado para ajudar o modem à aquisição do tempo fraccionãrio dos bits. A estação de base CCU repete para trãs, para a unidade de assinante, o desvio de tempo dos bits, sob a forma de um valor do complemento para 2 do ajustamento. A CCT mantém um valor médio, no tempo, destes desvios reenviados para trãs. Uma vez que a CCT determine que o- valor dos tempos fraccionãrios estã dentro da tolerância requerida, ajusta em conformidade com isso os tempos de emissão da unidade de assinante. 0 valor da média no tempo ê determinado dinamicamente, em função da variância das amostras de tempos fraccionãrios. Apôs um tempo de ajustamento da distribuição de tempos, repõe-se a média temporal e repete-se o procedimento.

Uma vez que a estação de base detecte que a unidade de

- 49 assinante estã dentro de uma tolerância de tempos aceitável, termina o processo de refinamento e inicia-se o funcionamento vocal. A duração do processo de refinamento ê determinada dinamicamente, em função do êxito dos ajustamentos dos tempos da unidade de assinante. A distribuição dos tempos da potência e dos símbolos inteiros são também vigiados e ajustados conforme for necessário durante o processo de refinamento. Se a unidade de assinante não encontrar as sequências de dados de refinamento da estação de base passado um certo intervalo de tempo, ou se o processo de refinamento não puder fornecer uma distribuição de tempos aceitável, a comunicação ê interrompida e a CCT regressa ao funcionamento RCC.

A seguir ao refinamento com êxito, a CCT entra no funcionamento vocal ao nível de modulação atribuído. As tarefas de funcionamento vocal incluem operações de controlo RELP e MPT, o o estabelecimento do sincronismo vocal e a monitoração contínua das palavras de cõdigo vocais enviadas da estação de base. As variações de controlo do lacete local, assinaladas através das palavras de cõdigo, são comunicadas ã SCT â medida que ocorrem. As variações incrementais dos tempos de potência e fraccionãrias são também determinadas a partir das palavras de cõdigo. As palavras de cõdigo vocais transmitidas são formuladas pela CCT com base no controlo do lacete local proporcionado pela CCT e a qualidade da ligação do canal comunicada pelo modem. A CCT regressa ao RCC quando a SCT executar uma sequência de interrupção da chamada.

Se se perder o sincronismo vocal, a CCT inicia uma ope- 50 -

ração de recuperação do desvanecimento. Após dez segundos de falha no restabelecimento de uma boa ligação telefónica, a CCT informa a SCT da condição, iniciando um corte da chamada. Isso repõe a CCT no estado de repouso.

Durante uma operação de ensaio de um canal, ê reposta uma sequência de dados vocais com dados de ensaio do canal. Quan do se tiver precisamente recebido uma sequência de dados, ela ê analisada para verificar a existência de erros de bits. O numero de erros de bits contados ê passado para a estação de base, atra vês de sequências de dados no canal inverso.

A SPT (93) efectua todas as tarefas de processamento dos sinais digitais (DSP) dentro da unidade de assinante. As várias funções DSP são invocadas conforme for necessário, sob o controlo do módulo supervisor (95).

A SPT inclui um modulo RELP, que ê executado a partir de uma memória RAM de grande velocidade. O módulo RELP efectua a compressão e a expansão RELP Speech, com supressão de eco. O módulo RELP transforma blocos de 180 octetos de dados vocais PCM de 64 Kbps para e de 42 octetos de dados vocais comprimidos, usando o algoritmo RELP.

A SPT também inclui um módulo de controlo do processamento dos sinais (SPC), que determina se deve ser invocada a geração de sinais acústicos ou RELP. Se for RELP, SPC determina se deve chamar-se a rotina de síntese ou a rotina de análise. A rotina de síntese devolve uma contagem de erros de paridade, que é tratada pela rotina SPTCTL. Se for requerida a geração de sinais acústicos, determina se deve fornecer a saída de silêncio

Z 51 A ou nova ordem.

A SPT e controlada através de comandos a partir da SCT e da CCT. Estes comandos invocam e controlam a operação das várias funções no interior da SPT à medida que são pedidas pela unidade de assinante. Os meios de programação RELP e de supressão de eco, por exemplo, so são activados quando a unidade de assinante estiver activa numa chamada telefónica. Os sinais acústicos durante o progresso da chamada são gerados sempre que o receptor da unidade de assinante estiver fora do descanso e RELP não estiver activo. Os sinais acústicos incluem silêncio e nova ordem. Excepto para o modo IDLE, a rotina de serviço de interrupção que processa o codificador-descodificador PCM opera continuamente, como um processo de primeiro plano, preenchendo a memória tampão PCM circular.

As funções de controlo e modem são executadas entre o processamento de análise e síntese.

procedimento de desmodulação MPT (94) está dividido em dois procedimentos: DEMODA e DEMODB, permitindo assim que a síntese RELP seja executada nos dados RX na memória tampão (A), precisamente depois de estar completado o procedimento DEMODA. Depois do DEMODA todas as variáveis da RAM interna devem estar armazenadas na RAM externa, sendo depois recarregadas na memória RAM interna antes de efectuar DEMODB. Isto porque RELP utiliza a

RAM interna.

Quando se receber a interrupção RXCLK na linha (26e) pela micropastilha do processador (12), a MPT faz com que se leiam quatro amostras de dados RX recebidos, colocando-os depois numa

memória tampão circular, para processamento pelo procedimento de desmodulação. Isso permite que se efectuem outras tarefas enquanto se recebem amostras RX.

A MPT recebe o sinal de interrupção RXCLK na linha (26e) a partir da micropastilha (16) de 62,5 em 62,5 microssegundos, durante a faixa de tempo de recepção. 0 sinal de interrupção RXCLK ê mascarado pelos meios de microprogramação da micro pastilha do processador durante o repouso ou as faixas de tempo de emissão.

A MPT recebe o sinal de interrupção TXCLK na linha (26f) da micropastilha FIR. (16) apenas durante a faixa de tempo de emis são. 0 sinal dê interrupção TXCLK diz â micropastilha do processador (12) quando emitir um novo símbolo TX para a micropastilha

FIR.

A MPT lê quatro amostras provenientes da memória tampão de amostras RX (35) na micropastilha FIR (16) durante cada interrupção RXCLK na linha (26e). A MPT repõe os contadores de entrada e de saída da memória tampão no início da faixa de tempo recebida.

A MPT emite símbolos TX para a memória de símbolos TX (36), na micropastilha FIR (16).

A MPT proporciona os dados para o circuito de tempo fraccionãrios no módulo de distribuição de tempos RM (39) na micropastilha FIR (16), que são usados para alinhar o sinal de interrupção RXCLK na linha (26e) com a emissão da estação de base

A MPT também sincroniza a frequência DDS com a frequência de emissão da estação de base.

Fazendo referência â fig. 5, a MPT inclui os módulos seguintes: um módulo supervisor (101), um módulo de treino (102), um módulo de aquisição de frequência (103), um módulo de sincronização dos bits (104), um módulo de desmodulação dos sinais vocais (105), um módulo de recepção de símbolos (106) e um módulo de emissão (107).

O módulo supervisor (101) ê o supervisor da tarefa MPT. Ele lê a palavra de controlo MPT (CTRLO) a partir da RAM e chama outras rotinas de acordo com a palavra de controlo.

O módulo de treino (102) compreende um vector de 28 coeficientes complexos do filtro FIR. Ê activado no modo de repouso depois da ligação da alimentação e cerca de três em três horas. Um emissor de treino realizado pelo MPT é activado num modo de lacete com retorno para emitir uma certa sequência de símbolos. Esta sequência regressa pelo lacete fechado para um receptor de treino realizado pelo MPT, num modo normal, em modos com tempos adiantados e atrasados e em canais adjacentes superior e inferior.

O receptor de treino usa. as amostras da onda de entrada para criar uma matriz positiva difenida simétrica (A) de ordem 28. Cria-se também um vector V de 28 palavras a partir das amostras de entrada. O vector dos coeficientes C ê dado por:

C = A^-1 V ^Eq. 10

Calcula-se depois o coeficiente B de acordo com o algoritmo B = A \ dado A.

O emissor de treino ê activado no modo de lacete fechado para emitir cinco pares de sequências idênticas. Cada par con- 54 siste nas duas sequências seguintes:

Sequência I : 9 símbolos zero, i, 22 símbolos zeroSequência Q:: 9 símbolos zero, j, 22 símbolos zero.

i pode ser qualquer símbolo. 0 j é um símbolo que difere de i em 90°.

As tarefas de processamento do receptor são:

Ajustar o AGC de modo que o pico do sinal no modo normal seja 50 a 70% do máximo. O AGC ê aumentado de 23 dB para os 4- e 5- modos.

Ler e armazenar amostras de entrada. As primeiras 32 amostras são desprezadas e armazenam-se as 64 amostras seguintes, para cada sequência.

Formar a matriz A (28,28). 0 processo seguinte é efectuado no modo normal:

A(I,J) = A(I,J) + ^c(4N-l) · X(4N-J) somatório ê para todos os N que satisfazem a:

/ = 4N-1 <64 e 0 4N-J < 64 ^Eq. 12 J

Para as sequências avançadas ou atrasadas, efectua-se o mesmo processo que o termo resultante de N=8 não ê somado. Nas sequências dos canais adjacentes aos canais superior e inferior, efectua-se o processo seguinte:

A(I,J) =A(I,J) +^X(2N-I). X(2N-J)

A adição ê para todos os N que satisfazem:

< =2N-I <64 e 0<=2N-J<64

Criar o vector V(l:28) a partir das amostras do primeiro par de sequências:

^Eq. 11

Eq. 13 ^Eq. 14 J

Re^Vd)^ = X(32-I), onde X são amostras da primrira sequência (I) .

Im ^V(I)^ = X(32-I), onde X são amostras da segunda sequência (Q) .

Determinar o vector de coeficierféaC.resolvendo a equação

A x C - V = 0 ^Eq. 15

Estas fases de processamento estão descritas com mais pormenor na patente de invenção norte-americana N- 4 644 561, publicada em 17 de Fevereiro de 1987, de Eric Paneth David N.

Critchlow e Moshe Yehushua.

módulo de aquisição de frequência (103) funciona, quando da recepção do canal de controlo, para sincronizar a frequência RX da unidade de assinante com a frequência de emissão da estação de base. Isso faz-se ajustando a saída DDS CW atê que as energias das duas bandas laterais do sinal recebido sejam iguais. Depois, ajustam-se as frequências DDS TX de acordo com o desvio de frequência calculado.

Se o procedimento falhar em encontrar o sincronismo das frequências, é colocado um código de erro apropriado na palavra de estado.

O mõdulo de sincronização de bits (104) funciona quando da recepção do RCC e depois de se completar a aquisição da frequência. Emite-se um determinado padrão nos primeiros 44 símbolos na emissão do RCC a partir da estação de base, e o mesmo é utilizado por este módulo para calcular o desvio RXCLK dos tempos correctos de amostragem. Este desvio ê usado para ajustar os tempos RXCLK.

módulo de desmodulação de sinais vocais (105) é activado para desmodular uma faixa de tempo vocal. Reside na memória lenta EPROM e as suas funções estão repartidas por dois processos DEMODA e DEMODB.

As funções DEMODA incluem parâmetros de inicialização para o modulo de recepção de símbolos (106), a chamada do modulo de recepção de símbolos para processar os símbolos para a memória tampão (A) e o armazenamento das variáveis na memória externa RAM antes de sair.

As funçõs DEMODB'incluem a carga de variáveis provenientes da memória externa RAM para a RAM interna, a chamada do módulo de recepção dos símbolos para processar os símbolos recebidos para a memória (B) e a determinação da qualidade do circuito de ligação e outra informação, depois de receber todos os símbolos na faixa de tempo.

O módulo de recepção de símbolos (106) é carregado para cima para a RAM quando a CCT vai para o modo vocal. É chamado por DEMODA ou DEMODB para efectuar o seguinte: 1) ler amostras X e Q a partir da memória tampão circular; 2) filtrar no filtro FIR as amostras I e Q; 3) determinar os símbolos emitidos e colocã-los numa memória tampão; 4) executar um anel com bloqueio de fase para sincronizar o DDS com o sinal de entrada; 5) executar o algoritmo de seguimento dos bits; 6) cálculo do AGC; e 7) acumular dados para o cálculo da qualidade do circuito de ligação.

O módulo de emissão (107) inclui a rotina de serviço de interrupção para o sinal de interrupção TXCLK recebido na linha (26e) da micropastilha FIR (16), que se verifica uma vez por cada

- .,,57 / £

/ dois símbolos durante a faixa de tempo de emissão. As funções do módulo de emissão (107) incluem: 1) retirar o símbolo de emissão da memória RELP; 2) efectuar uma codificação de Gray inversa no mesmo; 3) adicioná-la à fase previamente transmitida (por causa da transmissão DPSK); e 4) emitir o mesmo para a memória tampão TX na micropastilha FIR (16).

A interface da MPT com as tarefas de banda bãsica é realizada através de palavras de controlo e de estado e memórias tampões de dados na memória partilhada. Os procedimentos que exigem execução rápida são carregados para a memória cache, quando necessário. Estes procedimentos incluem as rotinas de serviço, a desmodulação de símbolos, a aquisição de RCC e a desmodulação BPSK.

O supervisor MPT não espera por RXSOS para ler e descodificar a palavra de controlo, mas sim faz isso imediatamente quando ê chamado.

O TMS320C25 vai para um modo de redução de potência quando executa a instrução IDLE. Para poupar energia, os meios de microprogramação estarão na maior parte do tempo no modo de repouso, quando não estiver em curso qualquer chamada telefónica. Assim, depois de uma reposição, o supervisor adquirirá o sincronismo RCC, indo depois para o modo IDLE atê que uma interrupção pré-determinada faz com que se execute uma rotina de serviço correspondente. Quando operado no modo de potência reduzida, o TMS320C25 entra num estado dormente e apenas exige uma fracção da potência normalmente necessária para alimentar o dispositivo. Embora no modo de potência reduzida, todos os conteúdos internos

- 58 ( do processador são mantidos, para permitir que o funcionamento continue inalterado quando terminar o modo de potência reduzida. Após a recepção de uma interrupção, a micropastilha do processador (12) termina o modo de potência reduzida temporariamente e reassume o funcionamento normal durante um tempo mínimo de um ciclo do anel principal. As necessidades do modo de potência reduzida são verificadas no fim de cada período do anel principal para determinar se ou não a unidade de assinante deve retornar ao modo de potência reduzida.

relógio das faixas de tempo baseia-se na distribuição de tempos das faixas de tempo nos meios materiais. Quando uma marca de faixa de tempo disparar um interruptor, a rotina incrementa o relógio de um tique. Cada tique do relógio representa um tempo de 11,25 ms.

As funções de recepção e emissão do UART não são accionadas por interrupções, mas sim são controladas pelos meios de programação bãsicos (estes controlam a carga do processador e impedem a fuga das condições da interrupção). 0 código de processamento suporta o protocolo XON/XOFF interceptando estes carac teres directamente e activando ou desactivando imediatamente a emissão UART, como for apropriado. A velocidade da operação de recepção e emissão á calculada para ser selectiva por um dispositivo interruptor DIP¹ exterior. A velocidade de dados típica de recepção ê 9600 bauds. Utiliza-se uma memória tampão circular para controlar a emissão UART. Os meios de programação básicos verificam periodicamente a fila de espera e iniciam a emissão se ela não estiver vazia. Faz isso emitindo octetos para o UART, um octeto de cada vez, até se esvaziar a fila de espera. 0 enganche do interruptor ê explorado com a rotina de interrupção do distribuidor de tempos interno do TMS320C25. Para simular a sinalização DC, utiliza-se um período de amostragem de 1,5 ms. Esta interrupção ê alinhada com os tempos das tramas no início de cada trama;portanto, a sua frequência tem a sua fase bloqueada com a estação de base para impedir défices ou excessos na memória tampão do interruptor. Para cada interrupção, introduz-se um bit que representa o sinal de detecção do enganche do interrup tor (proveniente do SLIC) na memória de 60 bits de exploração de enganches do interruptor (SSB). A SSB ê examinada pela SCT, uma vez em cada 45 ms, durante o funcionamento normal. Esta interrup ção ê activada pelos meios de programa em qualquer instante.

Claims (9)

1. REIVINDICAgpES

   1.- Unidade de assinante para comunicacão radioeléctrica * >

   con uma estação de base num sistema de comunicações de assinantes radioeléctrico, que compreende:

   meios para a transcodificação de um sinal vocal digital de entrada para proporcionar símbolos digitais de entrada;

   meios para a filtragem FIR (FIR = Finite impulse response - resposta ao impulso finito) dos símbolos digitais de entrada;

   61meios para modular um sinal de frequência intermédia di gital com os símbolos de entrada filtrados para proporcionar um sinal de entrada de frequência intermédia modulada;

   meios para processar o sinal de entrada modulado para transmissão para a estação de base;

   meios para desmodular um sinal de saída recebido de uma estação de base para proporcionar símbolos de saída digitais; e meios para sintetizar um sinal de saída vocal digital a partir dos símbolos de saída digitais;

   caracterizada por incluir:

   uma pastilha FIR para efectuar a referida filtragem FIR dos símbolos de entrada digitais;

   uma pastilha DIF (Digital intermediate frequçncy -Frequência intermédia digital) parasintetizar digitalmente o referido sinal de frequência intermédia digital e para efectuar a referida modulação do referido sinal de frecuência intermédia a ..

   digital; e uma pastilha única de processador para efectuar a referida transcodificação do referido sinal de entrada vocal digital, para efectuar a referida desmodulação do referido sinal de saída recebido da estação de base e para efectuar a referida sintetização dos símbolos de saída digitais.
2. 2.- Unidade de assinante de acordo com a reivindicação 1, caracterizada por os meios para sintetizar digitalmente o sinal

   -62íl de frequência intermédia digital compreenderem:

   meios acoplados à pastilha do processador para acumular dados de fase proporcionados pela pastilha do processador para indicar uma frequência intermédia pré-determinada; e meios para processar os dados de fase acumulados para gerar o referido sinal de frequência intermédia digital à frequência intermédia prê-determinada.
3. 3. - Unidade de assinante de acordo com a reivindicação 1, caracterizada por a pastilha FIR incluir meios para gerar sinais de distribuição de tempos para definir os tempos da operação de transcodificação e a operação de sintecização do sinal vocal de saída digital pela pastilha do processador.
4. 4. - Unidade de assinante de acordo com a reivindicação 3, caracterizada por a pastilha do processador efectuar a referida desmodulação do referido sinal de saída proveniente da estação de base independentemente dos sinais de distribuição de tempos ge rados pela pastilha FIR.
5. 5.- Unidade de assinante de acordo com a reivindicação 4, caracterizada por a pastilha do processador receber o referido sinal de saída de acordo com os referidos sinais de distribuição de tempos gerados pela pastilha FIR e memorizar temporariamente o referido sinal de saída recebido para a desmodulação, permitin-63do desse modo que a pastilha do processador efectue a referida desmodulação quando não estã a efectuar as referidas operações de transcodificação e de sintetização.
6. 6. - Unidade de assinante de acordo com a reivindicação 1, caracterizada por a pastilha do processador estar acoplada â pastilha FIR e à pastilha DIP para controlar a operação da referida pastilha FIR e a operação da referida pastilha DIP.
7. 7. - Unidade de assinante de acordo com a reivindicação 1, caracterizada por compreender além disso:

   uma memória lenta acoplada à pastilha do processador para armazenar os códigos de processamento usados pela pastilha do processador quando os referidos códigos não precisam de ser operados com estado de espera nulo; e uma memória rápida acoplada à pastilha do processador para armazenar temporariamente códigos de processamento usados pela pastilha do processador quando os referidos códigos são operados com estados de espera nulos.
8. 8. - Unidade de assinante de acordo com a reivindicação 1, caracterizada por os meios de filtragem FIR incluirem um quadro de consulta para proporcionar os referidos símbolos de entrada digitais filtrados em resposta a uma combinação dos referidos símbolos de entrada digitais proporcionados pelos coeficientes ί η, das referidas transcodificação e filtragem proporcionadas pela pasuilha do processador.
9. 9.- Unidade de assinante de acordo con a reivindicação 1, caracterizada por a pastilha do processador entrar num modo de potência reduzida em resposta a uma instrução de inactividade, terminarão referido modo de potência reduzida temporariamente em resposta a um pedido de interrupção e retomar o funcionamento normal durante um intervalo de tempo prê-determinado durante o quai se determina se deve ser executada uma rotina de serviço, e voltar ao referido modo de potência reduzida se não houver qualquer rotina de serviço para executar.