CZ285903B6 - Účastnická jednotka pro bezdrátovou komunikaci se základní stanicí v bezdrátovém digitálním účastnickém systému - Google Patents
Účastnická jednotka pro bezdrátovou komunikaci se základní stanicí v bezdrátovém digitálním účastnickém systému Download PDFInfo
- Publication number
- CZ285903B6 CZ285903B6 CS903856A CS385690A CZ285903B6 CZ 285903 B6 CZ285903 B6 CZ 285903B6 CS 903856 A CS903856 A CS 903856A CS 385690 A CS385690 A CS 385690A CZ 285903 B6 CZ285903 B6 CZ 285903B6
- Authority
- CZ
- Czechia
- Prior art keywords
- signal
- digital
- line
- chip
- frequency
- Prior art date
Links
- 238000004891 communication Methods 0.000 title abstract description 7
- 238000004519 manufacturing process Methods 0.000 title description 5
- 230000004044 response Effects 0.000 claims abstract description 122
- 238000000034 method Methods 0.000 claims abstract description 46
- 230000005540 biological transmission Effects 0.000 claims abstract description 40
- 230000015654 memory Effects 0.000 claims description 70
- 238000012545 processing Methods 0.000 claims description 51
- 239000000872 buffer Substances 0.000 claims description 40
- 239000012723 sample buffer Substances 0.000 claims description 21
- 238000010615 ring circuit Methods 0.000 claims description 13
- 238000003860 storage Methods 0.000 claims description 10
- 230000002194 synthesizing effect Effects 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 238000005070 sampling Methods 0.000 claims description 3
- 230000003750 conditioning effect Effects 0.000 claims description 2
- 230000000750 progressive effect Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 14
- 230000008569 process Effects 0.000 abstract description 13
- 238000003786 synthesis reaction Methods 0.000 abstract description 12
- 108091006146 Channels Proteins 0.000 description 80
- 230000006870 function Effects 0.000 description 44
- 238000001914 filtration Methods 0.000 description 8
- 238000012544 monitoring process Methods 0.000 description 8
- 239000000523 sample Substances 0.000 description 8
- 238000012549 training Methods 0.000 description 8
- 230000004913 activation Effects 0.000 description 7
- 238000007493 shaping process Methods 0.000 description 7
- 230000001360 synchronised effect Effects 0.000 description 7
- 101001096074 Homo sapiens Regenerating islet-derived protein 4 Proteins 0.000 description 5
- 102100037889 Regenerating islet-derived protein 4 Human genes 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 5
- 238000007792 addition Methods 0.000 description 5
- 125000004122 cyclic group Chemical group 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 4
- 238000013139 quantization Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000003550 marker Substances 0.000 description 2
- 238000004393 prognosis Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000013480 data collection Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000010845 search algorithm Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
- H04W88/02—Terminal devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B28/00—Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
- H04L27/2092—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner with digital generation of the modulated carrier (does not include the modulation of a digitally generated carrier)
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W56/00—Synchronisation arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
- H04L2025/03375—Passband transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
- H04L2025/03439—Fixed structures
- H04L2025/03445—Time domain
- H04L2025/03471—Tapped delay lines
- H04L2025/03477—Tapped delay lines not time-recursive
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Mobile Radio Communication Systems (AREA)
- Transceivers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Telephone Function (AREA)
Abstract
Účastnická jednotka pro bezdrátovou komunikaci se základní stanicí v bezdrátovém účastnickém komunikačním systému zahrnuje čip (16) jednotkové odezvy na impuls, čip (17) číslicové mezifrekvence, jednoduchý procesorový čip (12) a radio (20). Procesorový čip (12) překódovává číslicový hlasový vstupní signál na číslicové vstupní symboly; demoduluje výstupní signál, přijímaný ze základní stanice na číslicové výstupní symboly a syntetizuje číslicový hlasový výstupní signál z číslicových výstupních symbolů. Čip (16) jednotkové odezvy na impuls filtruje číslicové vstupní symboly a generuje časovací signály pro časování operací překódování a syntézy v procesorovém čipu. Čip (17) číslicové mezifrekvence číslicově syntetizuje číslicový mezifrekvenční signál přímou číslicovou syntézou a moduluje číslicový mezifrekvenční signál filtrovanými vstupními symboly a vytváří tak mezifrekvenční vstupní signál. Radio (20) dále zpracovává modulovaný vstupní signál pro vysílání do základní stanice.ŕ
Description
Vynález se týká způsobu vytvoření duplexního spojení a účastnického komunikačního systému pro bezdrátovou komunikaci se základní stanicí v bezdrátovém digitálním účastnickém systému.
Dosavadní stav techniky
Známá účastnická jednotka zahrnuje prostředky pro překódování číslicového hlasového vstupního signálu pro přepravu digitálních vstupních symbolů, prostředky pro filtrování digitálních vstupních symbolů pomocí jednotkové odezvy na impulz, prostředky pro odvozování analogového mezifrekvenčního vstupního signálu z filtrovaných vstupních symbolů, prostředky pro sdružování mezifrekvenčního vstupního signálu u filtrovaných vstupních symbolů, prostředky pro sdružování mezifrekvenčního vstupního signálu s nosnou rádiovou frekvencí pro rádiový přenos do základní stanice, prostředky pro demodulování výstupního signálu, přijímaného ze základní stanice pro přípravu digitálních výstupních symbolů a pro syntézu digitálním hlasového výstupního signálu z digitálních výstupních symbolů. Účastnická jednotka obsahuje procesorový čip základního pásma a procesorový čip modemu. Oba jsou procesory digitálního signálu typu TMS32020. Procesorový čip základního pásma provádí překódování digitálního hlasového vstupního signálu, syntézu digitálních výstupních symbolů a různé řídicí funkce základního pásma. Procesorový čip modemu provádí filtrací metodou jednotkové odezvy na impulz digitálních vstupních symbolů a demodulaci výstupního signálu, přijímaného ze základní stanice. Procesorový čip modemu pracuje obecně jako hlavní procesor systému. Základní stanice, použitá s touto účastnickou jednotkou v bezdrátovém digitálním systému, je popsána v patentním spise US 4777633.
Uvedená sestava účastničké jednotky je velmi nákladná a v některých technických momentech i nepružná.
Podstata vynálezu
Uvedené nedostatky do značné míry odstraňuje způsob vytvoření duplexního spojení pomocí účastnické jednotky pro bezdrátový digitální účastnický a telefonní spojovací systém s využitím vysílacích a přijímacích informaci účastnické jednotky s druhou jednotkou v rámci tohoto systému pomocí řady vysokofrekvenčních kmitočtů vybraného pásma, podle vynálezu, jehož podstatou je, že se zvolí vybraný kmitočet z řady kmitočtů pro spojení účastnické jednotky s druhou jednotkou, vytvoří se první spojovací signál s vybraným kmitočtem, nesoucí vysílací informaci duplexního spojení, dále se přenese první spojovací signál z účastnické jednotky do druhé jednotky. Účastnickou jednotkou se přijme druhý spojovací signál, nesoucí přijímací informaci duplexního spojení z druhé jednotky, dále se účastnickou jednotkou zpracuje druhý spojovací signál odstraněním nosného kmitočtu a vydáním přijímací informace. Při vytváření prvního spojovací signálu se generuje analogový signál základního vysokofrekvenčního kmitočtu. Základní vysokofrekvenční kmitočet se porovnává s vybraným kmitočtem, zvoleným v této operaci, a stanoví se kmitočet mezifrekvenčního kmitočtu, potřebného ke zvýšení hodnoty základního kmitočtu na hodnotu vybraného kmitočtu. Dále se generuje číslicový signál mezifrekvenčního kmitočtu, mající stanovený kmitočet. Číslicový signál mezifrekvenčního kmitočtu se převádí na analogový signál a výsledný signál se kombinuje se signálem základního vysokofrekvenčního kmitočtu, a vytvoří se tak nosný signál s vybraným kmitočtem.
-1 CZ 285903 B6
Přijatý druhý spojovací signál se zpracuje střádáním dat fázových přírůstků ze druhého spojovacího signálu a vytvoří se digitalizované fázové hodnoty, přičemž při vytváření prvního spojovacího signálu se generuje číslicový signál mezifrekvenčního kmitočtu, založený na digitalizovaných fázových hodnotách pomocí předem definovaných hodnot, uložených v paměti.
Při vytváření prvního spojovacího signálu se překóduje vysílací informace do číslicových vstupních symbolů, dále se moduluje číslicový signál mezifrekvenčního kmitočtu s číslicovými vstupními symboly a vytvoří se modulovaný signál mezifrekvenčního kmitočtu. Modulovaný číslicový signál mezifrekvenčního kmitočtu se převádí na analogový signál a výsledky se 10 kombinují se signálem základního vysokofrekvenčního kmitočtu a vytvoří se první spojovací signál. Při zpracování druhého spojovacího signálu se filtruje číslicový signál mezifrekvenčního kmitočtu pomocí obvodu úpravy šumu a získaný druhý spojovací signál se demoduluje odfiltrovaným číslicovým signálem mezifrekvenčního kmitočtu.
Uvedené nedostatky dále odstraňuje účastnická jednotka pro bezdrátový digitální účastnický a telefonní spojovací systém k provádění tohoto způsobu, obsahující procesorový čip, připojený k oscilátoru a k účastnickému linkovému obvodu a kodéru-dekodéru, který je připojený k telefonnímu propojovacímu mezičlánku, připojenému k telefonnímu přístroji a k vyzváněcímu obvodu. Vyzváněcí obvod je dále připojen linkou k čipu konečné odezvy impulzu. Čip konečné 20 odezvy impulzu je připojen linkou k analogově číslicovému převodníku, linkou je připojen k rádiu, linkou je připojen k procesorovému čipu a linkou je připojen k účastnickému linkovému obvodu a kodéru-dekodéru. Čip konečné odezvy impulzu je také pomocí procesorové sběrnice propojen s procesorovým čipem a dále s pomalou pamětí, s rychlou pamětí a adresovým dekodérem. Rádio je také připojeno k analogově číslicovému převodníku a k číslicově 25 analogovému převodníku, přičemž adresový dekodér je také připojen k rychlé paměti, podle vynálezu, jehož podstatou je, že dále obsahuje čip číslicového mezifrekvenčního kmitočtu pro syntetizování číslicových mezifrekvenčních kmitočtů a pro kombinování filtrovaných číslicových symbolů a vybraným syntetizovaným číslicovým mezifřekvenčním kmitočtem, přičemž čip číslicového mezifrekvenčního kmitočtu je linkami připojen kčipu konečné odezvy 30 impulzu, linkou je připójen k číslicově analogovému převodníku, linkou je připojen k rádiu a dále je připojen k procesorové sběrnici.
Procesorová sběrnice je propojena s ladicími registry, s řídicími registry a s procesorovým dekódovacím modulem. Ladicí registry jsou také připojeny linkou k fázovému střádači, který je 35 připojen linkou ke generátoru číslicového mezifrekvenčního kmitočtu, který je připojen linkou k modulátoru, který je připojen linkou k interpolátoru, který je připojen linkami k propojovacímu obvodu filtru konečné odezvy impulzu, který je linkami připojen k vysílacímu filtru konečné odezvy impulzu v čipu konečné odezvy impulzu. Modulátor je dále připojen linkou k obvodu úpravy šumu, který je připojen linkou k číslicově analogovému převodníku, přičemž vnitřní 40 sběrnice číslicového mezifrekvenčního kmitočtu je propojena s ladicími registry, s řídicími registry a s procesorovým dekódovacím modulem. Interpolátor je také připojen linkou ke generátoru hodinových impulzů, který je také připojen linkou k rádiu, linkou k číslicově analogovému převodníku a dále linkami k čipu konečné odezvy impulzu, ke kterému je také připojen linkou procesorový dekódovací modul.
Procesorová sběrnice je vjiném provedení také propojena s řídicími a stavovými registry, s přijímacím časovacím modulem, s přijímací vzorkovací vyrovnávací pamětí, s dekodérem vnitřních adres, s dekodérem vnějších adres, s vysílacím časovacím modulem a s vysílacím filtrem konečné odezvy impulzu. Vnitřní sběrnice konečné odezvy impulzu je propojena 50 s řídicími a stavovými registry, s vysílacím časovacím modulem, s přijímacím časovacím modulem, s přijímací vzorkovací vyrovnávací paměti, s dekodérem vnitřních adres, s přijímací vzorkovací vyrovnávací pamětí, s dekodérem vnitřních adres, s vyzváněcím řídicím modulem a s časovači jednotkou. Přijímací časovači modul je také připojen linkou k přijímací vzorkovací vyrovnávací paměti, linkou k vysílacímu časovacímu modulu, linkou kčasovacímu modulu
-2CZ 285903 B6 kodéru-dekodéru, linkou k analogově číslicovému převodníku a linkami k procesorovému čipu. Vysílací časovači modul je také připojen linkou k rádiu, linkou k procesorovému čipu a linkou k vysílacímu filtru konečné odezvy impulzu, a dále výstupní vyrovnávací paměť je připojena linkou kčasovacímu modulu kodéru-dekodéru a k vysílacímu filtru konečné odezvy impulzu, a linkami k časovači jednotce a ke generátoru hodinových impulzů čipu číslicového mezifrekvenčního kmitočtu. Časovači modul kodéru-dekodéru je také připojen linkami k účastnickému linkovému obvodu a kodéru-dekodéru. Vyzváněcí řídicí modul je také připojen linkou k účastnickému linkovému obvodu a kodéru-dekodéru a linkami k vyzváněcímu obvodu. Přijímací vzorkovací vyrovnávací paměť je také připojena linkou k analogově číslicovému převodníku. Časovači jednotka je také připojena linkou ke znovunastavení hardware, a dekodér vnějších adres je propojen procesorovou sběrnicí s čipem číslicového mezifrekvenčního kmitočtu, s univerzálním asynchronním vysílačem-přijímačem a pomalou pamětí.
Generátor číslicového mezifrekvenčního kmitočtu obsahuje dvě permanentní paměti tvořící vyhledávací tabulky pro generování hrubých a jemných sinusových a kosinusových tvarů signálu.
Procesorový čip obsahuje převodník kódů, procesor číslicových signálů a syntetizátor, které jsou připojeny k procesorové sběrnici. Rádio obsahuje místní oscilátor stálého kmitočtu.
V generátoru číslicového mezifrekvenčního kmitočtu je zahrnuta paměť, která je obsažena v číslicovém kmitočtovém syntetizátoru, přičemž tato paměť má soubor předem definovaných uložených hodnot amplitudy signálu pro jeden kvadrant, přičemž generátor číslicového mezifrekvenčního kmitočtu je připojen linkou k fázovému střádači pro získání vstupního signálu, obsahujícího fázová data a specifikujícího kvadrant a algebraické znaménko fázových dat a pro generování sinusových a kosinusových tvarů signálu, přičemž generátor číslicového mezifrekvenčního kmitočtu je také připojen linkami k modulátoru pro kombinaci sinusových a kosinusových tvarů signálu a pro vytvoření číslicového kmitočtu.
Paměť číslicového kmitočtového syntetizátoru zahrnuje dvě permanentní paměti, přičemž první permanentní paměť obsahuje hodnoty velké úhlové aproximace pro hrubé rozlišení nastavení číslicového kmitočtu a druhá permanentní paměť obsahuje hodnoty malé úhlové aproximace pro jemné rozlišení nastavení číslicového kmitočtu.
Čip konečné odezvy impulzu obsahuje dekodér vnitřních adres, řídicí a stavové registry, vysílací filtr konečné odezvy impulzu, spojené sprocesorovým čipem, a prostředek křížení časování vysílacího filtru konečné odezvy impulzu.
Vysílací filtr konečné odezvy impulzu zahrnuje permanentní paměť, tvořící vyhledávací tabulku filtrovaných číslicových symbolů, vytvářející číslicové vstupní symboly procesorového čipu.
Čip konečné odezvy impulzu obsahuje v jiném provedení přijímací časovači modul a vysílací časovači modul, připojené k procesorovému čipu pro časování překódovacích a syntetizujících operací.
Účastnická jednotka dále obsahuje vyzváněcí řídicí modul, operativně připojený k řídicím a ke stavovým registrům, připojeným k procesorovému čipu pro řízení vyzváněcího obvodu.
Účastnická jednotka dále obsahuje časovači jednotku, operativně připojenou k řídicím a stavovým registrům, připojeným k procesorovému čipu pro jeho znovunastavení.
Účastnická jednotka dále obsahuje přijímací vzorkovací vyrovnávací paměť, operativně spojenou s procesorovým čipem, pro ukládání přijatých vzorků dat před jejich výstupem do procesorového čipu.
-3CZ 285903 B6
Účastnická jednotka dále obsahuje výstupní vyrovnávací paměť pro příjem a ukládání signálu časového generátoru a progresivního signálu a pro příjem a znovunastavení signálu z časovači jednotky.
Účastnická jednotka dále obsahuje dekodér vnějších adres, operativně připojený k procesorovému čipu, pro přístup k vybraným složkám účastnické jednotky.
Čip konečné odezvy impulzu obsahuje v dalším provedení dekodér vnitřních adres, operativně propojený pomocí procesorové sběrnice s přijímacím časovacím modulem, s vysílacím časovacím modulem, s řídicími a stavovými registry, s přijímací vzorkovací vyrovnávací paměti a s procesorovým čipem pro operativní řízení čipu.
Vynález řeší méně nákladnou účastnickou jednotku. Účastnická jednotka podle vynálezu obsahuje prostředky pro překódování digitálního hlasového vstupního signálu pro přípravu digitálních vstupních symbolů; prostředky pro filtrování digitálních vstupních symbolů metodou jednotkové odezvy na impulzy; prostředky pro modulaci digitálního mezifrekvenčního signálu filtrovanými vstupními symboly pro přípravu modulovaného mezifrekvenčního vstupního signálu prostředky pro zpracování modulovaného vstupního signálu pro přenos do základní stanice; prostředky pro demodulaci vstupního signálu, přijímaného ze základní stanice pro přípravu digitálních výstupních symbolů a prostředky pro syntézu digitálního hlasového výstupního signálu z digitálních výstupních symbolů; kde účastnická jednotka obsahuje čip jednotkové odezvy na impulz pro provedení filtrace digitálních vstupních symbolů metodou jednotkové odezvy na impulz; čip číslicové mezifrekvence pro digitální syntézu digitálního mezifrekvenčního signálu a pro provedení modulace tohoto digitálního mezifrekvenčního signálu a jednoduchý procesorový čip pro provedení překódování digitálního hlasového vstupního signálu pro provedení demodulace 4výstupního signálu, přijímaného ze základní stanice a pro provedení syntézy digitálních výstupních symbolů.
Čip jednotkové odezvy na impulz zabezpečuje filtrační funkci metodou jednotkové odezvy na impulz, která byla zavedena programem do procesoru modemu v popsaných stávajících účastnických jednotkách. Vyjmutím přenosové filtrační funkce metodou jednotkové odezvy na impulz, která spotřebovává čas, z procesoru modemu provedením demodulační funkce tímtéž procesorem, který provádí funkci zpracování základního pásma, docílíme toho, že je potřeba jen jednoho procesorového čipu.
Prostředkem pro digitální syntézu digitálního mezifrekvenčního signálu je přímý digitální syntetizér, který obsahuje prostředky, sdružené do procesorového čipu pro shromáždění fázových dat, dodávaných procesorovým čipem k označení předem určené mezifrekvence a prostředky pro zpracování shromážděných fázových dat k tvorbě digitálního mezifrekvenčního signálu u předem dané mezifrekvence. Vynález tak přidává novou funkčnost účastnické jednotce, která ve známém stavu techniky neexistovala. V přímé digitální syntéze umožňuje obzvláště pružné ladění účastnické jednotky. Ladění dosud známé účastnické jednotky bylo omezeno na konečnou množinu kanálů v odstupech po přírůstcích 25 kHz. Také frekvenční rozdíl mezi vysíláním a příjmem byl pevně 5 MHz. Funkce přímého číslicového syntetizéru čipu číslicově mezifrekvence tato omezení odstraňuje, přičemž umožňuje doplnění dalších typů odstupů kanálů nebo posunutí vysílání/přijímání s minimální nebo žádnou úpravou hardwaru účastnické jednotky.
Podobně čip číslicové mezifrekvence dodává plně modulovaný digitální mezífrekvenční signál, který může být digitálně slučován s kterýmkoliv z množství různých předem daných mezifrekvenčních kmitočtů a konečné nastavení výsledné frekvence může být připraveno v čipu číslicové mezifrekvence, aby bylo umožněno sledování frekvence výstupního signálu, přijímaného ze základní stanice. Tyto dva rysy umožňují, že rádio účastnické jednotky má pouze
-4CZ 285903 B6 jen pevnou frekvenci lokálního referenčního oscilátoru a není zapotřebí syntetizátor rádiové frekvence. Tyto dva rysy umožňují, aby primární referenční frekvence v účastnické jednotce byla pevnou, přičemž veškeré ladicí nastavování je zajištěno čipem číslicové mezifrekvence.
Přímý digitální syntetizér je stabilní a snadno vyrobitelný. Požadavky na fázový šum mohou být dosaženy bez potřeby drahého a komplexního syntetizéru s fázově řízenou smyčkou rádiové frekvence. Vlastnosti přímého číslicového syntetizéru je, že dodává frekvenční pružnost uvnitř mezifrekvenčního pásma a umožňuje jednodušší modifikaci frekvence pro práci v jiných pásmech.
Dalším rysem vynálezu je, že čip jednotkové odezvy na impulz obsahuje prostředky pro generování časovačích signálů pro časování operace překódování a operace syntézy číslicového hlasového výstupního signálu procesorovým čipem.
Procesorový čip provádí demodulaci výstupního signálu, přijímaného ze základní stanice, nezávisle na časovačích signálech, generovaných v čipu jednotkové odezvy na impulz. Procesorový čip přijímá výstupní signály v souladu sčasovacími signály, generovanými čipem jednotkové odezvy na impulz, a uloží do vyrovnávací paměti přijímaný výstupní signál pro demodulaci, čímž umožní procesorovému čipu provést tuto demodulaci tehdy, když neprovádí operace překódování a syntézy.
Vynález rovněž snižuje výrobní cenu tím, že obsahuje kombinaci pomalé paměti, připojené k procesorovému čipu pro uskladnění prováděcích kódů, použitých procesorovým čipem, když tyto kódy nepotřebují být zpracovány v nulových čekacích stavech, a rychlé paměti, připojené k procesorovému čipu pro dočasné zapamatování prováděcích kódů, použitých procesorovým čipem, když tyto kódy jsou zpracovány s nulovým čekacím stavem. Rychlé paměti s libovolným výběrem typu RAM (s nulovým čekacím stavem) a rychlé elektricky programovatelné permanentní paměti typu EPROM se stejnou hustotou čipu jsou velmi drahé. Aby bylo možné cenu snížit, strojové kódy mohou být uloženy v pomalé paměti typu EPROM (s jedním nebo více čekacími stavy), a když procedury musí běžet s nulovým čekacím stavem, může být kód vyvolán z pomalé paměti do rychlé paměti a spuštěn odsud.
Přehled obrázků na výkresech
Příklady provedení podle vynálezu jsou znázorněny na přiložených výkresech, kde představuje obr. 1 blokové schéma příkladného provedení účastnické jednotky, obr. 2 blokové schéma jednotkové odezvy na impulz včetně provedení z obr. 1, obr. 3 blokové schéma čipu číslicové mezifrekvence včetně provedení z obr. 1, obr. 4 zpracovatelské úlohy, prováděné procesorovým čipem, zobrazeným v provedení podle obr. 1, a obr. 5 ilustruje zpracovatelské programy, zahrnuté ve zpracovatelské úloze modemu z obr. 4.
Příklady provedení vynálezu
Příklady provedení vynálezu, viz obr. 1, sestává z telefonního propojovacího obvodu 10, účastnického obvodového rozhraní linky a kódovacího-dekódovacího obvodu U, procesorového čipu 12, rychlé paměti 13 a pomalé paměti 14, adresového dekodéru 15, čipu jednotkové odezvy na impulz 16, čipu číslicové mezifrekvence 17, číslicově analogového převodníku 18. analogově číslicového převodníku 19, rádia 20. vyzváněcího obvodu 21 a oscilátoru 22.
Čip 16 jednotkové odezvy na impulz, který je aplikačně specifikovaným integrovaným obvodem, je propojen na čip číslicové mezifrekvence 17 linkami 23 a 24, na procesorový čip 12 procesorovou sběrnicí 25 a linkou 26, na analogově číslicový převodník 19 linkou 27,
-5CZ 285903 B6 k účastnickému obvodovému rozhraní linky a kódovacího-dekódovacího obvodu 11 linkou 29, k rádiu 20 linkou 30 a k cyklickému obvodu 21 linkou 31.
Telefonní obvod 10 je propojen s telefonem 32, který převádí zvukové vlny na vstupní hlasový signál a převádí výstupní hlasový signál na zvukové vlny.
Účastnické obvodové rozhraní linky a kódovacího obvodu 11 je sdruženo do telefonního stykového obvodu 10 pro převádění vstupního hlasového signálu na vstupní číslicový signál základního pásma, který je dodáván do procesorového čipu 12.
V analogickém provedení (nezobrazeném) je procesorový čip také přímo propojen na univerzální asynchronní přijímač-vysílač typu UART pro alternativní přijímání číslicových vstupních signálů přímo ze zařízení pro vstup/výstup číslicových signálů a pro vysílání číslicových výstupních signálů přímo do zařízení pro vstup/výstup číslicových signálů.
Procesorový čip 12 obsahuje číslicový signálový procesor typu TMS320C25, který překódovává vstupní číslicový signál základního pásma v souladu s algoritmem vybuzené lineární předpovědi a dodává číslicové výstupní symboly jako výstupní data symbolů na procesorovou sběrnici 25. Použití číslicového signálového procesoru k provádění algoritmu vybuzené lineární předpovědi je popsán v mezinárodní patentové přihlášce č. PCT/US85/02168, Mezinárodní publikace č. WO 86/02726, vytištěno 9. května 1986.
Čip 16 jednotkové odezvy na impulz filtruje číslicové vstupní symboly a dodává IQ data do čipu číslicové mezifrekvence 17 na linkách 24.
Čip číslicové mezifrekvence 17 interpoluje filtrované číslicové vstupní symboly a moduluje číslicový mezifrekvenční signál interpolovanými vstupními symboly, aby dodával modulovaný číslicový vstupní signál.
Číslicově analogový převodník 18 převádí modulovaný číslicový vstupní signál na modulovaný analogový vstupní signál.
Rádio 20 vysílá modulovaný analogový vstupní signál do základní stanice a přijímá a demoduluje modulovaný analogový výstupní signál ze základní stanice.
Oscilátor 22 je volně běžící oscilátor, který dodává hodinové signály pro procesorový čip 12.
Popis příbuznosti mezi účastnickou jednotkou a základní stanicí je obsažen v US patentu č. 4 777 633.
Analogově číslicový převodník 19 převádí demodulovaný přijímaný analogový výstupní signál na číslicový výstupní signál, obsahující číslicové výstupní symboly.
Procesorový čip 12 provádí syntézu číslicového výstupního signálu základního pásma z číslicových výstupních symbolů. Syntéza překódovaných symbolů metodou vybuzené lineární předpovědi, prováděné signálovým číslicovým procesorem, je rovněž popsána v Mezinárodní publikaci č. WO 86/02726. Procesorový čip dále provádí zrušení ozvěny, jak je popsáno v US patentu č. 4 697 261 autorů Davida T.K. Wanga a Filipa J. Wilsona.
Účastnické obvodové rozhraní linky a kódovacího-dekódovacího obvodu 11 převádí číslicový výstupní signál základního pásma na výstupní hlasový signál, který je dáván telefonním stykovým obvodem (interface) do telefonu 32·
-6CZ 285903 B6
Čip 16 jednotkové odezvy na impulz slučuje funkční obvody do integrovaného obvodu velké integrace (VLISI), aby se snížila výrobní cena účastnické jednotky odstraněním mnoha oddělených částí prostředků střední integrace.
Z obr. 2 je patrno, že čip 16 jednotkové odezvy na impulz obsahuje vyrovnávací paměť 33 výstupního větvení, vnitřní dekódovací modul 34, příjmovou vzorkovací vyrovnávací paměť 35, registry řízení a stavu 36, dekódovací modul 37 vnější adresy, modul časovači jednotky 38, časovači modul 39 přijímače, časovači modul 40 a vyzváněcí řídicí modul 45.
Čip 16 jednotkové odezvy na impulz vyrábí 45 ti milisekundové rámcové značky, 11,25 milisekundové značky bloků, 16 kHz symbolové hodiny, časovači nastavovací obvody, přijímací vzorkovou paměť, vysílací symbolovou paměť, 8 kHz kodér-dekodér časování, dekódování mezistyku procesoru, časování vyzvánění, dekódování externích adres a časovač generování nulování (řešetu). Čip 16 jednotkové odezvy na impulz ukládá do vyrovnávací paměti dva
5-bitové vysílací symboly při 8 kHz rychlosti. Čip 16 jednotkové odezvy na impulz převádí a filtruje vysílací symboly do I a Q datových symbolů, přičemž každý takový symbol má 10 bitů při rychlosti 160 kHz. I a Q údaj je prokládán a předán do čipu 17 číslicové mezifrekvence při iychlosti 320 kHz. Čip 16 jednotkové odezvy na impulz také ukládá do vyrovnávací paměti vzorky přijímaných údajů při rychlosti 64 kHz; a čtyři vzorky přijímaných údajů jsou čteny procesorovým čipem 12 při 16 kHz rychlosti. Čip 16 jednotkové odezvy na impulz vyrábí časovači hodiny a signály z přijímaných 3,2 MHz signálů hlavních hodin. Procesorový čip 12 je synchronizován s těmito rychlostmi dat pomocí bloků a symbolových přerušení, vytvářených čipem 16 jednotkové odezvy na impulz. Synchronizační impulzy procesoru 8 kHz a kodérudekodéru a hodiny kodéru-dekodéru jsou vyráběny čipem 16 jednotkové odezvy na impulz a synchronizovány s časem přicházejících vzorků příjmu. Čip 16 jednotkové odezvy na impulz také vyrábí řídicí a časovači signály pro řízení tvaru a časování vyzváněcího napětí, dodávaného vyzváněcím obvodem 21. Modul 38 časovače vydává nulovací signál v případě, že procesorový čip 12 neprovádí instrukce správně.
Větvená vyrovnávací patněť 33 uchovává 3,2 MHz hodinový signál, přijímaný na lince 23a z čipu 17 číslicové mezifrekvence, předsunutý hodinový signál 3,2 MHz, přijímaný na lince 23b z čipu 17 číslicové mezifrekvence a nulovací signál, přijímaný na lince 51 z časovače 38. Pokud není jinak naznačeno, veškeré časování v čipu 16 jednotkové odezvy na impulz je odvozeno od hodinového signálu 3,2 MHz na lince 23a. Předsunutý hodinový signál 3,2 MHz na lince 23b předbíhá hodinový signál 3,2 MHz na lince 23a pomocí jednoho cyklu referenčního signálu 21,76 MHz, který je přítomen v čipu 17 číslicové mezifrekvence. Hodinový signál 3,2 MHz je odvozen z reference 21,76 MHz v čipu 17 číslicové mezifrekvence a minimum šířky pulzu je proto 276 nanosekund. Předsunutý hodinový signál 3,2 MHz z linky 23b je dodáván z vyrovnávací paměti 33 vnitřní linkou 47 do vysílacího filtru 42 jednotkové odezvy na impulz a do časovacího modulu 44 kodéru-dekodéru. Vysílací filtr 42 jednotkové odezvy na impulz vysílače je realizován v části permanentní paměti typu ROM, která je pseudostatická a vyžaduje, aby její aktivační vstup byl deaktivován předsunutým hodinovým signálem 3,2 MHz na lince 47 mezi postupnými výběry.
Hardwarový nulovací signál na lince 51 znovu nastavuje všechny vnitřní obvody čipu 16 jednotkové odezvy na impulz a dodává hardwarové nulování do modulů z obr. 1.
Vnitřní hodiny jsou buď do vyrovnávací paměti uloženými verzemi signálu hlavních hodin o 3,2 MHz na lince 23a, nebo podíly těchto hodin.
Modul 34 dekódování vnitřní adresy dovoluje procesorovému čipu 12 přístup k vnitřním funkcím čipu 16 jednotkové odezvy na impulz za účelem řízení těchto funkcí a určení jejich stavu. Modul 34 dekódování vnitřní adresy dostává adresy procesoru a synchronizaci dat procesoru na sběrnici
25. Modul 34 dekódování vnitřní adresy dodává výstupní signály na vnitřní sběrnici 48.
-7CZ 285903 B6
Výstupní signály na vnitřní sběrnici 48 z modulu 34 dekódování vnitřní adresy obsahují aktivační signál čtení pro přijímací vzorkovou vyrovnávací paměť 35, řídicí signál zápisu a signály statusu čtení do řídicích a stavových registrů 36, signál zápisu do vysílacího filtru 42 jednotkové odezvy na impulz, signály hodin zápisových signálů do přijímacího časovacího modulu 39, signál zápisu do vysílacího časovacího modulu 42 jednotkové odezvy na impulz a přijímací vzorkové vyrovnávání paměti 35 a amplitudově modulovaný synchronizační signál, který způsobuje nulování časování bloků přijímacího časovacího modulu 39. Jen jeden z příslušných signálů čtení nebo zápisu na sběrnici 48 z modulu 34 dekódování vnitřní adresy je v každém okamžiku aktivní.
Přijímací vzorková vyrovnávací paměť 35 přijme čtyři vzorky v každé okamžiku přijetí symbolu z analogově digitálního převodníku linkou 27a rychlostí 64 kHz; zaznamená do dvou datových symbolů, což je úhrnem osm vzorků; a pak pošle takové datové vzorky do procesorového čipu 12 pomocí procesorové sběrnice 25. Přijímací vzorková vyrovnávací paměť 35 je realizována ve dvoustránkové paměti s přímým výběrem typu RAM. Přijímací vzorková vyrovnávací paměť 35 obdrží aktivační signál čtení z vnitřní sběrnice 48 z modulu 34 dekódování vnitřní adresy a synchronizační signál zápisu na vnitřní lince 49 z přijímacího časovacího modulu 39.
Řídicí a stavové registiy 36 dovolují procesorovému čipu 12 řídit vnitřní funkce čipu 16 jednotkové odezvy na impulz a dovolují procesorovému čipu 12 číst stav vysílacího filtrovacího modulu 42 jednotkové odezvy na impulz a vysílací vzorkové vyrovnávací paměti 35 a dalších vnitřních signálů. Řídicí signály jsou dodávány procesorovým čipem 12 přes procesorovou sběrnici 25 a údaje stavů jsou odvozeny od různých vnitřních modulů čipu 16 jednotkové odezvy na impulz. Údaje o stavu jsou dodávány do procesorového čipu 12 přes procesorovou sběrnici 25. Údaje o stavu jsou ztráta dat příjmu, přeběh dat příjmu, ztrát dat vysílání, přeběh dat vysílání, začátek rámce, začátek úseku příjmu, hodiny symbolů vysílání, hodiny symbolů příjmu a přeplnění vysílacího filtru jednotkové odezvy na impulz.
Řídicí signály, které jsou ‘dodávány řídicími registry 36 do vnitřních obvodů přes vnitřní sběrnici 48, jsou následující: aktivace vysílání, úroveň modulace, aktivace vyzváněče, softwarové nulování, třetí stav a synchronizace hlídacího časovače.
Signál aktivace vysílání ukazuje počátek vysílacího bloku, založený na zpoždění vysílání, ustanovené v časovacím modulu 40 vysílání.
Signál úroveň modulace je dodáván do přijímacího časovacího modulu 39 a určuje, zdaje délka bloku 180 nebo 360 symbolů.
Signál softwarové nulování dovoluje procesorovému čipu 12 nastavit vnitřní funkce v čipu 16 jednotkové odezvy na impulz. Signál „třetí stav“ dovoluje procesorovému čipu 12 deaktivovat výstup z čipu 16 jednotkové odezvy na impulz.
Signál aktivace vyzváněče dovoluje procesorovému čipu 12 zapínat a vypínat vyzváněcí obvod
21. Tento signál dává dvouvteřinový a čtyřvteřinový takt pro vyzváněcí signál.
Synchronizace hlídacího časovače jednotky dovoluje procesorovému čipu 12 vynulovat hlídací časovači modul, aby se zamezilo výskytu hardwarového nulování.
Procesorový čip 12 přijímá přerušovací hodinové signály přijímače z přijímacího časovacího modulu 39 linkou 26c, když data byla zapsána do prvních čtyř míst dvoustránkové paměti s přímým výběrem typu RAM přijímací vzorkové vyrovnávací paměti 35. Procesorový čip 12 pak čte vzorky příjmu z prvních čtyř částí dvoustránkové paměti s přímým výběrem typu RAM přes procesorovou sběrnici 25. V tu chvíli jsou vzorky zapisovány do následujících čtyř míst
-8CZ 285903 B6 dvoustránkové paměti s přímým výběrem typu RAM při rychlosti 64 kHz. Událost 16 kHz je odvozena od události 64 kHz, což udržuje snímací a zapisovací události v synchronizaci. To zajišťuje, že čtecí a zapisovací operace se neobjeví v ten stejný čas v žádném místě paměti a také zajišťuje čas přiměřené odezvy z procesorového čipu 12.
Vyrovnávací paměť vysílacích symbolů ve vysílacím filtrovacím modulu 42 jednotkové odezvy na impulz přijímá vysílací symboly z procesorového čipu 12 přes procesorovou sběrnici 25 a zaznamenává až dva vysílací symboly. Procesorový čip 12 je přerušován každým dalším okamžikem pro vyslání symbolu, aby zapsal dva další symboly do vysílací vyrovnávací paměti symbolů.
Vysílací vyrovnávací paměť symbolů ve vysílacím filtrovacím modulu 42 jednotkové odezvy na impulz přijímá signál zápisu přes vnitřní sběrnici 48 z modulu 34 dekódování vnitřní adresy.
Po každém signálu vysílacího hodinového přerušení při 8 kHz na lince 26a zapíše procesorový čip 12 dva pětibitové vysílací symboly. Údaj je ve formátu diferenčního klíčování časového posunu v Grayově kódu. Vysílací vyrovnávací paměť symbolů vyšle symbol každých 16 kHz pro zpracování ve vysílacím filtrovacím modulu 42 jednotkové odezvy na impulz. Tento údaj je zaznamenán dvojitě kvůli asynchronismu mezi čipem 16 jednotkové odezvy na impulz a procesorovým čipem 12. Hodnota posledního údaje je opakována, dokud není proveden zápis nového údaje. Nulový údaj může být tímto způsobem opakován. Vyrovnávací paměť vysílacích symbolů je mazána v průběhu nulování.
V průběhu zaškolení se posílá pevný sled symbolů do čipu 16 jednotkové odezvy na impulz pomocí procesorového čipu 12. Čip 16 jednotkové odezvy na impulz provádí filtrování jednotkové odezvy na impulz na těchto symbolech a vysílá I, Q páry do čipu 17 číslicové mezifrekvence.
Rádio 20 cykluje údaje zpět do analogově číslicového převodníku 19. Vzorky čte procesorový čip 12 v přímém režimu a koeficienty procesorového vysílacího filtru, realizované v procesorovém čipu 12, jsou nastaveny. Jediné časovači, kritické pro zaškolování, je vyráběno přijímacím a vysílacím časovacím modulem 39, 40.
Přijímací časovači modul 39 vyrábí všechny referenční hodiny a synchronizace pro zpracování symbolů příjmu. Časování je nastaveno procesorovým čipem 12, takže zpracování může být synchronizováno se vzorky příjmu, přijímanými po lince 27a ze základní stanice. Přijímací časovači modul 39 obsahuje přijímací hodinový zlomkový časovači obvod a přijímací časovači obvod bloku. Účelem těchto dvou obvodů je synchronizovat modemové přijímací časování v procesorovém čipu 12 se vzorky příjmu, přijímané na lince 27a ze základní stanice a přes analogově číslicový převodník 19, a také regulovat vysílací časovači modul 40 a časovači modul 44 kodéru-dekodéru.
Přijímací časovači modul 39 je taktovaný při rychlosti 3,2 MHz a přijímá následující řídicí signálové vstupy z procesorového čipu 12 přes procesorovou sběrnici 25: amplitudově modulovaný synchronizační signál, přijímací hodinový signál zápisu bloku a sledovací signál přijímaného bitu.
Přijímací časovači modul 39 vyrábí několik výstupů. Na lince 49 je dodáván 64 kHz signál synchronizace zápisu pro řízení zápisu do přijímací vzorkové vyrovnávací paměti 35. Na lince 27b je dodáván 64 kHz synchronizační signál s názvem „A/DSYNC“ do analogově číslicového převodníku 19, aby synchronizoval jeho operace. Na lince 52 je také do časovacího modulu 44 kodéru-dekodéru dodáván 8 kHz synchronizační signál. 16 kHz přijímací přerušovací hodinový signál (RXCLKINT) na lince 26c a přijímací přerušovací signál začátku bloků (RXSOSINT) na
-9CZ 285903 B6 lince 26b jsou výstupy do procesorového čipu 12. Předpříjmová časovači synchronizace bloků je dodávána na lince 54 pro řízení vysílacího časovacího modulu 40.
Zlomkový časovači obvod v přijímacím časovacím modulu 39 je nastaven procesorovým čipem 12, aby vyráběl přijímací přerušovací signály začátku bloků na lince 26b. Procesorový čip určuje místo AM otvoru (strobovací signál), vysílaného základní stanicí během shromažďování dat. Když procesorový čip 12 zaznamená AM signál, obvod časování bloků v přijímacím časovacím modulu 39 je vynulován nulovacím signálem z procesorového čipu 12. To srovná rámcové a blokové značky do AM strobovacího signálu. Rámcová značka je 62,5 mikrosekundový pulz, který se objevuje každých 45 ms. Bloková značka je 62,5 mikrosekundový pulz, opakující se každých 11,25 milisekund nebo každých 22,5 milisekund, je-li v režimu kvadratumího klíčování fázové modulace.
Přicházející přijímací symboly jsou procesorovým čipem 12 demodulovaný a pokud je to nutné, je dále nastaveno časování. Aby nastavil 16 kHz hodinový signál přijímacích symbolů, nutí procesorový čip obvod zlomkového časování sledování bitů zkrátit nebo prodloužit 64 kHz synchronizaci až na padesát 3,2 MHz cyklů.
Procesorový čip 12 monitoruje vztah přijímacích symbolů k časování rámce a podle toho provádí nastavení na 16 kHz přijímacích hodinových signálů. Jsou-li přijímací hodiny nastaveny, blokové a rámcové značky jsou změněny také proto, že jsou odvozeny od přijímacích hodin.
Aby se udržel počet vzorků pulzní kódové modulace, dodávané do a z účastnického obvodového rozhraní linky, a obvod 11 kodér-dekodér synchronizovaný s rámcovým časováním, přijímací časovači modul 39 řídí časovači modul 44 kodéru-dekodéru.
Časovači modul 40 zahrnuje zpožďpvací obvod a řídicí obvod. Tento obvod generuje hodinový přerušovací signál (TXCLKINT), který je dodáván do procesorového čipu 12 linkou 26a. Vysílací časovači modul 40 je synchronizován s přijímacím časovacím modulem 39 pomocí předpřijímací časovači synchronizace bloku, která je dodávána do vysílacího časovacího modulu přijímacím časovacím modulem 39 na lince 54 a použita k vynulování vysílacího zpožďovacího obvodu, který střídavě vyrábí vysílací blokovou značku. Časování vysílacích hodin je založeno na vnitřních hodinách 3,2 MHz.
Procesorový čip 12 také řídí vysílací zpoždění a vysílací časovači obvody dodáváním vysílacích řídicích signálů zápisu přes procesorovou sběrnici 25.
Vysílací časovači modul 40 dodává vysílací/přijímací řídicí signál na lince 30 do rádia 20. Tento signál určuje, zda rádio data přijímá nebo vysílá.
Vysílací časovači modul 40 také řídí vysílací symbolový posun, adresování permanentní paměti typu ROM, akumulování časování a uschování I, Q součinu pro výstup do čipu 17 číslicové mezifrekvence.
Vysílací časovači modul 40 dodává na lince 56 řídicí signály pro udržení synchronizace vysílacího filtrovacího modulu 42 jednotkové odezvy na impulz s vysílacím symbolovým a blokovým časováním. Taková synchronizace je prováděna v souladu s vysílací časovači značkou bloku. Po vynulování vysílací časovači modul 40 aktivně vyrábí řídicí signály na linku 56 jednou na začátku vysílacího bloku.
Vysílací fíltrovací modul 42 jednotkové odezvy na impulz zahrnuje paměť typu ROM, která implementuje filtr jednotkové odezvy na impulz vytvářením I a Q datových součinů v odezvě na paměti typu ROM, která je adresována pro vyhledání pomoci kombinace vysílacích symbolů, přijatých z procesorového čipu 12 přes procesorovou sběrnici 25, a sinové a kosinové
-10CZ 285903 B6 koeficientové počty, prováděné pomocí čítače ve vysílacím filtrovacím modulu 42 jednotkové odezvy na impulz. Vysílací filtrovací modul 42 jednotkové odezvy na impulz akumuluje šest postupných I a Q datových součinů a uloží výsledek pro výstup do čipu 17 číslicové mezifrekvence přes linku 24a.
Frekvenční minimum, požadované pro funkci vysílacího filtrovacího modulu 42 jednotkové odezvy na impulz, je určeno rychlostí symbolů (16 kHz) krát počet U a Q vzorků (2) krát počet koeficientů (10) krát počet větvení (6) = 1,92 MHz.
Hlavní hodiny o 3,2 MHz vyhoví tomuto požadavku frekvenčního minima. Čekací doby jsou přičteny, aby byl kompenzován rychlejší prováděcí čas.
Vysílací časovači modul 40 je časován při rychlosti hodin 3,2 MHz, což určuje jednu stavovou dobu. Protože tato rychlost hodin je větší než požadované minimum 1,92 MHz, vysílací filtrovací modul 42 jednotkové odezvy na impulz vyrábí signály pro prvních šest z deseti stavových dob.
Každý nový vysílací symbol musí být vložen do kruhové vyrovnávací paměti ve vysílacím filtrovacím modulu 42 jednotkové odezvy na impulz při rychlosti 16 kHz. Nový vysílací symbol a předcházejících pět vysílacích symbolů jsou uloženy do kruhové vyrovnávací paměti. Nejstarší vysílací symbol je vypuštěn, jakmile je vsunut nový vysílací symbol. Výstupní rychlost vysílacího filtrovacího modulu 42 jednotkové odezvy na impulz je 320 kHz. Z každého vysílacího symbolu je vyrobeno deset hodnot údaje I a deset hodnot údaje Q. Následující tabulka ukazuje, jak mohou být I, Q a nulové informace odvozeny z každé pětibitové hodnoty.
Tabulka I
BIT 1 BIT 2
I & Q LSB I & Q
BIT 3 BIT 4 BIT 5
IMSB ' QMSB NULL
Údaje v cyklické vyrovnávací paměti jsou rotovány v každém šestém z deseti stavů. Jeden nový vysílací symbol a pět dřívějších vysílacích symbolů jsou uchovány v cyklické vyrovnávací paměti po dvacet těchto desetistavových period. Koeficientová část adresy permanentní paměti (ROM) je také zvýšena na každý šestý výstup z desetistavových period. Střádač ve vysílacím filtru 42 jednotkové odezvy na impulz přičte výsledky každého I-data součinu, dodaného z permanentní paměti (ROM), pro každou z těchto šesti stavových period. Proto je střádačový registr vyčištěn pro první přičtení a každý postupně přičtený výsledek je vložen do zpětného registru střádače tak, že může být přičten k nově vyhledanému součinu. Jednou za šest sčítání je výsledek vložen do výstupního posuvného registru. Stejný proces se objeví pro stejné koeficienty a součiny Q-dat, dodávané z permanentní paměti (ROM), pro každý vysílací symbol.
Adresové linky permanentní paměti (ROM) dovolují vyhledání šedesáti kosinových koeficientů a šedesáti sinových koeficientů pro čtyři možné I, Q datové indexy. Toto vyžaduje sedm adresových linek pro koeficienty a dvě adresové linky pro I, Q data. Výstup filtru jednotkové odezvy na impulz vyžaduje 10 bitů. Dva zvláštní bity si vyžádá udržení přesnosti zlomkové části vyhledávací hodnoty. To představuje velikost permanentní paměti (ROM) 512 x 12. Nejvyšší platný bit indexu I, Q dat je veden kolem permanentní paměti (ROM) do jednotkového doplňkového obvodu, který způsobí, že výstup permanentní paměti (ROM) je invertovaný nebo neinvertovaný.
Jestliže symbolové adresování permanentní paměti (ROM) je nulový symbol, nulový bit řídí čtyři ze sedmi linek koeficientových adres. Poněvadž sedm adresových linek je použito pro koeficientové vyhledávání, umožňuje to 128 míst. Jen 120 koeficientů je potřebných. To nechává
-11CZ 285903 B6 osm nevyužitých míst. Nulové hodnoty jsou uloženy v těchto místech, takže nulové informace mohou být snadno vymazány z permanentní paměti (ROM).
Funkce dvojkového doplňku je utvořena použitím jednotkového doplňku a přenosu logické jednotky do následujícího sčítače. Výstup sčítače je cyklicky přepisován do vstupu sčítače pro následující sčítání nebo výstup skrze multiplexor do výstupního posuvného registru. Výstup je zaokrouhlen použitím jen deseti horních bitů.
Výstupy cyklické vyrovnávací paměti vysílacího filtru jednotkové odezvy na impulz jsou vynulovány po nulovacím povelu (reset). To dovoluje zpracovat nulovou informaci, dokud nejsou vloženy nové vysílací symbolové hodnoty. Údaj I je nejdříve zpracován a následován údajem Q.
Vysílací hodinový přerušovací signál se objeví pouze během vysílacího bloku. Procesor neví, kdy začne nebo skončí vysílací mezera jinak, než pomocí odezvy na toto přerušení. Signál má aktivní nízkou úroveň v trvání jednoho 3,2 MHz hodinového cyklu, aby bylo zajištěno, že přerušení nebude aktivní, když už bylo obslouženo, vysílací hodinové přerušení se objevuje každý další symbolový čas (16 kHz/2).
Přijímací hodinový přerušovací signál se objeví pro plný rámec. Procesorový čip 12 maskuje toto přerušení použitím přijímací značky bloku jako masky. Přijímací hodinové přerušení má aktivní nízkou úroveň v trvání jednoho 3,2 MHz hodinového cyklu.
Přijímací přerušení začátku bloku se objeví každých 11,25 milisekund a má aktivní nízkou úroveň v trvání jednoho 3,2 MHz časovacího cyklu.
Každý přerušovací signál je držen v jnaktivní vysoké úrovni při nulování (řešetu).
Časovači modul 44 kodéru-dekodéru generuje časovači synchronizační signály a posílá potřebný hodinový signál linkou 29 do účastnického obvodového rozhraní linky (interface) a obvodu 11 kodéru-dekodéru, aby 8 bitů dat bylo přenášeno mezi kodérem-dekodérem a procesorem rychlosti 8 kHz. Kodér-dekodér 11 přijímá a vysílá 8 bitů dat každých 8 kHz. Časovači modul 44 kodéru-dekodéru posílá hodinový signál kodéru-dekodéru na lince 29a a synchronizační signál kodéru-dekodéru na lince 29b. Časovači signál kodéru-dekodéru na lince 29b. Časovači signál kodéru-dekodéru na lince 29a je generován rychlostí 1,6 MHz dělením předsunutého hodinového signálu 3,2 MHz dvěma. 8 kHz pulz jedné 3,2 MHz periody je přijímán z přijímacího časovacího obvodu 39 a je znovu časován do výskytu jedné 1,6 MHz periody a tak je zaručeno, aby se objevil s ohledem na 1,6 MHz náběhovou hranu. S těmito dvěma signály je spojen přenos dat pulzní kódové modulace mezi kodérem-dekodérem 11 a procesorovým čipem 12. To dovoluje synchronizovat data pulzní kódové modulace účastníka s daty pulzní kódové modulace základní stanice.
Řídicí modul 45 vyzváněče odpovídá zvonícímu aktivačnímu řídicímu signálu, vznikajícímu v procesorovém čipu 12 a dodávanému z řídicího a stavového registru 36 na vnitřní sběrnici 48 generováním 20 Hz obdélníkového signálu na lince 31a a dvěma 80 kHz signály řízení fáze, fáze A na lince 31b a fáze B na lince 31c a posláním těchto signálů do vyzváněcího obvodu 21. Obdélníkový signál 20 Hz na lince 31a řídí polaritu vyzváněcího napětí, dodávaného z vyzváněcího obvodu 21 do telefonního obvodu 10. Fázové signály 80 kHz na linkách 31b a 31c řídí šířkou pulzú modulovaný výkonový zdroj ve vyzváněcím obvodu 21.
Nulovací nebo vyzváněcí povelový signál účastnického obvodového rozhraní linky na lince 29c zčásti účastnického obvodového rozhraní linky a obvodu 11 kodéru-dekodéru vypne nebo potlačí tyto signály na linkách 31a, 31b a 31c poté, co je zapnut aktivační vyzváněcí signál,
-12CZ 285903 B6 vznikající v procesorovém čipu 12. To zajistí, že vyzváněč je vypnut, jestliže se objeví nulování, nebo je-li telefonní sluchátko ručně sejmuto z vidlice.
Poněvadž vyzváněcí obvod 21 generuje vysoké napětí a rozptyluje hodně energie, toto napětí není generováno s výjimkou, když je požadováno procesorovým čipem 12.
Dekódovací modul 37 externích adres generuje výběry čipů na procesorové sběrnici 25, které jsou použity procesorovým čipem 12 k přístupu čipu 17 číslicové mezifrekvence, k hardwaru UARTU a pomalé paměti typu EPROM 14 v oddělených zvláštních adresových segmentech. Procesorový čip 12 připravuje osm nejvyšších platných bitů adresových linek umístění dat a umístění programových signálů. Ty jsou dekódovány pro generování volby příslušného čipu.
Hlídací časovači modul 38 generuje 50 ti milisekundový hardwarový nulovací pulz na lince 51, který nuluje všechny moduly čipu 16 jednotkové odezvy na impulz a všechny moduly účastnických jednotek na obr. 1. Hlídací časovači modul 38 generuje pulz, není-li v průběhu 512 ti milisekundové periody nulován pomocí hlídacího synchronizačního signálu, posílaného na sběrnici 48 registrem 36 řízení a stavu.
Čip 17 číslicové mezifrekvence je propojen na procesorový čip 12 procesorovou sběrnicí 25. na čip 16 jednotkové odezvy na impulz linkami 23 a 24, do číslicově-analogového převodníku 18 linkou 21 a na oscilátor v rádiu 20 linkou 72.
Oscilátor v rádiu 20 dodává signál 21,76 MHz hlavních hodin na lince 71 do čipu 17 číslicové mezifrekvence.
Z obr. 3 je vidět, že čip 17 číslicové mezifrekvence obsahuje hodinový generátor 60, procesorový dekódovací modul 61, propojovací modul 62 čipu jednotkové odezvy na impulz, interpolátor 63, řídicí registr 64, ladicí registr 65, fázový střádač 66 přímého číslicového syntetizéru, sinový a kosinový generující modul 67 přímého číslicového syntetizéru, modulátor 68 a tvarovací obvod 69 šumu. V kombinaci ’s fázovým střádačem 66 přímého číslicového syntetizéru, sinovým a kosinovým budicím modulem 67 přímého číslicového syntetizéru tvoří přímý číslicový syntetizér (DDS) pro číslicovou syntézu číslicový mezifrekvenční signál.
Čip 17 číslicový mezifrekvence je aplikačně specifikovaný integrovaný obvod, kterýje mapován jako procesorová paměť dat.
Čip 17 číslicové mezifrekvence pracuje v jednom ze dvou operačních režimů, režimu generování modulovaného nosiče a režimu čistého nosiče. V režimu generování modulovaného nosiče je údaj základního pásma vstupem do sféry I, Q a tento údaj je použit k modulaci čistého nosiče, generovaného funkcí přímého číslicového syntetizéru čipu 17 číslicové mezifrekvence. V režimu generování čistého nosiče jsou vstupy dat základního pásma ignorovány a nemodulovaný nosič z přímého číslicového syntetizéru je dodáván do číslicově-analogového převodníku 18.
Hodinový generátor 60 generuje veškeré časování a hodiny v čipu 17 číslicové mezifrekvence a také generuje 3,2 MHz hodinový signál a předsunutý 3,2 MHz hodinový signál, které jsou posílány do čipu 16 jednotkové odezvy na impulz na linkách 23a a 23b. Dva primární časovači signály, použité v čipu 17 číslicové mezifrekvence, jsou 21,76 MHz hodinový a 2,56 MHz hradlovací signál interpolace. 3,2 MHz hodinový signál je použit interně k posunu I a Q dat na lince 24a z čipu 16 jednotkové odezvy na impulz do propojovacího modulu 62 jednotkové odezvy na impulz.
Hodinový generátor 60 zapisuje do vyrovnávací paměti 21,76 MHz hodinový signál, přijaty na lince 72 z oscilátoru v rádiu 20 a dodává na lince 71a 21,76 MHz hodinový signál z vyrovnávací paměti. Toto ukládání do vyrovnávací paměti je provedeno proto, aby se dosáhlo vyhovující
-13CZ 285903 B6 řidiči schopnosti pro vnitřní funkce a pro minimalizování hodinového posunu. 21,76 MHz hodinový signál z vyrovnávací paměti také dodává hodiny pro číslicově-analogový převodník 18 a ostatní vnější obvody.
Hodinový generátor 60 dodává hodinový signál dělením 21,76 MHz hodinového signálu šesti a osmi v následujícím sledu: 6-8-8-6, a tím je v průměru dělitel 6,8 (21,76:6,8 = 3,2). Výsledkem tohoto kolísání přes cykl je minimum periody 276 ns a maximum periody 368 ns. Předsunutá verze 3,2 MHz hodinového signálu předsunuté verze je také generována jako předsunutý 3,2 MHz hodinový signál na lince 23b. Obojí hodiny jsou identické s výjimkou, že signál zrušení volby permanentní paměti (ROM) na lince 23b vede 3,2 MHz hodinový signál na lince 23a jedním 21,76 MHz hodinovým cyklem.
Hodinový generátor 60 dodává 2,56 MHz hradlový signál na vnitřní lince 74 dělením 21,76 MHz hodin osmi a devíti v posloupnosti (8-9-8-9-..) a tím je v průměru dělitel 8,5 (21,76 : 8,5 = 2,56 MHz). Tento signál použije interpolátor 63 a modulátor 68.
Procesorový dekódovací modul 61 umožňuje procesoru řídit všechny vnitřní funkce přímého číslicového syntetizéru čipu 17 číslicové mezifrekvence. Procesorový dekódovací modul 61 dekóduje adresy procesoru a synchronizaci procesoru, přijaté z datového prostoru na procesorové sběrnici k provedení vnitřních synchronizací zápisu, které jsou přiváděny na vnitřní sběrnici 76 do řídicího registru 64 a ladicích registrů 65, aby mohl procesorový čip 12 zapsat řídicí a konfigurační data. Jen jeden výstup z procesorového dekódovacího modulu 61 je v každém daném okamžiku aktivní. Procesorové adresy určují, který výstup je generován. Jestliže je vybrána funkce v prostoru adres čipu 17 číslicové mezifrekvence, stane se aktivním signál výběru čipu na lince 24c z čipu 16 jednotkové odezvy na impulz.
Propojovací modul 62 jednotkové odezvy na impulz přijme I a Q vzorky z čipu 16 odezvy na jednotkový impulz na lince 24a v sériovém formátu a překóduje je do 10 ti bitového paralelního formátu, ve kterém jsou poslány do interpolačního modulu na lince 77. I, Q hradlový signál na lince 24b z čipu 16 jednotkové odezvy na impulz je použit k rozlišení dat I od dat Q. Propojovací modul 62 jednotkové odezvy na impulz také odečítá předchozí I a Q vzorky z běžných vzorků k vytvoření ΔI a Δ Q vzorků, které jsou potom posunuty doprava o 4 místa (: 16), aby vytvořily správný přírůstek pro interpolační modul na lince 78. Jakmile propojovací modul 62 jednotkové odezvy na impulz dodá data do interpolátoru 63, synchronizační signál je poslán propojovacím modulem 62 jednotkové odezvy na impulz do hodinového generátoru 60, aby synchronizoval 2,56 MHz hradlový pulz, dodávaný na lince 74.
Interpolátor 63 shromažduje delta I, Q při rychlosti 160 kHz x 16 = 2,56 MHz a přivádí interpolované I a Q vzorky do modulátoru 68 na příslušné lince 80 a 81. Interpolátor 63 provádí xl6 lineární interpolaci, aby redukoval 160 kHz vzorkovací rušení, přítomné v datovém základním pásmu, přijímaném z čipu 16 jednotkové odezvy na impulz.
Interpolátor 63 postupně shromažduje delta I a delta Q vzorky pro generování výstupu při rychlosti 2,56 MHz. Na konci akumulačního cyklu (16 opakování) měl by být výstup interpolátoru shodný s platnými I a Q vzorky. Toto je kritické, jakmile další akumulační cyklus nastartuje svůj cyklus s běžným údajem. Pro ujištění, že data jsou správná, v průběhu posledního akumulačního cyklu platná I a Q data vstupují přímo do výstupního registru interpolátoru v místě výstupu sčítače (který by měl mít stejná data).
Registry 64 řízení jsou použity pro řízení a konfiguraci čipu 17 číslicové mezifrekvence a pro výběr operačních režimů. Všechny řídicí registry 64 jsou plněny procesorovým čipem 12 přes procesorovou sběrnici 64.
-14CZ 285903 B6
Jsou zde tři řídicí registry 64. První řídicí registr zaznamenává CW MODE signál, AUTO TUNĚ H-L signál (auto - ladění H-L) a AUTO TUNĚ L-H signál (auto - ladění L-H). Druhý řídicí registr zaznamenává SIGN SELECT (volba znaménka) signál, OUTPUT CLOCK SELECT signál (volba vstupních hodin), INTERPOLATOR ENABLE signál (aktivace interpolátoru), SERIÁL PORT CLOCK SELECT signál (volba hodin sériového portu), SERIAL/PARALEL MODE SELECT signál (volba sériovo/paralelního módu) a QUADRATURE ENABLE signál (aktivace kvadratury). Řídicí funkce, spojené s těmito signály, jsou popsány později v závěru popisu ostatních modulů čipu 17 číslicové mezifrekvence.
Třetí řídicí registr umožňuje a specifikuje koeficienty pro tvarovací obvod 69 šumu.
Jsou zde tři osmibitové ladicí registry 65 pro ukládání 24 bitů fázových přírůstkových dat pro určení frekvence přímého číslicového syntetizéru. To zajišťuje 24 bitové ladicí slovo, které dovoluje frekvenční rozlišení (rychlosti vzorku) /224 = 21,76 MHz/ 224 = 1,297 Hz. Výstupní frekvence přímého číslicového syntetizéru je shodná s rozlišením, násobeným 2 bitovým ladicím slovem.
Ladicí registr 65 je plněn procesorovým čipem 12 přes procesorovou sběrnici 25. Ladicí slovo je dvojitě uloženo ve vyrovnávací paměti pomocí ladicího registru 65, takže procesorový čip 12 může psát data do těchto registrů volně bez působení na běžnou práci přímého číslicového syntetizátoru.
Ladicí slovo je vloženo z vyrovnávací paměti ladicího registru do výstupního ladicího registru, kdykoliv je vydán příkaz ladění. Příkaz ladění je synchronizován na 21,76 MHz hodin, aby dával synchronní přenos.
Fázový střádač 66 přímého číslicového syntetizéru vykonává modul o 224 akumulaci (shromáždění) fázových přírůstků, dodávaných na lince 82 ladicími registry 65. Výstup fázového střádače 66 představuje číslicovou fázovou hodnotu, která je dodávána na lince 83 do sinového a kosinového generátoru'67 přímého číslicového syntetizéru. Sinový a kosinový generátor 67 přímého číslicového syntetizéru generuje sinusovou funkci. Přímý číslicový syntetizátor pracuje na principu, že číslicový tvary vln mohou být generovány akumulováním fázových změn při vyšší rychlosti.
Ladicí slovo, které bude různé pro různé účastnické jednotky, představuje fázovou změnu do fázového střádače 66. Výstup střádače 66 může dosáhnout od 0 do 224 - 1. Tento interval představuje 360 stupňů změny fáze. Ačkoliv střádač 66 pracuje ve dvojkovém standardu, toto číslicové fázové zobrazení může být vstupem do generátoru průběhů pro výrobu jakýchkoliv libovolných průběhů. V čipu 17 číslicové mezifrekvence sinový a kosinový generátor 67 přímého číslicového syntetizéru vyrábí sinovou a kosinovou funkci na příslušné lince 84 a 85.
Perioda průběhu funkce je založena na času, potřebném pro provedení sčítání do homí meze (224- 1) střádače. To znamená, že přijde-li široká fáze přírůstků, pak tento limit bude dosažen dříve. A obráceně, jsou-li dávány malé přírůstky, pak je třeba delšího času. Fázový střádač 66 provádí jednoduché sčítání fázových přírůstků vstupu a může být vyjádřen následující rovnicí:
/1/ kde n je počet opakování a je prostě údaj, získaný na lince 82 z ladicích registrů 65.
-15CZ 285903 B6
V provedení čipu 17 číslicové mezifřekvence, zde popsaném, je hodnota * T omezena délkou střádače, která je maximálně 224. Proto běžná fáze může být popsána takto:
λλ
Φ = í.d> ti . ) modul o 2 ± 1’ tr>c/2/
Jestliže akumulační hodiny jsou pevně ustaveny jako hlavní 21,76 hodiny vstupu, to celkem způsobí, že cyklus zabere 224/φίηε opakování a na periodu opakování 1/21,76 MHz. Takže celý cyklus zabere následující množství času:
224
21,76MHz *
Jestliže tato perioda představuje cyklus o 360 stupních, převrácená hodnota tohoto vyjádření představuje frekvenci. Proto frekvence přímého číslicového syntetizéru je
21,76MHz * φ™
Ídds = --------------------224 /3/
V sinovém a kosinovém generátorovém modulu 67 přímého číslicového syntetizéru jsou vyráběny sinové a kosinové funkce, takže celkové sloučení může být provedeno v modulátoru. Každý je generován dvěma vyhledávacími tabulkami, představujícími hrubý a jemný předpoklad průběhu. Tyto dvě hodnoty jsou sečteny, aby tvořily sdružený 12 bitový dvojkový doplněk se znaménkem sinových a kosinových signálů výstupních dat na linkách 84 a 85.
Vyhledávací tabulky jsou implementovány v permanentních pamětech (ROM), které jsou adresovány čtrnácti nejvyššími platnými bity signálu na lince 83 z fázového akumulátoru 66 přímého číslicového syntetizéru.
Je žádoucí mít tolik fázových a amplitudových rozlišení, kolik je praktické. V návrhu čipu 17 číslicové mezifřekvence je použito 14 bitů fázového vstupu a 12 bitů amplitudového datového výstupu v části generovaného průběhu, jestliže pro generování těchto dat bylo vzato „hrubé přihlížení“, pak bude třeba velmi dlouhých tabulek pro generování všech možných fázových a amplitudových hodnot (např. 16k slov x 12 bitů na každou). Aby se minimalizovaly rozměry tabulky, použije čip 17 číslicové mezifřekvence symetrii kvadrantu a trigonometrického rozkladu výstupních dat.
Pokud sinové a kosinové průběhy mají kvadrantovou symetrii, dva nejplatnější bity fázových dat jsou použity pro zrcadlení jednoduchých dat kvadrantu kole os x a y. Pro funkci sinus amplituda vlny v intervalu π do 2π je právě záporná vůči amplitudě v intervalu od 0 do π. Pro funkci kosinus amplituda vlny v intervalu π/2 do 3π/2 je právě záporná vůči amplitudě v intervalu od 3π/2 do π/2. Tyto dva nejvyšší platné bity fázového střádače určují kvadrant (00->l, 01->2, 10—>3, 11—>4). Pro funkci sinus je použit nejvyšší platný bit fázových dat, aby provedl negaci kladných údajů, generovaných pro první dva kvadranty. Pro funkci kosinus je použita logická funkce XOR nej vyšších dvou platných bitů dat, aby provedla negaci kladných údajů, generovaných pro kvadranty 1 a 4.
-16CZ 285903 B6
Popsanou technikou se požadavky na paměť podělí faktorem 4. To však stále znamená, že paměť potřebuje 4k slov x 12 bitů. Aby bylo možné zmenšit dále rozměry tabulky, provede se trigonometricky rozklad na úhlech. Použijí se následující trigonometrické rovnice:
sin0 = sin(<J>i + φ2) = smc^cos»^ + sint^cosi])] /4/ nechť φ2 « φι, vede ke kompletní následující aproximaci:
A είηθ ~ sin$4 + sin<|>2 cos^ /5/ A
Není nutné používat všechny bity φι, vypočteme-li druhý člen rovnice, tak ^4 je podmnožinou ΦιTy stejné aproximace mohou být použity pro generování funkce kosinus cosQ - sin(0 + π/2) /6/
A
To způsobuje modifikaci proměnných φι a $4 při výpočtu funkce kosinus. Data, uložená v permanentních pamětech (ROM) COS, včlení tuto úlohovou modifikaci, takže nejdou požadovány žádné změny do fázových dat.
Modulátor 68 sloučí interpolované vzorky I a Q na linkách 80 a 81 s digitálním mezifrekvenčním signálem, představovaným souborem dat funkcí sinus a kosinus na linkách 84 a 85, aby vytvořil modulovaný digitální mezifrekvenční signál na lince 87.
Interpolované vzorky I a Q a výstup přímého číslicového syntetizátoru jsou číslicově smíšeny pomocí dvou multiplikátorů 10x12. Výstupy směšovacího postupu jsou potom sečteny 12 ti bitovým čítačem, aby vytvořily modulovaný nosič. Je možné nahradit operaci modulátoru 68 tím, že se na vstup I vloží samé nuly a na vstup Q samé jedničky. Výsledkem je pak to, že jeden násobič bude vysílat samé nuly a druhý bude vysílat signál pouze ze sinového a kosinového generátorového modulu 67 přímého číslicového syntetizéru. Součet těchto dvou signálů dává nemodulovaný číslicový mezifrekvenční signál.
Modulátor 68 vytváří číslicový mezifrekvenční signál na lince 87 podle následující rovnice:
f(t) = I*COS^(t)) + Q*SIN^(t)) /7/ ti bitový výstup sinového a kosinového generátorového modulu 67 přímého číslicového syntetizéru je násoben 10 ti bitovými interpolovanými vzorky I a Q z interpolátoru 63, aby generovaly dva 12 ti bitové součiny. Tyto dva součiny jsou sečteny, aby vytvořily 12 ti bitový modulovaný výstup na lince 87.
Ačkoliv oba násobiče I a Q generují 12 ti bitové součiny, je možné, že se může objevit přeplnění, jestliže jejich výstupy jsou sloučeny. Proto je nutné zajistit, aby hodnota vektoru, generovaná I aQ, nikdy nepřekročila 1 (předpokládáme, že |I[, |Q| jsou desetinná čísla <= 1). Jestliže toto není zajištěno, pak je možné, že dojde k přeplnění čítače modulátoru.
Tvarovací obvod šumu 69 vyrábí filtrovaný modulovaný nebo nemodulovaný digitální mezifrekvenční signál na lince 71b do číslicově-analogového převodníku 18. Tvarovací obvod šumu 69 je konstruován tak, aby zmenšil hodnotu výkonu šumu ve výstupním spektru, způsobenou amplitudově kvantovací chybou.
-17CZ 285903 B6
Tvarovací obvod šumu 69 pracuje na základě faktu, že kvantovací šum je normální náhodný proces a výkonová spektrální hustota procesu je plochá přes frekvenční pásmo. Žádaný výstupní signál je překryt na vrcholu tohoto kvantovacího šumového prahu. Zařízení pro tvarování šumu 5 je jednoduchý vícevětvový filtr jednotkové odezvy na impulz (FIR). Filtr vytváří nulu, která snižuje kvantovací výkon šumu v určité části frekvenčního pásma. Jestliže požadovaný signál je překryt na filtrovaném spektru šumu, zvýší se účinný čtverec šumového poměru (SQNR).
Přenosová funkce filtru jednotkové odezvy na impulz je dána:
H(z) = 1 + bz'1 - z2 /8/
Dva stupně sčítačky tvoří druhé napojení hodnoty b v rozsahu od +1,75 do -1,75 (v binární váze 0, 0,25, 0,50, 1,0), která přemístí nulu filtru přes výstupní frekvenční pásmo, takže může být 15 umístěna co nejblíže požadované výstupní frekvenci pro maximum výkonu čtverce šumového poměru (SQNR).
Nulová frekvence může být počítána při řešení kořenů výše uvedené rovnice v z-rovině. Kořeny jsou komplexním sdruženým párem, který zůstává na jednotkové kružnici. Nulová frekvence je 20 dána vztahem:
Θ fnul =-----* fvzorkování /9/
360°
Kde Oje úhel kořene v horní polorovině. Sdružený kořen bude nulové zrcadlové zobrazení kolem Nyquistor frekvence.
Tabulka 2 uvádí nulové frekvence, tvořené binárními vahami druhé větve. Nechť b3, b2 a bl 30 odpovídají váhám 1,0, 0,5, 0,25, symbol „+“ znamená, že větev je stejná co do své váhy, symbol znamená, že větev má tutéž, ale negativní váhu a „0“ znamená, že větev nemá váhu. Některé nulové frekvence jsou stejné s jinými kombinacemi prostě proto, že možné kombinace se někdy překrývají (např. 1,0 + 0,5 - 0,25 = 1,0 + 0,0 + 0,25) f vzorek je 1,00.
Tabulka 2
| b3 | b2 | bl | f(nul) | f(alias) |
| 0 | 0 | 0 | 0,250 | 0,750 |
| 0 | 0 | — | 0,269 | 0,731 |
| 0 | 0 | + | 0,230 | 0,770 |
| 0 | + | 0 | 0,210 | 0,790 |
| 0 | + | + | 0,188 | 0,812 |
| 0 | + | — | 0,230 | 0,770 |
| 0 | - | 0 | 0,290 | 0,710 |
| 0 | — | + | 0,269 | 0,731 |
| 0 | — | - | 0,312 | 0,688 |
| + | 0 | 0 | 0,167 | 0,833 |
| + | 0 | - | 0,188 | 0,812 |
| + | 0 | + | 0,143 | 0,857 |
| + | + | 0 | 0,115 | 0,885 |
| + | + | + | 0,080 | 0,420 |
| + | + | — | 0,143 | 0,857 |
-18CZ 285903 B6
| b3 | b2 | bl | f(nul) | f(alias) |
| + | — | 0 | 0,210 | 0,790 |
| + | — | + | 0,188 | 0,812 |
| + | 0,230 | 0,770 | ||
| — | 0 | 0 | 0,333 | 0,667 |
| — | 0 | - | 0,357 | 0,643 |
| — | 0 | + | 0,312 | 0,688 |
| + | 0 | 0,290 | 0,710 | |
| — | + | + | 0,269 | 0,731 |
| — | + | - | 0,312 | 0,688 |
| — | — | 0 | 0,385 | 0,615 |
| — | — | + | 0,357 | 0,643 |
| - | - | - | 0,420 | 0,580 |
Veškeré časování je odvozeno z 21,76 MHz hodinového signálu na lince 71a.
Funkce, spojené se signály v řídicích registrech 64, jsou nyní popsány.
Jestliže je nastaven signál režimu kontrolního slova (CW MODE), na vstup I do příslušného násobiče v modulátoru 68 jsou vloženy nuly a na odpovídající vstup Q jednotky. Čistý efekt je, že bude generován nemodulovaný nosič. Tato funkce je dvojitě zapsána do vyrovnávací paměti a uložená data se nestanou aktivními, dokud nebude vydán ladicí povel.
Signál o názvu INTERPOLATOR ENABLE (aktivace interpolátoru) aktivuje x 16 interpolátor na I, Q vzorky. Jestliže interpolátorový signál není nastaven, pak I, Q data jsou přijímána přímo do násobiče.
Vnější paměť, požadovaná pro práci procesorového čipu 12, je tvořena rychlou pamětí 13 a pomalou pamětí 14. Rýchlá paměť 13 je zpřístupněna adresovým dekodérem 15. Rychlá paměť 13 je rychlá vyrovnávací paměť, implementovaná v paměti s libovolným výběrem typu RAM s nulovým Čekacím stavem. Pomalá paměť 14 je velkokapacitní paměť, která je implementována v elektricky programovatelné permanentní paměti typu EPROM se dvěma čekacími stavy. Pomalá paměť 14 je připojena k procesorovému čipu 12 pro ukládání zpracovatelských kódů, používaných procesorovým čipem 12, když tyto kódy nepotřebují být zpracovány nulovým čekacím stavem; a rychlá paměť je připojena k procesorovému čipu 12 pro dočasné ukládání zpracovatelských kódů, používaných procesorovým čipem 12, když tyto kódy jsou zpracovány nulovým čekacím stavem. Jestliže procedury musí být prováděny s nulovým čekacím stavem, může být kód z pomalé paměti 14 přehrán do rychlé paměti 15 a pracovat odsud. Takové procedury zahrnují obslužné podprogramy přerušení, demodulaci symbolů, zisk řídicího rádiového kanálu, demodulaci binárně klíčovaného fázového posunu a zpracování hlasu a dat.
Procesorový čip 12 zahrnuje jednoduchý model TMS320C25 číslicového signálního procesoru, který vykonává čtyři hlavní úlohy: účastnickou řídicí úlohu (SCT) 91, kanálovou řídicí úlohu (CCT) 92, úlohu zpracování signálu (SPT) 93 a modemovou zpracovací úlohu (MPT) 94, jak je nakresleno na obr. 4. Tyto čtyři úlohy jsou řízeny supervizorem 95. Tabulka systému komunikace (SCT) se rozděluje mezi telefonní interface a vysokoúrovňové zpracování volání. Řídicí úloha kanálu (CCT) řídí modemové operace a operace RELP a časování a provádí nastavení úrovně výkonu a nastavení vysílacího časování podle požadavků ze základní stanice. Úloha zpracování signálu provádí vybuzení lineární prognostiky, potlačení ozvěny a funkce generování tónu. Řídicí program postupně volá tyto čtyři úlohy a komunikuje s nimi pomocí řídicích slov.
-19CZ 285903 B6
Úloha účastnického řízení SCT91 představuje funkci vysokoúrovňového řízení v účastnické jednotce a má tři základní režimy pro práce: čekání, hlas a zrušení.
/
Úloha účastnického řízení začíná čekacím režimem po zapnutí výkonu a zůstává v tomto stavu, dokud není provedeno aktuální hlasové spojení. Zatímco trvá čekací režim, úloha účastnického řízení hlídá aktivitu účastnického telefonního interface a odpovídá na požadavky základní stanice, přijaté řídicím rádiovým kanálem.
Primární funkcí úlohy účastnického hlasového řízení je řídit účastnickou jednotku přes nastavení a demontáž spojení hlasu na rádiovém kanálu. Předtím, než může být u jednotky nastaven jakýkoliv druh hovoru, musí jednotka nalézt správnou základní stanici. Úloha účastnického řízení určuje, kterou frekvenci řídicího rádiového signálu použít a posílá frekvenční informaci do úlohy řízení kanálu. Popis inicializace kanálové komunikace mezi účastnickou jednotkou a základní stanicí je obsažen v USA patentové přihlášce č. 07/070,970, podané 8. července 1987.
Jakmile účastnická jednotka obdržela synchronizaci řídicího rádiového kanálu, může nastavit volání výměnou zpráv přes řídicí rádiový kanál se základní stanicí a monitorováním a nastavením hardwarových signálů na telefonní rozhraní. Následující přesný popis dává představu, co se děje během nastavení volání.
Normální nastavení volání pro vytvoření hovoru začíná tím, že účastník zvedá sluchátko z vidlice, aby spustil obslužný požadavek. Úloha účastnického řízení vyšle „požadavek na hovor“ do základní stanice. Úloha účastnického řízení signalizuje úloze řídicího kanálu, aby se pokusila o synchronizaci na hlasovém kanálu, přiděleném přes zprávu „požadavek na hovor“. Úloha řídicího kanálu dosáhne synchronizace na hlasovém kanálu. Účastník obdrží z centrální kanceláře volací tón. Nastavení volání je hotovo. Centrální kancelář provádí zbývající podporu hovoru koncové stanice.
Normální nastavení hovoru při volání koncové stanice se děje takto: úloha účastnického řízení obdrží stránkovou zprávu ze základní stanice. Úloha účastnického řízení odpoví „hovor propojen“. Úloha účastnického řízení obdrží zprávu o „hovor propojen“. Úloha účastnického řízení signalizuje úloze řídicího kanálu, aby se pokusila o synchronizaci na hlasový kanál, přiřazený přes zprávu „hovor propojen“. Úloha řídicího kanálu dosáhne synchronizace na hlasovém kanálu. Úloha účastnického řízení spustí generátor vyzvánění, aby byl použit zvonek v místní smyčce. Účastník zvedne sluchátko z vidlice. Zvonění umlkne. Hlasové spojení je hotovo.
Úloha účastnického řízení implementuje nastavení volání a ukončení operace jako konečný automat.
Je-li obsazení hlasového kanálu úspěšně dokončeno, přepne úloha účastnického řízení na hlasový režim a provádí velmi omezenou sadu podpůrných funkcí. V této době je zátěž procesoru od úlohy účastnického řízení minimalizována, aby byl prostor maximálně k dispozici pro kompresi řeči algoritmem RELP, pro potlačení ozvěny a pro algoritmus modemu.
Úloha účastnického řízení vstupuje do režimu rušení jako důsledek počátečního neúspěšného volacího pokusu nebo odpojovači sekvence neočekávaného volání. Během režimu zrušení je poslán nový příkaz do mikrotelefonu. Úloha účastnického řízení monitoruje účastnické obvodové rozhraní na rozpojení (rozšířený na vidlici), v kterémžto čase účastnická jednotka vstoupí do režimu čekání. Požadavky základní stanice, přijmuté řídicím rádiovým kanálem, jsou odmítnuty, dokud je zjišťováno rozpojení.
-20CZ 285903 B6
Úloha řídicího kanálu 92 pracuje jako kanálový řadič na úrovni linky v softwaru základního pásma. Úloha řídicího kanálu má tři základní stavy: operaci řídicího rádiového kanálu, vytříbenost a hlasovou operaci.
Při zapnutí napájení úloha řídicího kanálu vstupuje do operace řídicího rádiového kanálu, aby vyhledala a pak udržela řídicí rádiový kanál. Operace řídicího rádiového kanálu zahrnuje následující funkce: řízení AM mezer; monitorování synchronizace a stavu modemové úlohy; nastavení časování rádiového kanálu; filtrování zpráv řídicího rádiového kanálu příjmu; formování zpráv řídicího rádiového kanálu vysílání; monitorování vstupu/výstupu vyrovnávací paměti pulzní kódové modulace a zpracování spojovacích informací.
Jakmile je ustaveno hlasové spojení, vstoupí úloha řídicího kanálu do stavu dolaďování, aby dolaďovala ladění modemového zlomkového časování. Dolaďování zahrnuje následující funkce: interpretování a odpovídání na dolaďovací řetězce dat; vytváření a tvarování vysílacích dolaďovacích řetězců dat; postupování zpráv do úlohy účastnického řízení, jak je zapotřebí; monitorování modemového stavu a monitorování vstupu/výstupu vyrovnávací paměti pulzní kódové modulace.
Po dolaďování úloha řídicího kanálu začne hlasovou operaci, která zahrnuje následující funkce: podporu signalizování kódových slov; zotavení po výpadku; monitorování synchronizace a stavu modemu a monitorování vstupu/výstupu vyrovnávací paměti pulzní kódové modulace.
Úloha řídicího kanálu 92 má tři základní stavy práce: čekání, čištění a hlas. Následuje popis stavu přechodu, obsažený v operaci úlohy řídicího kanálu.
Po nulování úloha řídicího kanálu vstupuje do čekacího stavu a zůstává mimo aktivitu, dokud nejsou dány kanálové přiřazovací instrukce pomocí úlohy účastnického řízení. Úloha účastnického řízení dodává úloze řídicího kanálu frekvenci, v které má hledat rádiový řídicí kanál. Úloha účastnického řízení pak dá pokyn úloze modemového zpracování, aby synchronizovala přijímač na danou frekvenci a vyhledala AM mezeru. Neúspěch při vyhledání AM mezery v předem dané časové periodě způsobí, že úloha řídicího kanálu požaduje od úlohy účastnického řízení jinou frekvenci, v níž by hledala. To pokračuje neomezeně, pokud není vyhledání AM mezery úspěšné.
Po úspěšném vyhledání AM mezer úloha řídicího kanálu začíná kontrolovat přijatá data pro jednoznačné slovo. Malé okno kolem polohy jednoznačného slova je prohledáváno, poněvadž postup vyhledávání AM mezery může být ukončen během několika symbolových časů. Jakmile je jednoznačné slovo lokalizováno a vyhledávání chyby pomocí slova cyklického kontrolního kódu je ověřeno jako správné, může být určeno přesné časování přijímaných symbolů. Značky rámce časového multiplexu jsou pak nastaveny na správné zarovnání a začne normální podpora řídicího rádiového kanálu. Nemůže-li být jednoznačné slovo lokalizováno, je považováno nalezení AM mezery za špatné a úloha řídicího kanálu vyžaduje přiřazení nové frekvence od úlohy účastnického řízení.
V průběhu operace řídicího rádiového kanálu obdrží filtry úlohy řídicího kanálu zprávy řídicího rádiového kanálu. Většina zpráv řídicích rádiových kanálů základních stanic jsou nulové šablony a tyto jsou vymazány poté, co je spojovací informace přečtena ze spojovacího bytu. Zprávy řídicího rádiového kanálu, které obsahují skutečné informace, jsou poslány dopředu do úlohy řídicího kanálu ke zpracování. Ztratí-li se synchronizace řídicího rádiového kanálu, úloha řídicího kanálu opět požaduje novou frekvenci z úlohy účastnického řízení. Úloha účastnického řízení vrátí správnou frekvenci podle frekvenčního vyhledávacího algoritmu řídicího rádiového kanálu.
-21CZ 285903 B6
Když úloha účastnického řízení spustí hlasové volání, úloze řídicího kanálu je přiřazen hlasový kanál a časová mezera. Úloha řídicího kanálu zaktivizuje účastnickou jednotku podle tohoto přiřazení a zahájí dolaďovací postup. Během dolaďování základní a účastnická jednotka přenáší signál binárního klíčování fázového posuvu zvláště konstruovaného, aby podporoval modem při shromaždování zlomkových bitových časů. Základní stanice řídicí kanálové jednotky předává relativní adresu časování bitů zpět do účastnické jednotky jako dvojkový doplněk nastavovací hodnoty. Úloha řídicího kanálu udržuje průměrný čas těchto zpětnovazebních posunutí. Jakmile úloha řídicího kanálu určí, že hodnota zlomkového časování je v rámci požadované tolerance, nastaví podle toho časování přenosu účastnické jednotky. Délka průměrného času je určena dynamicky a závisí na rozptylu zlomkových časových vzorků. Po nastavení časování je časový průměr nulován a postup se opakuje.
Jakmile základní stanice zaznamená, že účastnická jednotka je v přijatelné toleranci časování, ukončí dolaďovací postup a hlasová operace začíná. Délka procesu dolaďování je určena dynamicky a závisí na úspěšnosti nastavení časování účastnické jednotky. Časování symbolů výkonu a celých čísel (integer) jsou také monitorována a nastavena jako nutná v průběhu dolaďovacího procesu. Jestliže účastník neuspěje v dolaďovacích řetězcích dat základní stanice po časovou periodu nebo jestliže dolaďovací proces nemůže dát přijatelné časování, spojení je přerušeno a úloha řídicího kanálu se vrací do operace řídicího rádiového kanálu.
Po úspěšném doladění úloha řídicího kanálu spustí hlasovou operaci na přiřazené modulační úrovni. Úloha hlasové operace zahrnuje řízení vybuzené lineární prognostiky a operaci úlohy modemového zpracování, která ustavuje synchronizaci hlasu a průběžně monitoruje hlasová kódovací slova, posílaná ze základní stanice. Změny řízení místní smyčky, signalizované pomocí kódovacích slov, jsou tlumočeny do úlohy účastnického řízení, jakmile se objeví. Změny výkonu a přírůstků zlomkového časování jsou také dány z kódovacích slov. Přenášená hlasová kódovací slova jsou formulována úlohou řídicího kanálu, založenou na řízení místní smyčky, prováděném úlohou účastnického řízení, a kvalitě kanálového spojení, hlášené modemem. Úloha řídicího kanálu se vrací do řídicího rádiového kanálu, když úloha účastnického řízení provádí sled rušení volání.
Jestliže se ztratí hlasová synchronizace, spustí úloha řídicího kanálu operaci pro obnovení po úniku. Po deseti vteřinách neúspěšné snahy znovu obnovit dobré hlasové spojení informuje úloha řídicího kanálu úlohu účastnického řízení o podmínce, která zahájí zrušení hovoru. To vrací úlohu řídicího kanálu do čekacího stavu.
Během operace je test hlasového datového řetězce nahrazen testovacími daty kanálu. Po přijetí je datový řetězec testován na bitové chyby. Počet chyb bitů je předáván do základní stanice přes datový řetězec zpětného kanálu.
Úloha zpracování signálu 93 provádí všechny úkoly číslicového zpracování signálu v účastnické jednotce. Různé funkce číslicového zpracování signálů jsou vyvolány, jak je požadováno pod řízením dohlížecího modulu 95.
Úloha zpracování signálu zahrnuje modul vybuzené lineární prognostiky, který je proveden z paměti s libovolným výběrem (RAM) o vysoké rychlosti. Modul vybuzené lineární prognostiky provádí pomocí vybuzení lineární prognostiky kompresi a expanzi řeči s potlačením ozvěny. Modul vybuzené lineární prognostiky přeměňuje 180 ti bytové bloky za 64 kbps dat pulzní kódové modulace hlasu na a z 42 bytové bloky komprimovaných hlasových dat použitím algoritmu vybuzené lineární prognostiky.
Úloha zpracování signálu také obsahuje modul řízení zpracování signálů (SPC), který určuje, zda má být vyvolána generace tónu nebo vybuzené lineární prognostiky. Jestliže je vybuzená lineární prognostika, řízení zpracování signálu určuje, zda volat standardní program syntézy nebo
-22CZ 285903 B6 analýzy. Standardní program syntézy vrací počet chyb parity, který je zpracován standardním programem SPTCTL. Jestliže je požadována generace tónu, určuje to, zda dát na výstup ticho nebo nový povel.
Úloha zpracování signálu je řízena povely z úlohy účastnického řízení a úlohy řídicího kanálu. Tyto povely vyvolávají a řídí postupy různých funkcí v úloze zpracování signálu, jak jsou požadovány účastnickou jednotkou. Software vybuzené lineární prognostiky (RELP) a zrušení ozvěny například jsou vykonávány pouze, když účastnická jednotka je aktivní na hlasovém volání. Postupné volací tóny jsou generovány vždy, když má účastnický přijímač sejmutou vidlici a vybuzená lineární prognostika není činná. Zvukový signál obsahuje ticho a nový povel. Kromě čekacího režimu přerušovací obslužný standardní program zpracování pulzní kódové modulace kodéru-dekodéru pracuje průběžně jako přednostní proces, plníce kruhovou vyrovnávací paměť pulzní kódové modulace.
Řídicí a modemové funkce jsou prováděny mezi postupy analýzy a syntézy.
Demodulační procedura úlohy modemového zpracování (MPT) 94 je rozdělena na dvě procedury: DEMODA a DEMODB a tak dovoluje, aby syntéza vybuzené lineární prognostiky (RELP) byla prováděna na přijímaných datech ve vyrovnávací paměti A hned, jak je dokončena procedura DEMODA. Po provedení DEMODA by měly být všechny proměnné vnitřní paměti s libovolným výběrem (RAM) uloženy ve vnější paměti s libovolným výběrem (RAM), pak znovu uloženy do vnitřní paměti s libovolným výběrem (RAM) před provedením DEMODB. A to proto, že vybuzená lineární prognostika (RELP) používá vnitřní paměť s libovolným výběrem (RAM).
Když je přijato přerušení vysílacích hodin na lince 26e procesorovým čipem 12, úloha modemového zpracování způsobí, že čtyři přijaté vysílací datové vzorky jsou přečteny a pak umístěny v kruhové vyrovnávací paměti pro zpracování demodulační procedurou. To umožní provádění dalších úloh během přijímání vzorků příjmu.
I
Úloha modemového zpracování obdrží přerušovací signál přijímacích hodin na lince 26e z čipu 16 jednotkové odezvy na impulz každých 62,5 mikrosekund během příjmu bloku. Přerušovací hodinový signál je během čekání nebo přenášení bloků maskován firemním mikroprogramovým vybavením procesorového čipu.
Úloha modemového zpracování přijme přerušovací signál vysílacích hodin na lince 26f z čipu 16 jednotkové odezvy na impulz pouze v průběhu přenosu bloků. Přerušovací signál vysílacích hodin říká procesorovému čipu 12, kdy poslat nový vysílací symbol do čipu jednotkové odezvy.
Úloha modemového zpracování přečte čtyři vzorky z přijímací vzorkové vyrovnávací paměti 35 v čipu 16 jednotkové odezvy během každého přerušení přijímacích hodin na lince 26e. Úloha modemového zpracování nuluje vstupy a výstupy adresových čítačů do vyrovnávací paměti na začátku přijatého bloku.
Úloha modemového zpracování vyšle vysílací symboly do vysílací symbolové paměti 36 v čipu 16 jednotkové odezvy na impulz.
Úloha modemového zpracování dodá data do obvodu zlomkového časování v přijímacím časovacím modulu 39 v čipu 16 jednotkové odezvy, který je použit, aby srovnal přerušovací signál přijímacích hodin na lince 26e s přenosem základní stanice.
Úloha modemového zpracování také synchronizuje frekvenci přímého číslicového syntetizéru s přenosovou frekvenci základní stanice.
-23CZ 285903 B6
Úloha modemového zpracování zahrnuje podle obr. 5 následující moduly: řídicí modul 101, školicí modul 102, modul 103 shromaždování frekvencí, modul 104 synchronizace bitů, hlasový demodulační modul 105, modul 106 přijímání symbolů a modul 107 vysílání.
Řídicí modul 101 je řídicí úlohou úlohy modemového zpracování. Čte řídicí slovo úlohy modemového zpracování z paměti s libovolným výběrem (RAM) a volá další standardní programy podle řídicího slova.
Školicí modul 102 počítá vektor komplexu 28 koeficientů filtru jednotkové odezvy na impulz. Je aktivován v čekacím režimu po zapnutí a asi každé tři hodiny. Školicí vysílač, implementovaný úlohou modemového zpracování, je aktivován ve smyčkovém režimu, aby poslal jistý sled symbolů. Sled je poslán zpět do školicího přijímače, implementovaného úlohou modemového zpracování, v normálním režimu, v režimu předstihu a zpoždění časování a v horním a dolním sousedním kanále.
Školicí přijímač používá vzorky vstupního tvaru signálu, aby vytvořil kladnou konečnou symetrickou matici A řádu 28. Také vektor V z 28 mi slov je vytvořen z přijímaných vzorků.
Koeficienty vektoru jsou dány rovnicí:
C = A’’V /10/
Koeficient B je pak počítán podle algoritmu B = A~’, daný A.
Školicí vysílač je aktivován ve smyčkovém režimu, aby vysílal pět podobných párů sledů. Každý pár sestává z následujících dvou sledů:
I sled: 9 nulových symbolů, „i“, 22 nulových symbolů,
Q sled: 9 nulových symbolů, ,j“, 22 nulových symbolů, „i“ může být jakýkoliv symbol,, j“ je symbol, který se liší od „i“ o 90 stupňů.
Zpracovatelské úlohy přijímače jsou:
Nastavit automatické řízení zesílení tak, že špičky signálu v normálním režimu jsou od 50 ti do 70 ti procent maxima. Automatické řízení zesílení je zvýšeno o 23 db pro 4. a 5. režim.
Číst a uložit vstupní vzorky. Prvních 32 vzorků je vymazáno a následujících 64 vzorků je uloženo, pro každou sekvenci.
Postavit matici A(28,28). Následující postup je udělán v normálním režimu:
A(I,J) = A(I,J) + ΣΧ(4Ν-Ι) * X(4N-J) /11/
Součet platí pro všechna N, která vyhovují podmínce:
0<= 4N-I < 64 & 0<= 4N-J <64 /12/
Pro předsunuté a zpožděné sekvence je prováděn ten stejný postup s výjimkou, že člen, vycházející zN=8, není přičten. V horním a spodním sousedním kanále kanálových sekvencí je proveden následující postup:
-24CZ 285903 B6
A(I,J) = A(I,J) + ΣΧ(2Ν-Ι) * X(2N-J)
Součet platí pro všechna N, která vyhovují podmínce:
0<= 2N-I < 64 & 0<= 2N-J < 64
Vytvořme vektor V(1:28) ze vzorků prvního páru sledu:
Re{V(I)} = X(32-I), kde X jsou vzorky prvního (I) sledu.
Im{V(I)} = X(32-I), kde X jsou vzorky druhého (Q) sledu.
Najděme koeficienty vektoru C řešením rovnice:
AxC-V=0 /13/ /14/ /15/
Kroky tohoto postupu jsou lépe popsány v US Patentu č. 4 644 561, který podal 17. února 1987 Eric Paneth, David N. Critchlow a Moshe Yehushua.
Frekvenční shromažďovací modul 103 je v činnosti při příjmu řídicího kanálu, aby synchronizoval frekvenci jednotky RX s frekvencí přenosu základní stanice. To je uděláno nastavením výstupu řídicího slova přímého číslicového syntetizéru, dokud nejsou energie signálů obou bočních přijímaných pásem stejné. Potom vysílací frekvence přímého číslicového syntetizéru jsou nastaveny podle vypočítaných frekvenčních odchylek.
Pokud procedura neuspěje v dosažení frekvenční synchronizace, je do stavového slova umístěn odpovídající chybový kód.
Modul 104 synchronizace jev chodu při příjmu řídicího rádiového kanálu a po dokončování frekvenčního shromažďování. Určitý vzorek je přenášen v prvních 44 symbolech v přenosu řídicího rádiového signálu ze základní stanice a toto je použito tímto modulem k vypočítání odchylek přijímacích hodin ze správných vzorkových časů. Tato odchylka je použita k nastavení časování přijímacích hodin.
Modul 105 hlasové demodulace je aktivován k demodulování hlasovým blokem. Taje rezidentní v pomalé paměti typu EPROM a její funkce je rozdělena mezi dvě procedury DEMODA a DEMODB.
Funkce DEMODA obsahují parametry inicializace pro modul 106 příjmu symbolů; volání symbolového přijímacího modulu ke zpracování přijímaných symbolů pro vyrovnávací paměť A a ukládání proměnných ve vnější paměti s libovolným výběrem typu RAM před ukončením.
Funkce DEMODB obsahují vkládání proměnných z vnější paměti s libovolným výběrem typu RAM do vnitřní paměti s libovolným výběrem typu RAM; volání symbolového přijímacího modulu ke zpracování přijímacích symbolů pro vyrovnávací paměť B a určování kvality spojení a dalších informací po přijmutí všech symbolů v bloku.
Modul 106 přijímání symbolů je vložen do paměti s libovolným výběrem typu RAM, když úloha řídicího kanálu jde do hlasového režimu. Je volán procedurou DEMODA nebo DEMODB, aby provedl následující: (1) čtení I a Q vzorků z kruhové vyrovnávací paměti; (2) filtrování jednotkovou odezvou na impulz I a Q vzorků; (3) určení přenášených symbolů a jejich uložení do vyrovnávací paměti; (4) provádění fázově uzamčené smyčky pro synchronizaci přímého
-25CZ 285903 B6 číslicového syntetizéru s přijímaným signálem; (5) provádění algoritmu sledování bitů; (6) výpočet automatického řízení zesílení a (7) akumulování dat pro výpočet kvality propojení.
Vysílací modul 107 obsahuje obslužný přerušovací program pro přerušovací signál vysílacích hodin, přijímaný na lince 26e z čipu 16 jednotkové odezvy na impulz, který se objevuje jednou za dva symboly během přenášení bloku. Funkce vysílacího modulu 107 obsahuje: (1) rozbalení vysílaného symbolu z vyrovnávací paměti vybuzené lineární prognostiky; (2) provádění na něm inverzního Greyova kódování; (3) jeho přičítání k předchozí přenášené fázi (kvůli přenosu diferenčního klíčování fázového posuvu); a (4) jeho posílání do vysílací vyrovnávací paměti v čipu 16 jednotkové odezvy na impulz.
Interface úlohy modemového zpracování do úloh základního pásma je prováděno pomocí řídicích a stavových slov a dat, uložených v sdílené paměti. Procedury, vyžadující rychlé provádění, jsou vloženy, je-li třeba, do rychlé vyrovnávací paměti. Tyto procedury obsahují přerušovací obslužný program, demodulaci symbolů, shromažďování řídicího rádiového kanálu a demodulaci binárního klíčování fázového posuvu.
Řídicí program úlohy modemového zpracování nebude čekat na start přijímaného bloku, aby četl a dekódoval řídicí slovo, ale udělá to okamžitě, když bude volán.
TMS320C25 jde do režimu snížení příkonu když se provádí čekací povel. Mikroprogramové vybavení, aby uchovalo energii, bude v čekacím režimu většinu času, když není žádný telefonní hovor. Tak po nulování hlavní dohlížecí program shromáždí synchronizaci řídicího rádiového kanálu, pak jde do čekacího režimu, dokud předem určené přerušení nezpůsobí, aby byl proveden odpovídající obslužný program. Když pracuje v režimu snížení příkonu, TMS320C25 vstoupí do klidového stavu a vyžaduje jen zlomek energie, kterou normálně potřebuje k napájení zařízení. Zatímco je v režimu snížení příkopu, všechny vnitřní obsahy procesoru jsou udržovány, aby umožnily operaci pokračovat beze změny, je-li režim výpadku napájení ukončen. Při příjmu přerušení procesorový čip 12 dočasně ukončí režim snížení příkonu a obnovuje normální práci na minimální čas jedné smyčky hlavního cyklu. Požadavky režimu snížení příkonu jsou kontrolovány na konci hlavní smyčky pokaždé, aby určily, zdali vrátit účastnickou jednotku do režimu snížení příkonu nebo ne.
Hodiny bloků jsou založeny na hardwarově generovaném časování bloků. Když značka bloků spustí přerušení, program zvýší hodiny o jeden krok. Každá hodinová značka představuje čas ll,25ms.
Přijímací a přenášecí funkce UART nejsou řízeny přerušením, ale jsou řízeny softwarem pozadí (řídí vkládání kódu do procesoru a zabraňuje ztrátě přerušovacích podmínek). Prováděcí kód podporuje XON/XOFF protokol zachycením těchto znaků přímo a ihned a tím uvádí do chodu nebo vyřazuje z chodu UART přenos podle potřeby. Rychlost přijímací a vysílací operace je určena pomocí vnějšího přepínače DIP. Typická rychlost příjmu dat je při 9 600 baud. Kruhová paměť se používá křížení vysílání UARTu. Software pozadí periodicky kontroluje frontu a spouští přenos, není-li prázdná. Činí tak posíláním bytů do UARTu jednoho po druhém, dokud fronta není prázdná.
Vidlicový přepínač je vzorkován TMS320C25 přerušovacím programem vnitřního časovače. 1,5 ms vzorková perioda je použita pro simulování DC signalizace. Toto přerušení je zarovnáno do rámcového časování od začátku každého rámce a proto jeho frekvence je fázově uzamčena na základní stanici, aby zabránila ztrátě dat podběhem nebo přeplněním paměti vidlicového přepínače. Pro každé přerušení vstupuje do 60 ti bitové vyrovnávací paměti vidlicového přepínače bit (z účastnického obvodového rozhraní linky), představující detekční signál vidlicového přepínače. Vzorková paměť vidlicového přepínače je jednou za 45 ms během
-26CZ 285903 B6 normální operace přezkoumána úlohou účastnického řízení. Toto přerušení umožňuje software v každém okamžiku.
Claims (20)
1. Způsob vytvoření duplexního spojení pomocí účastnické jednotky pro bezdrátový digitální účastnický a telefonní spojovací systém s využitím vysílacích a přijímacích informací účastnické jednotky, s možností spojení účastnické jednotky s druhou jednotkou v rámci tohoto systému, pomocí řady vysokofrevenčních kmitočtů vybraného pásma, vyznačující se tím, že se zvolí vybraný kmitočet z řady kmitočtů pro spojení účastnické jednotky s druhou jednotkou, vytvoří se první spojovací signál s vybraným kmitočtem, nesoucí vysílací informaci duplexního spojení, dále se přenese první spojovací signál z účastnické jednotky do druhé jednotky, dále se účastnickou jednotkou přijme druhý spojovací signál, nesoucí přijímací informaci duplexního spojení z druhé jednotky, dále se účastnickou jednotkou zpracuje druhý spojovací signál odstraněním nosného kmitočtu a vydáním přijímací informace, přičemž při vytváření prvního spojovacího signálu se generuje analogový signál základního vysokofrekvenčního kmitočtu, dále se základní vysokofrekvenční kmitočet porovnává s vybraným kmitočtem, zvoleným v této operaci, a stanoví se kmitočet mezifrekvenčního kmitočtu, potřebného ke zvýšení hodnoty základního kmitočtu na hodnotu. vybraného kmitočtu, dále se generuje číslicový signál mezifrekvenčního kmitočtu, mající stanovený kmitočet, a číslicový signál mezifrekvenčního kmitočtu se převádí na analogový signál a výsledný signál se kombinuje se signálem základního vysokofrekvenčního kmitočtu a vytvoří se tak nosný signál s vybraným kmitočtem.
2. Způsob podle nároku 1, vyznačující se tím, že přijatý druhý spojovací signál se zpracuje střádáním dať fázových přírůstků ze druhého spojovacího signálu a vytvoří se digitalizované fázové hodnoty, přičemž při vytváření prvního spojovacího signálu se generuje číslicový signál mezifrekvenčního kmitočtu, založený na digitalizovaných fázových hodnotách pomocí předem definovaných hodnoty, uložených v paměti.
3. Způsob podle nároku 1 nebo 2, vyznačující se tím, že při vytváření prvního spojovacího signálu se překóduje vysílací informace do číslicových vstupních symbolů, dále se moduluje číslicový signál mezifrekvenčního kmitočtu s číslicovými vstupními symboly a vytvoří se modulovaný signál mezifrekvenčního kmitočtu, a dále se převádí modulovaný číslicový signál mezifrekvenčního kmitočtu na analogový signál a výsledky se kombinují se signálem základního vysokofrekvenčního kmitočtu a vytvoří se první spojovací signál, přičemž při zpracování druhého spojovacího signálu se filtruje číslicový signál mezifrekvenčního kmitočtu pomocí obvodu (69) úpravy šumu a získaný druhý spojovací signál se demoduluje odfiltrovaným číslicovým signálem mezifrekvenčního kmitočtu.
4. Účastnická jednotka pro bezdrátový digitální účastnický a telefonní spojovací systém k provádění způsobu podle nároků 1 až 3, obsahující procesorový čip (12), připojený k oscilátoru (22) a k účastnickému linkovému obvodu a kodéru-dekodéru (11), který je připojený k telefonnímu propojovacímu mezičlánku (10), připojenému k telefonnímu přístroji (32) a k vyzváněcímu obvodu (21), kde vyzváněcí obvod (21) je dále připojen linkou (31) k čipu (16) konečné odezvy impulzu, kde čip (16) konečné odezvy impulzu je připojen linkou (27) k analogově číslicovému převodníku (19), linkou (30) je připojen k rádiu (20), linkou (26) je připojen k procesorovému čipu (12) a linkou (29) je připojen k účastnickému linkovému obvodu a kodéru-dekodéru (11), přičemž čip (16) konečné odezvy impulzu je také pomocí procesorové sběrnice (25) propojen s procesorovým čipem (12) a dále s pomalou pamětí (14), s rychlou
-27CZ 285903 B6 pamětí (13) a adresovým dekodérem (15), přičemž rádio (20) je také připojeno k analogově číslicovému převodníku (19) a k číslicově analogovému převodníku (18), přičemž adresový dekodér (15) je také připojen krychle paměti (13), vyznačující se tím, že dále obsahuje čip (17) číslicového mezifrekvenčního kmitočtu pro syntetizování číslicových mezifrekvenčních kmitočtů a pro kombinování filtrovaných číslicových symbolů s vybraným syntetizovaným číslicovým mezifrekvenčním kmitočtem, přičemž čip (17) číslicového mezifrekvenčního kmitočtu je linkami (23) a (24) připojen k čipu (16) konečné odezvy impulzu, linkou (71) je připojen k číslicově analogovému převodníku (18), linkou (72) je připojen k rádiu (20) a dále je připojen k procesorové sběrnici (25).
5. Účastnická jednotka podle nároku 4, vyznačující se tím, že procesorová sběrnice (25) je propojena s ladicími registry (65), s řídicími registry (64) a s procesorovým dekódovacím modulem (61), přičemž ladicí registry (65) jsou také připojeny linkou (82) k fázovému střádači (66), kteiý je připojen linkou (83) ke generátoru (67) číslicového mezifrekvenčního kmitočtu, který je připojen linkou (84) a (85) k modulátoru (68), který je připojen linkou (80) a (81) k interpolátoru (63), který je připojen linkami (77) a (78) k propojovacímu obvodu (62) filtru konečné odezvy impulzu, který je linkami (24a) a (24b) připojen k vysílacímu filtru (42) konečné odezvy impulzu v čipu (16) konečné odezvy impulzu, přičemž modulátor (68) je dále připojen linkou (87) k obvodu (69) úpravy šumu, který je připojen linkou (71b) k číslicově analogovému převodníku (18), přičemž vnitřní sběrnice (76) číslicového mezifrekvenčního kmitočtu je propojena s ladicími registry (65), s řídicími registry (64) a s procesorovým dekódovacím modulem (61), a přičemž interpolátor (63) je také připojen linkou (74) ke generátoru (60) hodinových impulzů, který je také připojen linkou (72) k rádiu (20), linkou (71a) k číslicově analogovému převodníku (18) a dále linkami (23a) a (23b) k čipu (16) konečné odezvy impulzu, ke kterému je také připojen linkou (24c) procesorový dekódovací modul (61).
6. Účastnická jednotka podle nároku 5, vyznačující se tím, že procesorová sběrnice (25) je také propojena s řídicími a stavovými registry (36), s přijímacím časovacím modulem (39), s přijímací vzorkovací vyrovnávací pamětí (35), s dekodérem (34) vnitřních adres, s dekodérem (37) vnějších adres, s vysílacím časovacím modulem (40) a s vysílacím filtrem (42) konečné odezvy impulzu, přičemž vnitřní sběrnice (48) konečné odezvy impulzu je propojena s řídicími a stavovými registry (36), s vysílacím časovacím modulem (40), s přijímacím časovacím modulem (39), s přijímací vzorkovací vyrovnávací pamětí (35), s dekodérem (34) vnitřních adres, s přijímací vzorkovací vyrovnávací pamětí (35), s dekodérem (34) vnitřních adres, s vyzváněcím řídicím modulem (45) a s časovači jednotkou (38), přičemž přijímací časovači modul (39) je také připojen linkou (49) k přijímací vzorkovací vyrovnávací paměti (35), linkou (54) k vysílacímu časovacímu modulu (40), linkou (52) kčasovacímu modulu (44) kodéru-dekodéru, linkou (27b) k analogově číslicovému převodníku (19) a linkami (26a) a (26b) k procesorovému čipu (12), přičemž vysílací časovači modul (40) je také připojen linkou (30) k rádiu (20), linkou (26a) k procesorovému čipu (12) a linkou (56) k vysílacímu filtru (42) konečné odezvy impulzu, a dále výstupní vyrovnávací paměť (33) je připojena linkou (47) k časovacímu modulu (44) kodéru-dekodéru a k vysílacímu filtru (42) konečné odezvy impulzu, a linkami (23a) a (23b) k časovači jednotce (38) a ke generátoru (60) hodinových impulzů čipu (17) číslicového mezifrekvenčního kmitočtu, přičemž časovači modul (44) kodéru-dekodéru je také připojen linkami (29a) a (29b) k účastnickému linkovému obvodu a kodéru-dekodéru (11), a vyzváněcí řídicí modul (45) je také připojen linkou (29c) k účastnickému linkovému obvodu a kodéru-dekodéru (11) a linkami (31a), (31b) a (31c) k vyzváněcímu obvodu (21), a přijímací vzorkovací vyrovnávací paměť (35) je také připojena linkou (27a) k analogově číslicovému převodníku (19), a časovači jednotka (38) je také připojena linkou (51) ke znovunastavení hardware, a dekodér (37) vnějších adres je propojen procesorovou sběrnicí (25) s čipem (17) číslicového mezifrekvenčního kmitočtu, s univerzálním asynchronním vysílačem-přijímačem a pomalou pamětí (14).
-28CZ 285903 B6
7. Účastnická jednotka podle nároku 5, vyznačující se tím, že generátor (67) číslicového mezifrekvenčního kmitočtu obsahuje dvě permanentní paměti, tvořící vyhledávací tabulky pro generování hrubých a jemných sinusových a kosinusových tvarů signálu.
8. Účastnická jednotka podle nároku 4, vyznačující se tím, že procesorový čip (12) obsahuje převodník kódů, procesor číslicových signálů a syntetizátor, které jsou připojeny k procesorové sběrnici (25).
9. Účastnická jednotka podle nároku 5, vyznačující se tím, že rádio (30) obsahuje místní oscilátor stálého kmitočtu.
10. Účastnická jednotka podle nároku 5, vyznačující se tím, že v generátoru (67) číslicového mezifrekvenčního kmitočtu je zahrnuta paměť, která je obsažena v číslicovém kmitočtovém syntetizátoru, přičemž tato paměť má soubor předem definovaných uložených hodnot amplitudy signálu pro jeden kvadrant, přičemž generátor (67) číslicového mezifrekvenčního kmitočtu je připojen linkou (83) k fázovému střádači (66) pro získání vstupního signálu, obsahujícího fázová data a specifikujícího kvadrant a algebraické znaménko fázových dat, a pro generování sinusových a kosinusových tvarů signálu, přičemž generátor (67) číslicového mezifrekvenčního kmitočtu je také připojen linkami (84), (85) k modulátoru (68) pro kombinaci sinusových a kosinusových tvarů signálu a pro vytvoření číslicového kmitočtu.
11. Účastnická jednotka podle nároku 10, vyznačující se tím, že paměť číslicového kmitočtového syntetizátoru zahrnuje dvě permanentní paměti, přičemž první permanentní paměť obsahuje hodnoty velké úhlové aproximace pro hrubé rozlišení nastavení číslicového kmitočtu a druhá permanentní paměť obsahuje hodnoty malé úhlové aproximace pro jemné rozlišení nastavení číslicového kmitočtu.
12. Účastnická jednotka podle nároku 4, vyznačující se tím, že čip (16) konečné odezvy impulzu obsahujě dekodér (34) vnitřních adres, řídicí a stavové registry (36), vysílací filtr (42) konečné odezvy impulzu, spojené s procesorovým čipem (12), a prostředek k řízení časování vysílacího filtru (42) konečné odezvy impulzu.
13. Účastnická jednotka podle nároku 12, vyznačující se tím, že vysílací filtr (42) konečné odezvy impulzu zahrnuje permanentní paměť, tvořící vyhledávací tabulku filtrovaných číslicových vstupních symbolů, vytvářející číslicové vstupní symboly procesorového čipu (12).
14. Účastnická jednotka podle nároku 12, vyznačující se tím, že čip (16) konečné odezvy impulzu obsahuje přijímací časovači modul (39) a vysílací časovači modul (40), připojené k procesorovému čipu (12) pro časování překódovacích a syntetizujících operací.
15. Účastnická jednotka podle nároku 12, vyznačující se tím, že obsahuje vyzváněcí řídicí modul (45), operativně připojený k řídicím a ke stavovým registrům (36), připojeným k procesorovému čipu (12) pro řízení vyzváněcího obvodu (21).
16. Účastnická jednotka podle nároku 12, vyznačující se tím, že obsahuje časovači jednotku (38), operativně připojenou k řídicím a stavovým registrům (36), připojeným k procesorovému čipu (12) pro jeho znovunastavení.
17. Účastnická jednotka podle nároku 12, vyznačující se tím, že obsahuje přijímací vzorkovací vyrovnávací paměť (35), operativně spojenou s procesorovým čipem (12), pro ukládání přijatých vzorků dat před jejich výstupem do procesorového čipu (12).
-29CZ 285903 B6
18. Účastnická jednotka podle nároku 12, vyznačující se tím, že obsahuje výstupní vyrovnávací paměť (33) pro příjem a ukládání signálu časového generátoru a progresivního signálu a pro příjem a znovunastavení signálu z časovači jednotky (38).
5
19. Účastnická jednotka podle nároku 12, vyznačující se tím, že obsahuje dekodér (37) vnějších adres, operativně připojený k procesorovému čipu (12) pro přístup k vybraným složkám účastnické jednotky.
20. Účastnická jednotka podle nároku 12, vyznačující se tím, že čip (16) konečné io odezvy impulzu obsahuje dekodér (34) vnitřních adres, operativně propojený pomocí procesorové sběrnice (25) s přijímacím časovacím modulem (39), s vysílacím časovacím modulem (40), s řídicími a stavovými registry (36), s přijímací vzorkovací vyrovnávací paměti (35) a s procesorovým čipem (12) pro operativní řízení čipu (16).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/394,497 US5008900A (en) | 1989-08-14 | 1989-08-14 | Subscriber unit for wireless digital subscriber communication system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS385690A3 CS385690A3 (en) | 1992-01-15 |
| CZ285903B6 true CZ285903B6 (cs) | 1999-11-17 |
Family
ID=23559212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS903856A CZ285903B6 (cs) | 1989-08-14 | 1990-08-06 | Účastnická jednotka pro bezdrátovou komunikaci se základní stanicí v bezdrátovém digitálním účastnickém systému |
Country Status (29)
| Country | Link |
|---|---|
| US (2) | US5008900A (cs) |
| JP (1) | JP2939825B2 (cs) |
| KR (1) | KR950010319B1 (cs) |
| CN (1) | CN1016553B (cs) |
| AU (1) | AU616849B2 (cs) |
| BE (1) | BE1005310A5 (cs) |
| BR (1) | BR9003984A (cs) |
| CA (1) | CA2022128C (cs) |
| CZ (1) | CZ285903B6 (cs) |
| DE (1) | DE4025771C2 (cs) |
| DK (1) | DK176895B1 (cs) |
| ES (1) | ES2025489A6 (cs) |
| FI (1) | FI111308B (cs) |
| FR (1) | FR2652464B1 (cs) |
| GB (1) | GB2235854B (cs) |
| HU (1) | HU210891B (cs) |
| IL (2) | IL95207A (cs) |
| IT (1) | IT1248619B (cs) |
| MX (2) | MX165585B (cs) |
| MY (1) | MY111041A (cs) |
| NL (1) | NL193013C (cs) |
| NO (1) | NO307239B1 (cs) |
| NZ (1) | NZ234689A (cs) |
| PL (1) | PL166789B1 (cs) |
| PT (1) | PT94975B (cs) |
| RU (3) | RU2154360C2 (cs) |
| SE (2) | SE512590C2 (cs) |
| YU (1) | YU155690A (cs) |
| ZA (1) | ZA906047B (cs) |
Families Citing this family (82)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5146473A (en) | 1989-08-14 | 1992-09-08 | International Mobile Machines Corporation | Subscriber unit for wireless digital subscriber communication system |
| US5008900A (en) * | 1989-08-14 | 1991-04-16 | International Mobile Machines Corporation | Subscriber unit for wireless digital subscriber communication system |
| FR2669480B1 (fr) * | 1990-11-15 | 1994-04-08 | Alcatel Radiotelephone | Circuit de traitement du signal pour le systeme de radiotelephone cellulaire numerique europeen. |
| DE4106928A1 (de) * | 1991-03-05 | 1992-09-10 | Blaupunkt Werke Gmbh | Autoradio |
| KR940007469B1 (ko) * | 1991-05-23 | 1994-08-18 | 삼성전자 주식회사 | 이동 무선전화기에 있어서 주파수 소스회로 |
| FI89845C (fi) * | 1991-09-04 | 1993-11-25 | Nokia Mobile Phones Ltd | Koppling foer alstring av saendningssignal i en radiotelefon |
| US5390180A (en) * | 1991-10-10 | 1995-02-14 | Nec America, Inc. | SONET DS-N desynchronizer |
| DE69227820T2 (de) * | 1991-10-10 | 1999-05-12 | Nec Corp | Sonet DS-N-Desynchronisiereinrichtung |
| US5289464A (en) * | 1992-09-21 | 1994-02-22 | At&T Bell Laboratories | Frequency-multiplexed cellular telephone cell site base station and method of operating the same |
| US5546383A (en) | 1993-09-30 | 1996-08-13 | Cooley; David M. | Modularly clustered radiotelephone system |
| US5412352A (en) * | 1994-04-18 | 1995-05-02 | Stanford Telecommunications, Inc. | Modulator having direct digital synthesis for broadband RF transmission |
| US6418131B1 (en) | 1994-06-17 | 2002-07-09 | Lake Communications Limited | Spectrum monitoring for PSTN subscribers |
| US6404761B1 (en) | 1994-06-17 | 2002-06-11 | Home Wireless Networks, Inc. | Communications webs with personal communications links for PSTN subscribers |
| US5555258A (en) * | 1994-06-17 | 1996-09-10 | P. Stuckey McIntosh | Home personal communication system |
| US6058104A (en) * | 1994-06-17 | 2000-05-02 | Home Wireless Networks, Inc. | Communications webs for PSTN subscribers |
| DK1096692T3 (da) | 1994-07-21 | 2003-01-27 | Interdigital Tech Corp | Intern temperaturregulering af abonnentterminal |
| US6775531B1 (en) * | 1994-07-21 | 2004-08-10 | Interdigital Technology Corporation | Subscriber terminal temperature regulation |
| US6243399B1 (en) | 1994-07-21 | 2001-06-05 | Interdigital Technology Corporation | Ring signal generator |
| US5754597A (en) * | 1994-12-29 | 1998-05-19 | Motorola, Inc. | Method and apparatus for routing a digitized RF signal to a plurality of paths |
| US5854813A (en) * | 1994-12-29 | 1998-12-29 | Motorola, Inc. | Multiple access up converter/modulator and method |
| AU695320B2 (en) * | 1995-04-03 | 1998-08-13 | Motorola, Inc. | Multiple access up converter/modulator and method |
| FI98020C (fi) * | 1995-06-06 | 1997-03-25 | Nokia Mobile Phones Ltd | Digitaalisen signaalin modulointimenetelmä ja modulaattori |
| GB2311194B (en) * | 1996-03-12 | 2000-05-31 | Nokia Mobile Phones Ltd | Transmitting and receiving radio signals |
| US5790658A (en) * | 1996-10-28 | 1998-08-04 | Advanced Micro Devices, Inc. | High performance echo canceller for high speed modem |
| DE19701910A1 (de) * | 1997-01-21 | 1998-07-30 | Siemens Ag | Sende- und Empfangsanordnung für Hochfrequenzsignale |
| US6249155B1 (en) | 1997-01-21 | 2001-06-19 | The Connor Winfield Corporation | Frequency correction circuit for a periodic source such as a crystal oscillator |
| AU6153698A (en) * | 1997-02-26 | 1998-09-18 | Motorola, Inc. | Releasing an aborted call in a cdma system |
| US6347121B1 (en) * | 1997-03-11 | 2002-02-12 | Erkka Sointula | Transmitting and receiving radio signals |
| US5970099A (en) * | 1997-06-06 | 1999-10-19 | Advanced Micro Devices, Inc. | Silent polarity reversal in a communication system |
| US5995849A (en) * | 1997-11-26 | 1999-11-30 | Direct Wireless Communication Corp. | Direct wireless communication system and method of operation |
| US5963549A (en) * | 1997-12-10 | 1999-10-05 | L-3 Communications Corporation | Fixed wireless loop system having baseband combiner predistortion summing table |
| DE19841038C2 (de) * | 1998-09-09 | 2003-01-09 | T Mobile Deutschland Gmbh | Verfahren zur Behandlung verkehrsbezogener Vermittlungsdaten in Vermittlungsknoten von Kommunikationsnetzen |
| US9130810B2 (en) | 2000-09-13 | 2015-09-08 | Qualcomm Incorporated | OFDM communications methods and apparatus |
| US7295509B2 (en) | 2000-09-13 | 2007-11-13 | Qualcomm, Incorporated | Signaling method in an OFDM multiple access system |
| KR100689508B1 (ko) | 2003-09-04 | 2007-03-02 | 삼성전자주식회사 | 통신 시스템에서 핸드오버 수행 방법 |
| HUE026306T2 (en) * | 2004-01-20 | 2016-06-28 | Qualcomm Inc | Synchronized Broadcast / Multiple Transmission Communication |
| JP4563737B2 (ja) * | 2004-07-02 | 2010-10-13 | ルネサスエレクトロニクス株式会社 | パルス幅変調回路 |
| US9137822B2 (en) | 2004-07-21 | 2015-09-15 | Qualcomm Incorporated | Efficient signaling over access channel |
| US9148256B2 (en) | 2004-07-21 | 2015-09-29 | Qualcomm Incorporated | Performance based rank prediction for MIMO design |
| KR100617732B1 (ko) | 2004-10-26 | 2006-08-28 | 삼성전자주식회사 | 이동 통신 시스템에서 인접 기지국 광고 메시지 송/수신 방법 및 시스템 |
| US9246560B2 (en) | 2005-03-10 | 2016-01-26 | Qualcomm Incorporated | Systems and methods for beamforming and rate control in a multi-input multi-output communication systems |
| US9154211B2 (en) | 2005-03-11 | 2015-10-06 | Qualcomm Incorporated | Systems and methods for beamforming feedback in multi antenna communication systems |
| US8446892B2 (en) | 2005-03-16 | 2013-05-21 | Qualcomm Incorporated | Channel structures for a quasi-orthogonal multiple-access communication system |
| US9461859B2 (en) | 2005-03-17 | 2016-10-04 | Qualcomm Incorporated | Pilot signal transmission for an orthogonal frequency division wireless communication system |
| US9520972B2 (en) | 2005-03-17 | 2016-12-13 | Qualcomm Incorporated | Pilot signal transmission for an orthogonal frequency division wireless communication system |
| US9143305B2 (en) | 2005-03-17 | 2015-09-22 | Qualcomm Incorporated | Pilot signal transmission for an orthogonal frequency division wireless communication system |
| US9184870B2 (en) | 2005-04-01 | 2015-11-10 | Qualcomm Incorporated | Systems and methods for control channel signaling |
| US9408220B2 (en) | 2005-04-19 | 2016-08-02 | Qualcomm Incorporated | Channel quality reporting for adaptive sectorization |
| US9036538B2 (en) | 2005-04-19 | 2015-05-19 | Qualcomm Incorporated | Frequency hopping design for single carrier FDMA systems |
| US20060240784A1 (en) * | 2005-04-22 | 2006-10-26 | Qualcomm Incorporated | Antenna array calibration for wireless communication systems |
| US8879511B2 (en) | 2005-10-27 | 2014-11-04 | Qualcomm Incorporated | Assignment acknowledgement for a wireless communication system |
| US8565194B2 (en) | 2005-10-27 | 2013-10-22 | Qualcomm Incorporated | Puncturing signaling channel for a wireless communication system |
| US8611284B2 (en) | 2005-05-31 | 2013-12-17 | Qualcomm Incorporated | Use of supplemental assignments to decrement resources |
| US8462859B2 (en) | 2005-06-01 | 2013-06-11 | Qualcomm Incorporated | Sphere decoding apparatus |
| US8599945B2 (en) | 2005-06-16 | 2013-12-03 | Qualcomm Incorporated | Robust rank prediction for a MIMO system |
| US8498669B2 (en) * | 2005-06-16 | 2013-07-30 | Qualcomm Incorporated | Antenna array calibration for wireless communication systems |
| US9179319B2 (en) | 2005-06-16 | 2015-11-03 | Qualcomm Incorporated | Adaptive sectorization in cellular systems |
| US8885628B2 (en) | 2005-08-08 | 2014-11-11 | Qualcomm Incorporated | Code division multiplexing in a single-carrier frequency division multiple access system |
| US9209956B2 (en) | 2005-08-22 | 2015-12-08 | Qualcomm Incorporated | Segment sensitive scheduling |
| US20070041457A1 (en) | 2005-08-22 | 2007-02-22 | Tamer Kadous | Method and apparatus for providing antenna diversity in a wireless communication system |
| US8644292B2 (en) | 2005-08-24 | 2014-02-04 | Qualcomm Incorporated | Varied transmission time intervals for wireless communication system |
| US9136974B2 (en) | 2005-08-30 | 2015-09-15 | Qualcomm Incorporated | Precoding and SDMA support |
| DE102005045115A1 (de) * | 2005-09-21 | 2007-04-05 | Siemens Ag | Verfahren und Vorrichtung zum Betrieb eines Kommunikationsendgeräts |
| US8045512B2 (en) | 2005-10-27 | 2011-10-25 | Qualcomm Incorporated | Scalable frequency band operation in wireless communication systems |
| US9225488B2 (en) | 2005-10-27 | 2015-12-29 | Qualcomm Incorporated | Shared signaling channel |
| US9088384B2 (en) | 2005-10-27 | 2015-07-21 | Qualcomm Incorporated | Pilot symbol transmission in wireless communication systems |
| US8582509B2 (en) | 2005-10-27 | 2013-11-12 | Qualcomm Incorporated | Scalable frequency band operation in wireless communication systems |
| US8477684B2 (en) | 2005-10-27 | 2013-07-02 | Qualcomm Incorporated | Acknowledgement of control messages in a wireless communication system |
| US8693405B2 (en) | 2005-10-27 | 2014-04-08 | Qualcomm Incorporated | SDMA resource management |
| US9144060B2 (en) | 2005-10-27 | 2015-09-22 | Qualcomm Incorporated | Resource allocation for shared signaling channels |
| US9225416B2 (en) | 2005-10-27 | 2015-12-29 | Qualcomm Incorporated | Varied signaling channels for a reverse link in a wireless communication system |
| US9172453B2 (en) | 2005-10-27 | 2015-10-27 | Qualcomm Incorporated | Method and apparatus for pre-coding frequency division duplexing system |
| US9210651B2 (en) | 2005-10-27 | 2015-12-08 | Qualcomm Incorporated | Method and apparatus for bootstraping information in a communication system |
| US9118111B2 (en) * | 2005-11-02 | 2015-08-25 | Qualcomm Incorporated | Antenna array calibration for wireless communication systems |
| US8280430B2 (en) * | 2005-11-02 | 2012-10-02 | Qualcomm Incorporated | Antenna array calibration for multi-input multi-output wireless communication systems |
| US8582548B2 (en) | 2005-11-18 | 2013-11-12 | Qualcomm Incorporated | Frequency division multiple access schemes for wireless communication |
| US8831607B2 (en) | 2006-01-05 | 2014-09-09 | Qualcomm Incorporated | Reverse link other sector communication |
| US8380531B2 (en) * | 2008-07-25 | 2013-02-19 | Invivodata, Inc. | Clinical trial endpoint development process |
| US7835401B2 (en) * | 2009-02-18 | 2010-11-16 | Applied Micro Circuits Corporation | System and method for inverse multiplexing using transcoding and frame alignment markers |
| CN101895503B (zh) * | 2010-07-26 | 2014-04-30 | 中兴通讯股份有限公司 | 一种用于lte基站侧的信号处理方法及装置 |
| US9002973B2 (en) * | 2011-10-21 | 2015-04-07 | Fisher Controls International Llc | Delayed publishing in process control systems |
| CN108615429B (zh) * | 2018-06-26 | 2024-03-22 | 宗仁科技(平潭)股份有限公司 | 一种用于枪声和爆炸声模拟器的集成电路及装置 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4123774A (en) * | 1977-02-07 | 1978-10-31 | Basf Aktiengesellschaft | Color signal encoding methods and apparatus for video recording and playback |
| DE3007907A1 (de) * | 1980-03-01 | 1981-09-17 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Digitaler empfaenger |
| US4754340A (en) * | 1983-11-01 | 1988-06-28 | Matsushita Electric Industrial Co., Ltd. | Method of reproducing a chrominance signal from a previously low-range-converted chrominance signal using comb filtering and sampling |
| NL8402319A (nl) * | 1984-07-23 | 1986-02-17 | Philips Nv | Inrichting voor het genereren van een hoekgemoduleerd draaggolfsignaal van constante amplitude in responsie op datasignalen. |
| NL8402318A (nl) * | 1984-07-23 | 1986-02-17 | Philips Nv | Inrichting voor het genereren van een hoekgemoduleerd draaggolfsignaal van constante amplitude in responsie op datasignalen. |
| GB8505527D0 (en) * | 1985-03-04 | 1985-04-03 | Digital Equipment Corp | Digitally implemented modulators |
| US4644561A (en) * | 1985-03-20 | 1987-02-17 | International Mobile Machines Corp. | Modem for RF subscriber telephone system |
| US4893316A (en) * | 1985-04-04 | 1990-01-09 | Motorola, Inc. | Digital radio frequency receiver |
| GB2176362B (en) * | 1985-06-06 | 1989-12-06 | Gen Electric Plc | Digital mixing apparatus |
| US4675882A (en) * | 1985-09-10 | 1987-06-23 | Motorola, Inc. | FM demodulator |
| AU591181B2 (en) * | 1985-09-03 | 1989-11-30 | Motorola, Inc. | Digital radio frequency receiver |
| US4962510A (en) * | 1986-04-15 | 1990-10-09 | Terra Marine Engineering, Inc. | Phase modulated system with phase domain filtering |
| US4825448A (en) * | 1986-08-07 | 1989-04-25 | International Mobile Machines Corporation | Subscriber unit for wireless digital telephone system |
| DE3644066C2 (de) * | 1986-08-07 | 2000-03-02 | Interdigital Tech Corp | Teilnehmereinheit für ein drahtloses digitales Telefonsystem |
| US4777633A (en) * | 1987-08-14 | 1988-10-11 | International Mobile Machines Corp. | Base station for wireless digital telephone system |
| US4811420A (en) * | 1987-07-08 | 1989-03-07 | International Mobile Machines Corporation | Initialization of communication channel between a subsciber station and a base station in a subscriber communication system |
| US4926130A (en) * | 1988-01-19 | 1990-05-15 | Qualcomm, Inc. | Synchronous up-conversion direct digital synthesizer |
| US4905177A (en) * | 1988-01-19 | 1990-02-27 | Qualcomm, Inc. | High resolution phase to sine amplitude conversion |
| US4873500A (en) * | 1988-04-29 | 1989-10-10 | Motorola, Inc. | Phase accumulation continuous phase modulator |
| US5121412A (en) * | 1989-01-03 | 1992-06-09 | Motorola, Inc. | All-digital quadrature modulator |
| US5127100A (en) * | 1989-04-27 | 1992-06-30 | Motorola, Inc. | Digital radio communication system and two way radio |
| US5008900A (en) * | 1989-08-14 | 1991-04-16 | International Mobile Machines Corporation | Subscriber unit for wireless digital subscriber communication system |
| US4985684A (en) * | 1989-08-31 | 1991-01-15 | Motorola, Inc. | Fully integrated digital FM discriminator |
| US5028887A (en) * | 1989-08-31 | 1991-07-02 | Qualcomm, Inc. | Direct digital synthesizer driven phase lock loop frequency synthesizer with hard limiter |
| US4965533A (en) * | 1989-08-31 | 1990-10-23 | Qualcomm, Inc. | Direct digital synthesizer driven phase lock loop frequency synthesizer |
| US5045817A (en) * | 1990-09-07 | 1991-09-03 | John Fluke Mfg. Co., Inc. | FM deviation control of direct digital synthesizers |
-
1989
- 1989-08-14 US US07/394,497 patent/US5008900A/en not_active Expired - Lifetime
-
1990
- 1990-07-27 CA CA002022128A patent/CA2022128C/en not_active Expired - Lifetime
- 1990-07-27 IL IL9520790A patent/IL95207A/en unknown
- 1990-07-27 AU AU59876/90A patent/AU616849B2/en not_active Expired
- 1990-07-30 NZ NZ234689A patent/NZ234689A/en unknown
- 1990-08-01 ZA ZA906047A patent/ZA906047B/xx unknown
- 1990-08-01 GB GB9016880A patent/GB2235854B/en not_active Expired - Lifetime
- 1990-08-02 DK DKPA199001850A patent/DK176895B1/da not_active IP Right Cessation
- 1990-08-06 CZ CS903856A patent/CZ285903B6/cs not_active IP Right Cessation
- 1990-08-08 HU HU904933A patent/HU210891B/hu not_active IP Right Cessation
- 1990-08-10 ES ES9002169A patent/ES2025489A6/es not_active Expired - Fee Related
- 1990-08-10 NO NO903529A patent/NO307239B1/no not_active IP Right Cessation
- 1990-08-13 PT PT94975A patent/PT94975B/pt not_active IP Right Cessation
- 1990-08-13 JP JP2211757A patent/JP2939825B2/ja not_active Expired - Lifetime
- 1990-08-13 RU RU97122268/09A patent/RU2154360C2/ru active
- 1990-08-13 BR BR909003984A patent/BR9003984A/pt not_active IP Right Cessation
- 1990-08-13 SE SE9002624A patent/SE512590C2/sv not_active IP Right Cessation
- 1990-08-13 RU RU97122267/09A patent/RU2159007C2/ru not_active IP Right Cessation
- 1990-08-13 NL NL9001816A patent/NL193013C/nl not_active IP Right Cessation
- 1990-08-13 YU YU155690A patent/YU155690A/sh unknown
- 1990-08-13 RU SU4830837A patent/RU2138122C1/ru active
- 1990-08-13 FI FI903986A patent/FI111308B/fi active IP Right Grant
- 1990-08-13 FR FR9010302A patent/FR2652464B1/fr not_active Expired - Lifetime
- 1990-08-13 MY MYPI90001352A patent/MY111041A/en unknown
- 1990-08-14 CN CN90106818A patent/CN1016553B/zh not_active Expired
- 1990-08-14 MX MX021970A patent/MX165585B/es unknown
- 1990-08-14 BE BE9000789A patent/BE1005310A5/fr not_active IP Right Cessation
- 1990-08-14 DE DE4025771A patent/DE4025771C2/de not_active Expired - Lifetime
- 1990-08-14 PL PL90286482A patent/PL166789B1/pl unknown
- 1990-08-14 IT IT04822790A patent/IT1248619B/it active IP Right Grant
- 1990-08-14 KR KR1019900012493A patent/KR950010319B1/ko not_active IP Right Cessation
-
1992
- 1992-07-30 SE SE9202259A patent/SE516955C2/sv not_active IP Right Cessation
- 1992-09-04 US US07/940,662 patent/US5325396A/en not_active Expired - Lifetime
- 1992-11-23 MX MX9206714A patent/MX9206714A/es unknown
-
1994
- 1994-08-23 IL IL11075794A patent/IL110757A0/xx unknown
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CZ285903B6 (cs) | Účastnická jednotka pro bezdrátovou komunikaci se základní stanicí v bezdrátovém digitálním účastnickém systému | |
| US6587516B2 (en) | Subscriber unit producing a modulated digital frequency | |
| IE67260B1 (en) | Subscriber unit for wireless digital telephone system | |
| US4315330A (en) | Multiple data rate testing of communication equipment | |
| US4307461A (en) | Call processor for a satellite communications controller | |
| EP0035232A2 (en) | Method and apparatus for the initial acquisition of synchronization for a station in a TDMA satellite communication network | |
| GB2270447A (en) | A digital intermediate frequency chip in a subscriber unit for a wireless digital communication system | |
| GB2266646A (en) | A finite impulse response chip for use in a subscriber unit for a wireless digital communication system | |
| CA2137010C (en) | Subscriber unit for wireless digital subscriber communication system | |
| NL194632C (nl) | Abonnee-eenheid voor een draadloos digitaal telefooncommunicatiesysteem. | |
| IL110757A (en) | Subscription unit for wireless digital subscriber communication system | |
| IE67263B1 (en) | An interpolator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| IF00 | In force as of 2000-06-30 in czech republic | ||
| MM4A | Patent lapsed due to non-payment of fee |
Effective date: 20040806 |