PL175315B1 - Układ podtrzymywania danych - Google Patents

Układ podtrzymywania danych

Info

Publication number
PL175315B1
PL175315B1 PL95307287A PL30728795A PL175315B1 PL 175315 B1 PL175315 B1 PL 175315B1 PL 95307287 A PL95307287 A PL 95307287A PL 30728795 A PL30728795 A PL 30728795A PL 175315 B1 PL175315 B1 PL 175315B1
Authority
PL
Poland
Prior art keywords
read
memory
dram
signal
self
Prior art date
Application number
PL95307287A
Other languages
English (en)
Other versions
PL307287A1 (en
Inventor
Rolf Baumeister
Original Assignee
Detewedeutsche Telephonwerke Ag Undco
Deutsche Telephonwerk Kabel
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Detewedeutsche Telephonwerke Ag Undco, Deutsche Telephonwerk Kabel filed Critical Detewedeutsche Telephonwerke Ag Undco
Publication of PL307287A1 publication Critical patent/PL307287A1/xx
Publication of PL175315B1 publication Critical patent/PL175315B1/pl

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/64—Automatic arrangements for answering calls; Automatic arrangements for recording messages for absent subscribers; Arrangements for recording conversations
    • H04M1/65—Recording arrangements for recording a message from the calling party
    • H04M1/6505—Recording arrangements for recording a message from the calling party storing speech in digital form

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Dram (AREA)
  • Power Sources (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

1. Uklad podtrzymywania danych przy zaniku napiecia sieci urzadzenia re- jestrujacego zapytania i przekazujacego od- powiedzi, z cyfrowa pamiecia mowy w koncowych urzadzeniach komunikacyjnych, znamienny tym, ze dynamiczna pamiec (DRAM) zapisu-odczytu o bardzo malym poborze pradu w trybie samoregeneracji jest sterowana przez cyfrowy procesor (DSP) sygnalów poprzez elektroniczny przelacznik (MUX), kondensator podtrzymujacy (C) o bardzo duzej pojemnosci jest dolaczony, równolegle do napiecia zasilania (NT), po- przez tranzystor przelaczajacy (T), do cyfro- wego procesora (DSP) sygnalów i do elektronicznego przelacznika (MUX) jest doprowadzony z centralnego mikrokompute- ra (MC) koncowego urzadzenia komunika- cyjnego sygnal o czestotliwosci 32 kHz. Fi g. 1 PL

Description

Przedmiotem wynalazku jest układ podtrzymywania danych przy zaniku napięcia sieci urządzenia rejestrującego zapytania i przekazującego odpowiedzi, z cyfrową pamięcią mowy w końcowych urządzeniach komunikacyjnych.
Znany jest z niemieckiego opisu patentowego nr 31 18 420A1 układ, w którym w cyfrowej pamięci mowy urządzenia rejestrującego zapytania i przekazującego odpowiedzi, dane mowy są poddawane kompresji przez cyfrowy kompresor sygnałów i wprowadzone do pamięci zapisu-odczytu. Jednak przy tego rodzaju zapamiętywaniu mowy istnieje zależność działania pamięci mowy-odczytu od stałego zasilania energetycznego, ponieważ przy jego zaniku dane są tracone.
Znane jest podtrzymywanie danych przy pomocy, dodatkowego zasilania bateryjnego, co komplikuje budowę układu i wprowadza konieczność usunięcia baterii, po rozładowaniu. Przy tym dłuższe przerwy w zasilaniu energetycznym w sieciach komunikacyjnych są niedopuszczalne.
Znane jest także zastosowanie kondensatora zamiast baterii, jednak jego pojemność jest za mała w przypadku dużego poboru prądu przez standardową pamięć zapisu-odczytu.
W układzie według wynalazku dynamiczna pamięć zapisu-odczytu o bardzo małym poborze prądu w trybie samoregeneracji jest sterowana przez cyfrowy procesor sygnałów poprzez elektroniczny przełącznik. Kondensator podtrzymujący o bardzo dużej pojemności jest dołączony, równolegle do napięcia zasilania, poprzez tranzystor przełączający do cyfrowego procesora sygnałów. Do elektronicznego przełącznika jest doprowadzony z centralnego mikrokomputera końcowego urządzenia komunikacyjnego sygnał o częstotliwości 32 kHz.
Tryb samoregeneracji dynamicznej pamięci zapisu-odczytu przy zaniku napięcia zasilania, jest wyzwalany impulsem wytwarzanym poza dynamiczną pamięcią zapisu-odczytu, w zależności od sygnału częstotliwości 32 kHz z mikrokomputera.
Zaletą wynalazku jest zapewnienie w prosty sposób podtrzymywania danych w pamięci zapisu-odczytu urządzenia rejestrującego zapytania i przekazującego odpowiedzi, z cyfrową pamięcią mowy, bez konieczności wprowadzania baterii, przez określony okres czasu, np. 1 godzinę, dzięki zastosowaniu układu kondensatora podtrzymującego o bardzo dużej pojemności wraz z pamięcią zapisu-odczytu o bardzo małym poborze prądu w trybie samoregeneracji.
Przedmiot wynalazku jest uwidoczniony w przykładzie wykonania na rysunku, na którym fig. 1 przedstawia schemat blokowy urządzenia rejestrującego zapytania i przekazującego
175 315 odpowiedzi z cyfrową pamięcią mowy i fig. 2 - przebiegi napięć impulsowych w urządzeniu z fig. 1, w funkcji czasu.
Figura 1 przedstawia urządzenie rejestrujące zapytania i przekazujące odpowiedzi, zawierające jako pamięć DRAM zapisu-odczytu specjalne pamięci dynamiczne, tzw. Silicon Files, które wykazują w trybie samoregeneracji bardzo mały pobór prądu w porównaniu ze standardową pamięcią dynamiczną zapisu-odczytu. Cyfrowy procesor DSP sygnałów, który poddaje dane kompresji, steruje dynamiczną pamięcią DRAM zapisu-odczytu poprzez elektroniczny przełącznik MUX. To sterowanie zachodzi poprzez linie adresowe CAS, RAS kolumn i wierszy. Z mikrokomputera MC jest doprowadzany do elektronicznego przełącznika MUX w sposób ciągły sygnał o częstotliwości 32 kHz. Mikrokomputer MC jest połączony z cyfrowym procesorem DSP sygnałów poprzez interfejs szeregowy SS i przewód zwrotny RS.
Przy zaniku napięcia sieci, wykrywanym przez nie przedstawione napięcie odzewowe i przekazywanym do mikrokomputera MC jako sygnał V zaniku sieci, jest wymagane, w przypadku właśnie odebranej informacji, zasilanie energią cyfrowego procesora DSP sygnałów tak długo, aż to działanie zostanie prawidłowo przerwane. Taki przebieg może trwać maksymalnie 150 ms. Przy tym jako kondensator podtrzymujący C jest zastosowany kondensator o bardzo małej pojemności, zwykle np. 0,47 F. Kondensator podtrzymujący C jest dołączony do cyfrowego procesora DSP sygnałów równolegle z napięciem zasilania NT poprzez tranzystor przełączający T. Przerwanie działania polega na tym, aby odłączyć od elektronicznego przełącznika MUX, w określonej kolejności, linie adresowe CAS, RAS kolumn i wierszy. Najpierw linia adresowa CAS kolumn jest ustawiana na poziomie niskim i zostaje włączony tryb samoregeneracji dynamicznej pamięci DRAM zapisu-odczytu, a linia adresowa RAS wierszy jest przełączana z częstotliwością 32 kHz. Następnie mikrokomputer MC przesterowuje tranzystor przełączający T tak, że zostaje przerwane zasilanie energetyczne dynamicznego procesora DSP sygnałów przez kondensator podtrzymujący C i jego pozostała energia służy do podtrzymywania danych w pamięci DRAM zapisu-odczytu.
Figura 2 przedstawia przebiegi napięć impulsowych w urządzeniu z fig. 1, w funkcji czasu. Warunki do wytworzenia impulsu SRF w celu rozpoczęciu trybu samoregeneracji pamięci zapisu-odczytu DRAM występująprzy wysokim poziomie linii adresowych kolumn i wierszy, gdy występuje sygnał V zaniku napięcia sieci. Impuls SRF włączający tryb samoregeneracji dynamicznej pamięci zapisu-odczytu DRAM jest wytwarzany poza tą pamięcią, przy czym jest zastosowany sygnał o częstotliwości 32 kHz dla mikrokomputera MC.
Przebieg wytwarzania impulsu SRF trybu samoregeneracji powstaje jak następuje: sygnał Y zaniku napięcia sieci wywołuje wysłanie sygnału zwrotnego DSPRS z mikrokomputera MC do cyfrowego procesora DSP sygnałów. W wyniku tego wszystkie wyjścia sterujące zostają ustawione na poziomie wysokim. Elektroniczny przełącznik MUX zostaje najpierw przesterowany, gdy sygnał o częstotliwości 32 kHz osiągnie poziom wysoki. W ten sposób jest zapewnione, że linia adresowa CAS kolumny jest ustawiana na poziomie niskim. Impuls SRF jest wytwarzany przez mikrokomputer MC w celu przesterowania elektronicznego przełącznika MUX. Przesterowanie przełącznika MUX rozpoczyna tryb samoregeneracji.
Po zakończeniu zaniku napięcia sieci jest wykorzystany wysoki poziom sygnału częstotliwości 32 kHz w celu odwrotnego ustawienia impulsu SRF i elektronicznego przełącznika MUX przez linię adresową CAS kolumny.
175 315
175 315
Fig. 2
175 315
Fig.1
Departament Wydawnictw UP RP. Nakład 90 egz. Cena 2,00 zł

Claims (2)

  1. Zastrzeżenia patentowe
    1. Układ podtrzymywania danych przy zaniku napięcia sieci urządzenia rejestrującego zapytania i przekazującego odpowiedzi, z cyfrową pamięcią mowy w końcowych urządzeniach komunikacyjnych, znamienny tym, że dynamiczna pamięć (DRAM) zapisu-odczytu o bardzo małym poborze prądu w trybie samoregeneracji jest sterowana przez cyfrowy procesor (DSP) sygnałów poprzez elektroniczny przełącznik (MUX), kondensator podtrzymujący (C) o bardzo dużej pojemności jest dołączony, równolegle do napięcia zasilania (NT), poprzez tranzystor przełączający (T), do cyfrowego procesora (DSP) sygnałów i do elektronicznego przełącznika (MUX) jest doprowadzony z centralnego mikrokomputera (MC) końcowego urządzenia komunikacyjnego sygnał o częstotliwości 32 kHz.
  2. 2. Układ według zastrz. 1, znamienny tym, że tryb samoregeneracji dynamicznej pamięci (DRAM) zapisu-odczytu przy zaniku napięcia zasilania (NT), jest wyzwalany impulsem (SRF) wytwarzanym poza dynamiczną pamięcią (DRAM) zapisu-odczytu, w zależności od sygnału częstotliwości 32 kHz z mikrokomputera (MC).
PL95307287A 1994-02-19 1995-02-15 Układ podtrzymywania danych PL175315B1 (pl)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4405897A DE4405897C2 (de) 1994-02-19 1994-02-19 Schaltungsanordnung zur Rettung von Daten bei Netzspannungsausfall für Anrufbeantworter mit digitaler Sprachspeicherung in Kommunikations-Endgeräten

Publications (2)

Publication Number Publication Date
PL307287A1 PL307287A1 (en) 1995-08-21
PL175315B1 true PL175315B1 (pl) 1998-12-31

Family

ID=6511043

Family Applications (1)

Application Number Title Priority Date Filing Date
PL95307287A PL175315B1 (pl) 1994-02-19 1995-02-15 Układ podtrzymywania danych

Country Status (8)

Country Link
EP (1) EP0668685A1 (pl)
CZ (1) CZ42295A3 (pl)
DE (1) DE4405897C2 (pl)
FI (1) FI950703A (pl)
HU (1) HUT69207A (pl)
NO (1) NO950614L (pl)
PL (1) PL175315B1 (pl)
SK (1) SK20695A3 (pl)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9389665B1 (en) * 2015-06-19 2016-07-12 Rockwell Collins, Inc. Power warning monitor system and method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3118420A1 (de) * 1981-05-09 1982-11-25 Standard Elektrik Lorenz Ag, 7000 Stuttgart Anrufbeantworter mit halbleiterspeicher
DE3119226C2 (de) * 1981-05-14 1983-04-28 Neumann Elektronik GmbH, 4330 Mülheim "An eine Fernsprechleitung angeschlossener elektronischer Textgeber"
US4422163A (en) * 1981-09-03 1983-12-20 Vend-A-Copy, Inc. Power down circuit for data protection in a microprocessor-based system
DE3201152A1 (de) * 1982-01-15 1983-07-28 Siemens AG, 1000 Berlin und 8000 München Verfahren zur datensicherung bei netzausfall in netzspannungsversorgten fernsprechendgeraeten insbesondere fernsprechstationen mit anrufbeantworter
DE3427427A1 (de) * 1984-07-25 1986-01-30 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung fuer eine teilnehmergespeiste fernsprechstation mit anrufbeantworter
DE3529871A1 (de) * 1985-08-21 1987-02-26 Guido Kochsiek Fa Verfahren zur herstellung von druckmasken
US4959852A (en) * 1987-10-19 1990-09-25 At&T Information Systems Inc. Telephone answering machine having solid state and magnetic tape storage for outgoing announcements
US4874960A (en) * 1988-03-04 1989-10-17 Square D Company Programmable controller capacitor and battery backed ram memory board
JPH01259734A (ja) * 1988-04-08 1989-10-17 Mitsubishi Electric Corp バツクアツプ電源回路
US4977537A (en) * 1988-09-23 1990-12-11 Dallas Semiconductor Corporation Dram nonvolatizer
JPH0388542A (ja) * 1989-08-31 1991-04-12 Toshiba Corp 電話端末装置
US5182769A (en) * 1989-10-19 1993-01-26 Kabushiki Kaisha Toshiba Telephone set having a volatile memory
JP3256996B2 (ja) * 1991-10-31 2002-02-18 ソニー株式会社 留守番機能付電話装置

Also Published As

Publication number Publication date
NO950614L (no) 1995-08-21
FI950703A0 (fi) 1995-02-16
EP0668685A1 (de) 1995-08-23
CZ42295A3 (en) 1995-09-13
HUT69207A (en) 1995-08-28
SK20695A3 (en) 1995-09-13
DE4405897A1 (de) 1995-08-24
HU9500481D0 (en) 1995-04-28
DE4405897C2 (de) 1997-01-16
FI950703A (fi) 1995-08-20
NO950614D0 (no) 1995-02-17
PL307287A1 (en) 1995-08-21

Similar Documents

Publication Publication Date Title
EP0778526A1 (en) Magnetic disk controller for backing up cache memory
JPH03506084A (ja) マイクロコンピユーターをスタンバイモードに所定状態時に切替える装置
US5640357A (en) Storage device using dynamic RAM
US5734204A (en) Backup apparatus
US5577195A (en) Semiconductor data storage device with means for protecting data upon external power supply connection and disconnection
KR20010049689A (ko) 대기 모드를 갖는 데이타 처리 회로
KR950007089A (ko) 진폭이 작은 고속 입력 신호에 응답하는 저전력 소비 신호 입력 회로를 갖고 있는 반도체 집적 회로 장치
JP4235786B2 (ja) 不揮発性強誘電体メモリ装置並びにそれを用いた不良セル検出方法
US5172341A (en) Serial dram controller with multi generation interface
US6456553B1 (en) Circuit configuration for switching over a receiver circuit in particular in DRAM memories and DRAM memory having the circuit configuration
US5297098A (en) Control apparatus for data storage apparatus
PL175315B1 (pl) Układ podtrzymywania danych
US20020024865A1 (en) Semiconductor memory device
JPS6083293A (ja) ダイナミツク型ｒａｍ
US5724611A (en) Automatic cache controller system and method therefor
KR900019010A (ko) 메모리 카트리지 및 메모리 제어방법
JPH05258562A (ja) 半導体記憶装置
JPH01116994A (ja) 記憶装置
EP0704800A3 (en) Semiconductor memory device including redundant bit line selection signal generating circuit
JPS6073720A (ja) ランダムアクセスメモリのスタンバイモ−ド切替回路
JPH0374148A (ja) 電池を用いる電源回路
KR940026964A (ko) 반도체 메모리 장치
KR100234386B1 (ko) 반도체 메모리 장치의 내부 전압 변환기 제어회로
KR890702365A (ko) 인터페이싱 기능을 가진 전화용 지능 경보장치
JPH059812B2 (pl)