PL165271B1 - Układ do generacji przebiegu prostokątnego o programowanej częstotliwości i o programowanym wypełnieniu - Google Patents
Układ do generacji przebiegu prostokątnego o programowanej częstotliwości i o programowanym wypełnieniuInfo
- Publication number
- PL165271B1 PL165271B1 PL28960091A PL28960091A PL165271B1 PL 165271 B1 PL165271 B1 PL 165271B1 PL 28960091 A PL28960091 A PL 28960091A PL 28960091 A PL28960091 A PL 28960091A PL 165271 B1 PL165271 B1 PL 165271B1
- Authority
- PL
- Poland
- Prior art keywords
- block
- summing
- output
- input
- separate
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
Układ do generacji przebiegu prostokątnego o programowanej częstotliwości i o programowanym wypełnieniu, zawierający wejściowy blok kształtujący, blok dycyzyjny. bloki sterujące i blok wyjściowy, znamienny tym, że zawiera blok sumujący (3), człon opóźniający (6) i element sumujący (5), zaś blok wyjściowy stanowi element dwustainowy (2), przy czym blok sumujący (3), blok dycyzyjny, element sumujący (5) i człon opóźniający (6) tworzą układ podwójnej zamkniętej pętli, która jest wyposażona w dwa odrębne zewnętrzne bloki sterujące (7) i (8), jednocześnie jej blok sumujący (3) ma dwa wejścia, z których jedno stanowi wejście tej podwójnej zamkniętej pętli, połączone wyjściem bloku kształtującego (1), zaś wyjściem blok sumujący (3) przyłączony jest do sygnałowego wejścia bloku decyzyjnego (4), mającego dwa wyjścia sygnałowe, połączone z dwoma odrębnymi wejściami elementu sumującego (5) odrębnymi gałęziami, które stanowią gałęzie wyodrębniające dwie identyczne zamknięte pętle, z których każda zamyka się kolejno poprzez element sumujący (5) połączony wyjściem z wejściem członu opóźniającego (6), człon opóźniający (6) połączony z drugim wejściem bloku sumującego (3), blok sumujący (3) połączony wyjściem z wejściem sygnałowym bloku decyzyjnego (4) oraz poprzez ten blok decyzyjny (4), jednocześnie bloki sterujące (7) i (8), każdy przeznaczony dla jednej z wyodrębnionych pętli, przyłączone są wyjściami każdy do odpowiedniego odrębnego sterują
Description
Przedmiotem wynalazku jest układ do generacji przebiegu prostokątnego o programowanej częstotliwości i o programowanym wypełnieniu, przeznaczone dla cyfrowych układów elektronicznych, w których dokonuje się przetwarzania sygnału w czasie, takich jak układy generacji przebiegów, układy pomiarowe, testujące i tym podobne.
Znane układy do generacji przebiegu prostokątnego o programowanej częstotliwości i o programowanym wypełnieniu budowane są w dwóch konfiguracjach. Pierwsza z nich, bardziej złożona i mniej funkcjonalna, polega na połączeniu dekad liczących z układami dekoderów dziesiętnych za pośrednictwem przełączników, które wybierają - czyli programują stany dekad, w których następuje zerowanie. Drugie rozwiązanie polega na zastosowaniu dwu szeregów liczników z wpisem równoległym zliczających wstecz. W układzie takim generator lokalny traktuje te liczniki, które spełniają funkcje programowanych dzielników. Impulsy przeniesienia z obu szeregów liczników sterują start-stopowo pracą przerzutnika RS. Układy te dają możliwość uzyskania wybranych szeregiem liczb naturalnych podwielokrotności częstotliwości generatora lokalnego. Uzyskuje się w ten sposób ograniczoną przestrzeń programowania, zaś uzyskiwana częstotliwość nie przekracza przykładowo 5 MHz, w przypadku stosowania liczników serii 192. Niedogodnością tych układów jest to, że można w nich programować zamiennie częstotliwość lub wypełnienie.
Celem wynalazku jest układ do generacji przebiegu prostokątnego o programowanej częstotliwości i o programowanym wypełnieniu, pozwalający otrzymać również przebiegi o stałej częstotliwości i o programowanym wypełnieniu oraz o programowanej częstotliwości i o stałym wypełnieniu.
165 271
W układzie do generacji przebiegu prostokątnego o programowanej częstotliwości 1 o programowanym wypełnieniu, według wynalazku zawierającym wejściowy blok kształtujący, blok decyzyjny, bloki sterujące i blok wyjściowy, istota rozwiązania polega na tym, Ze zawiera blok sumujący, człon opóźniający i element sumujący, zaś blok wyjściowy stanowi element dwustanowy, którego wyjście stanowi wyjście całego układu, przy czym blok sumujący, blok decyzyjny, element sumujący i człon opóźniający tworzą układ podwójnej zamkniętej pętli, która jest wyposażona w dwa odrębne zewnętrzne bloki sterujące. Blok sumujący ma dwa wejścia, z których jedno stanowi wejście tej podwójnej zamkniętej pętli, do którego załączone jest wyjście bloku kształtującego, zaś wyjściem blok sumujący przyłączony Jest do sygnałowego wejścia bloku decyzyjnego, mającego dwa wyjścia sygnałowe połączone z dwoma odrębnymi wejściami elementu sumującego odrębnymi gałęziami, które stanowią gałęzie wyodrębniające dwie identyczne zamknięte pętle, z których każda zamyka się kolejno poprzez element sumujący, połączony wyjściem z wejściem członu opóźniającego, człon opóźniający połączony wyjściem z drugim wejściem bloku sumującego, blok sumujący połączony wyjściem z wejściem sygnałowym bloku decyzyjnego oraz poprzez ten blok decyzyjny. Jednocześnie bloki sterujące, każdy przeznaczony dla jednej z wyodrębnionych pętli, przyłączone są wyjściami każdy do odpowiedniego sterującego wejścia bloku decyzyjnego, zaś swymi wejściami bloki sterujące przyłączone są każdy do odrębnego odpowiednio sygnałowego wyjścia bloku decyzyjnego, połączonego z odpowiednim wejściem elementu sumującego. Jednocześnie wyjścia sygnałowe bloku decyzyjnego przyłączone są do odrębnych wejść dwustanowego elementu wyjściowego, zaś człon opóźniający ma załączony do drugiego wejścia zewnętrzny sygnał sterujący, a na drugie wejścia bloków sterujących podawane są odrębne zewnętrzne słowa programujące.
Opisane rozwiązanie umożliwia generację przebiegu prostokątnego o programowanej częstotliwości i o programowanym wypełnieniu, a nadto w tej samej strukturze pozwala uzyskać generację przebiegu prostokątnego o stałej częstotliwości i o programowanym wypełnieniu lub o programowanej częstotliwości i o stałym wypełnieniu. Generacja rozpoczyna się synchronicznie względem sygnału wyzwalającego, co stwarza możliwość pracy wyzwalanej generatora, bez czasu niezbędnego w znanych rozwiązaniach na dochodzenie do właściwej, zaprogramowanej częstotliwości. Dokładność i stałość częstotliwości generowanego przebiegu zależy prawie wyłącznie od stałości i dokładności opóźnienia członu opóźniającego.
Przedmiot wynalazku został bliżej objaśniony na przykładzie realizacji przedstawionym na rysunku, na którym uwidoczniono schemat blokowy układu według wynalazku.
Układ składa się z wejściowego bloku kształtującego 1, wytwarzającego pod wpływem zbocza sygnału żądającego generowania fali prostokątnej, impuls o bardzo krótkim czasie trwania, z układu mającego postać podwójnej zamkniętej pętli oraz z dwustanowego elementu wyjściowego 2, którego wyjście stanowi wyjście WY całego układu. Podwójna zamknięta pętla złożona jest z bloku sumującego 3, bloku decyzyjnego 4, elementu sumującego 5 i członu opóźniającego 6 i jest wyposażona w dwa odrębne zewnętrzne bloki sterujące 7 1 Θ. Blok sumujący 3 ma dwa wejścia, z których jedno stanowi wejście tej podwójnej zamkniętej pętli, na które podawany jest z wyjścia bloku kształtującego i impuls o bardzo krótkim czasie trwania. Wyjściem blok sumujący 3 przyłączony jest do sygnałowego wejścia bloku decyzyjnego 4, mającego dwa wyjścia sygnałowe połączone z dwoma odrębnymi wejściami elementu sumującego 5 odrębnymi gałęziami, które stanowią gałęzie wyodrębniające dwie identyczne zamknięte pętle, z których każda zamyka się kolejno poprzez element sumujący 5 połączony wyjściem z wejściem członu opóźniającego 6, człon opóźniający 6 połączony z drugim wejściem bloku sumującego 3, blok sumujący 3 połączony wyjściem sygnałowym bloku decyzyjnego 4 oraz poprzez ten blok decyzyjny 4. Jednocześnie bloki sterujące 7 i 8, każdy przeznaczony dla jednej z wyodrębnionych pętli, przyłączone są wyjściami każdy do odpowiedniego odrębnego sterującego wejścia bloku decyzyjnego 4, decydującego o opuszczeniu przez krążący impuls danej pętli, zaś swymi wejściami bloki sterujące 7 i 8 przyłączone są każdy do odrębnego odpowiedniego sygnałowego wyjścia bloku decyzyjnego 4 połączonego z odpowiednim wejściem elementu sumującego 5. Jednocześnie wyjścia sygnałowe bloku decyzyjnego 4 przyłączone są do odrębnych wejść dwustanowego elementu wyjściowego 2. Człon opóźniający 6 jest sterowany zewnętrznym sygnałem ZS tak, że opóźnia zbocze impulsu krążącego w danej pętli o wartość proporcjonalną do tego zewnętrznego sygnału ZS.
165 271
W przykładzie realizacji wejściowy blok kształtujący 1 stanowi przerzutnik monostabilny generujący pod wpływem zbocza sygnału, Żądającego generowania fali prostokątnej, impuls o bardzo krótkim czasie trwania, mniejszym od czasu opóźnienia wnoszonego przez człon opóźniający 6. Blok sumujący 3 realizuje funkcję sumy logicznej. Blok decyzyjny 4 stanowi zespół bramek wyznaczający, w zależności od stanu wyjść bloków sterujących 7 i 8, dalszą drogą impulsu krążącego w ten sposób, że albo kieruje impuls do pierwszej, albo do drugiej pętli poprzez odpowiednią gałąź wyodrębniającą daną pętlę. Bloki sterujące 7 i 8 stanowią liczniki z wpisem równoległym z zewnątrz słów programujących SP1 i SP2, wyznaczających liczby obiegów impulsu krążącego w danej pętli. Człon opóźniający 5 realizuje opóźnienie zbocza impulsu krążącego w danej pętli i jest sterowany zewnętrznym sygnałem ZS tak, że opóźnia zbocze o wartość proporcjonalną do iloczynu zaprogramowanej danym słowem programującym SP1 i SP2 liczby obiegów impulsu w danej pętli przez czas pojedynczego obiegu impulsu w danej pętli, sterowany zewnętrznym sygnałem ZS. Członem opóźniającym może być multiwibrator monostabilny, zaś sygnałem zewnętrznym ZS poziom napięcia podawanego z zewnątrz. Impuls o bardzo krótkim czasie trwania z wejściowego bloku kształtującego 1 podawany jest na jedno wejście bloku sumującego 3, stanowiące wejście układu podwójnej zamkniętej pętli. Jednocześnie, przykładowo również pod wpływem tego impulsu następuje wpis słów programujących SP1 i SP2 do bloków sterujących 7 i 8. Z wyjścia bloku sumującego 3 impuls ten wchodzi do bloku decyzyjnego 3. W zależności od stanu wyjść bloków sterujących 7 i 8 impuls ten krąży w pierwszej lub drugiej pętli przechodząc w układzie pętli poprzez jedną albo drugą gałąź wyodrębniające pojedyńcze pętle, aby przejść poprzez element sumujący 5 i człon opóźniający 6 do drugiego wejścia bloku sumującego 3. Krążąc w danej pętli impuls wymusza po każdym obiegu sygnał bloku decyzyjnego 4 podawany do wejścia zliczającego wstecz liczników odpowiadającego danej pętli bloku sterującego 7 i 8. Pojawienie się tego impulsu na wejściu zliczającym danego bloku sterującego 7 lub 8 każdorazowo powoduje zmniejszenie o jedność aktualnej zawartości tych liczników. Po doliczeniu do zer a i po poj-wieniu się nowego kolejnego stanu liczników danego bloku sterującego 7 lub 8, następuje zmiana stanu na wyjściu bloku sterującego. Pod wpływem jej m^miany ^^^nu blok decyjyjny 4 powojuje przejście impulsu krążącego w danej pętli w drugą aalą Ź «^oc^^r^^r^i^ą^i^c ą OoUjjną ęętl ę ooUeyyιWczą i jednocześnie na jedno wejście dwustanowego elementu wyjściowego 2, co powoduje zmianę stanu na jego wyjściu stanowiącym wyjście całego układu. Po obiegnięciu tej pętli zaprogramowaną ilość razy podobnie jak poprzednio impuls przechodzi ponownie do pierwszej z nich i cykl pracy układu powtarza się, przy czym impuls wchodząc do danej pętli powoduje jednocześnie każdorazowo zmianę stanu na wyjściu dwustanowego elementu wyjściowego 2 na przeciwny do poprzedniego. Na wyjściu elementu dwustanowego 2 otrzymuje się przebieg prostokątny o częstotliwości, zależnej od niezależnie zaprogramowanych liczb obiegów tego impulsu w obydwu pojedyńczych pętlach i od czasów pojedyńczych obiegów obu pętli przez ten impuls, oraz wypełnieniu zależnym od niezależnie zaprogramowanych liczb obiegów impulsu krążącego w obydwu zamkniętych pojedynczych pętlach.
Departament Wydawnictw- UP RP. Nakład 90 egz.
Cena 10 000 zł
Claims (1)
- Zastrzeżenie patentoweUkład do generacji przebiegu prostokątnego o programowanej częstotliwości i o programowanym wypełnieniu, zawierający wejściowy blok kształtujący, blok decyzyjny, bloki sterujące i blok wyjściowy, znamienny tym, że zawiera blok sumujący (3), człon opóźniający (6) i element sumujący (5), zaś blok wyjściowy stanowi element dwustanowy (2), przy czym blok sumujący (3), blok decyzyjny, element sumujący (5) i człon opóźniający (6) tworzą układ podwójnej zamkniętej pętli, która jest wyposażona w dwa odrębne zewnętrzne bloki sterujące (7) i (8), jednocześnie jej blok sumujący (3) ma dwa wejścia, z których jedno stanowi wejście tej podwójnej zamkniętej pętli, połączone wyjściem bloku kształtującego (1), zaś wyjściem blok sumujący (3) przyłączony Jest do sygnałowego wejścia bloku decyzyjnego (4), mającego dwa wyjścia sygnałowe, połączone z dwoma odrębnymi wejściami elementu sumującego (5) odrębnymi gałęziami, które stanowią gałęzie wyodrębniające dwie identyczne zamknięte pętle, z których każda zamyka się kolejno poprzez element sumujący (5) połączony wyjściem z wejściem członu opóźniającego (6), człon opóźniający (6) połączony z drugim wejściem bloku sumującego (3), blok sumujący (3) połączony wyjściem z wejściem sygnałowym bloku decyzyjnego (4) oraz poprzez ten blok decyzyjny (4), jednocześnie bloki sterujące (7) i (8), każdy przeznaczony dla jednej z wyodrębnionych pętli, przyłączone są wyjściami każdy do odpowiedniego odrębnego sterującego wejścia bloku decyzyjnego (4), zaś swymi wejściami bloki sterujące (7) i (8) przyłączone są każdy do odrębnego odpowiednio sygnałowego wyjścia bloku decyzyjnego (4) połączonego z odpowiednim wejściem elementu sumującego (5), jednocześnie wyjścia sygnałowe bloku decyzyjnego (4), połączone są do odrębnych wejść dwustanowego elementu wyjściowego (2), a człon opóźniający (6) do drugiego wejścia ma załączony zewnętrzny sygnał sterujący (ZS), zaś na drugie wejścia bloków sterujących (7) i (8) podane są odrębne zewnętrzne słowa programujące odpowiednio (SP1), (SP2).* * *
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL28960091A PL165271B1 (pl) | 1991-03-21 | 1991-03-21 | Układ do generacji przebiegu prostokątnego o programowanej częstotliwości i o programowanym wypełnieniu |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL28960091A PL165271B1 (pl) | 1991-03-21 | 1991-03-21 | Układ do generacji przebiegu prostokątnego o programowanej częstotliwości i o programowanym wypełnieniu |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| PL289600A1 PL289600A1 (en) | 1992-10-05 |
| PL165271B1 true PL165271B1 (pl) | 1994-12-30 |
Family
ID=20054145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PL28960091A PL165271B1 (pl) | 1991-03-21 | 1991-03-21 | Układ do generacji przebiegu prostokątnego o programowanej częstotliwości i o programowanym wypełnieniu |
Country Status (1)
| Country | Link |
|---|---|
| PL (1) | PL165271B1 (pl) |
-
1991
- 1991-03-21 PL PL28960091A patent/PL165271B1/pl unknown
Also Published As
| Publication number | Publication date |
|---|---|
| PL289600A1 (en) | 1992-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5272729A (en) | Clock signal latency elimination network | |
| WO1993013598A1 (en) | Digital self-calibrating delay line and frequency multiplier | |
| PL165271B1 (pl) | Układ do generacji przebiegu prostokątnego o programowanej częstotliwości i o programowanym wypełnieniu | |
| US3947673A (en) | Apparatus for comparing two binary signals | |
| US6115442A (en) | Programmable divider and a method for dividing the frequency of a pulse train | |
| PL165280B1 (pl) | Układ do generacji Impulsu o programowanym opóźnieniu względem zbocza sygnału wyzwalającego i o programowanym czasie trwania | |
| PL166350B1 (pl) | Układ do generacji programowanej liczby impulsów | |
| PL165282B1 (pl) | Układ do generacji przebiegu prostokątnego o programowanej GZYTELU11 I przestrajalnej częstotliwości | |
| PL165308B1 (pl) | Układ do generowania sekwencji binarnej | |
| PL165183B1 (pl) | Programowany układ czasowy | |
| PL165283B1 (pl) | Układ do programowanego synchronicznego przesuwania fazy sygnału cyfrowego | |
| PL165314B1 (pl) | Programowany układ czasowy | |
| SU1596454A1 (ru) | Управл емый делитель частоты импульсов | |
| SU886248A2 (ru) | Делитель частоты следовани импульсов | |
| SU919072A1 (ru) | Устройство дл выделени импульсов из последовательности | |
| SU1226662A1 (ru) | Делитель частоты с дискретной регулировкой длительности импульсов | |
| SU900337A1 (ru) | Многоканальное программное реле времени | |
| RU2693595C1 (ru) | Способ фазовой привязки генерируемой последовательности импульсов к импульсу внешнего запуска | |
| SU1062698A1 (ru) | Генератор потоков случайных событий | |
| PL165475B1 (pl) | Układ do programowanego synchronicznego opóźniania zbocza Impulsu | |
| SU1088107A1 (ru) | Цифровой умножитель частоты | |
| SU1487062A1 (ru) | Устройство для моделирования отказов в сложных системах | |
| RU1781633C (ru) | Устройство дл допускового контрол частоты | |
| SU547031A1 (ru) | Устройство формировани переменных временных интервалов | |
| SU1660184A1 (ru) | Устройство дискретно-весового сложени разнесенных сигналов |