PL165282B1 - Układ do generacji przebiegu prostokątnego o programowanej GZYTELU11 I przestrajalnej częstotliwości - Google Patents

Układ do generacji przebiegu prostokątnego o programowanej GZYTELU11 I przestrajalnej częstotliwości

Info

Publication number
PL165282B1
PL165282B1 PL28959991A PL28959991A PL165282B1 PL 165282 B1 PL165282 B1 PL 165282B1 PL 28959991 A PL28959991 A PL 28959991A PL 28959991 A PL28959991 A PL 28959991A PL 165282 B1 PL165282 B1 PL 165282B1
Authority
PL
Poland
Prior art keywords
block
input
summing
output
decision block
Prior art date
Application number
PL28959991A
Other languages
English (en)
Other versions
PL289599A1 (en
Inventor
Krzysztof Lange
Mieczyslaw Jessa
Miroslaw Szykula
Original Assignee
Mieczyslaw Jessa
Krzysztof Lange
Politechnika Poznanska
Miroslaw Szykula
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mieczyslaw Jessa, Krzysztof Lange, Politechnika Poznanska, Miroslaw Szykula filed Critical Mieczyslaw Jessa
Priority to PL28959991A priority Critical patent/PL165282B1/pl
Publication of PL289599A1 publication Critical patent/PL289599A1/xx
Publication of PL165282B1 publication Critical patent/PL165282B1/pl

Links

Landscapes

  • Pulse Circuits (AREA)

Abstract

Układ do generacji przebiegu prostokątnego o 57) programowanej i przestrajalnej częstotliwości, zawierający wejściowy blok kształtujący, blok decyzyjny, bloki sterujące i blok wyjściowy, znamienny tym, że zawiera blok sumujący (3), element sumujący (5) i człon opóźniający (6), zaś blok wyjściowy stanowi element dwustanowy (2), przy czym blok sumujący (3), element sumujący (5), blok decyzyjny (4) i człon o opóźniający (6) tworzą układ podwójnej pętli zamkniętej, która jest wyposażona w dwa odrębne zewnętrzne bloki sterujące (7) i (8). Jednocześnie jej blok sumujący (3) ma dwa weeścia, z których jedno stanowi wejście tej podwójnej zamkniętej pętli, do którego załączonejestwyjście bloku kształtującego(1), zaś wyściem blok sumujący(3) przyłączonyjest do sygnałowego weeścia bloku decyzyjnego (4), mającego dwa wyścia sygnałowe, połączone z dwoma odrębnymi wejściami elementu sumującego (5) odrębnymi gałęziami, które stanowią gałęzie wyodrębrdające dwie identyczne zamknięte pętle, z których każda zamyka się kolejno przez element sumujący (5) połączonywlściem z weeściem członu opóźniającego (6) , człon opóźniający (6) połączony z drugim wejściem bloku sumującego (3), blok sumujący (3) połączony z wejściem sygnałowym bloku decyzyjnego (4) oraz poprzez ten blok decyzyny (4), jednocześnie bloki sterujące (7) 1 (8), każdy przeznaczony dla jednej z wyodrębnionych pętli, przyłączone są wyściami każdy do odpowiedniego odrębnego sterującego weeścia bloku decyzynego(4),...

Description

Przedmiotem wynalazku jest układ generacji przebiegu prostokątnego o programowanej i przestrajalnej częstotliwości, przeznaczony dla cyfrowych układów elektronicznych, w których dokonuje się przetwarzania sygnału w czasie, znajdujący zastosowanie w układach generacji przebiegów, pętlach fazowych, w modulatorach i demodulatorach częstotliwości, przetwornikach napięcie-częstotilwość, układach pomiarowych, generatorach funkcyjnych i tym podobnych.
Znane układy do generacji przebiegu prostokątnego o programowanej częstotliwości mają za zadanie wytwarzać falę prostokątną o wypełnieniu 1/2 i o częstotliwości, której wartość wynika z zadanej liczby. Istnieją różne rozwiązania konstrukcyjne tych układów. Najprostsze z nich wykorzystują najczęściej połączenie generatora lokalnego o stabilnej częstotliwości z dzielnikiem programowanym, zakończonym zazwyczaj układem dzielnika przez dwa. Różnice pomiędzy poszczególnymi rozwiązaniami polegają na różnej konfiguracji dzielnika programowanego. Bardzo wygodne jest, ze względu na najmniejszą liczbę elementów, zastosowanie dzielnika z licznikiem z wpisem równoległym i zliczaniem wstecz. Układ takiego programowanego generatora na końcu toru ma dzielnik częstotliwości przez 2 w celu uzyskania wypełnienia 1/2 oraz powielacz x 2 na początku toru dla skompensowania utraty częstotliwości wynikającej z zastosowania dzielnika.
Układy takich generatorów nie pozwalają na uzyskanie innych częstotliwości niż wynikające z przyjętego podziału. Przestrajanie częstotliwości jest możliwe tylko poprzez zmianę częstotliwości generatora lokalnego.
165 282
Celem wynalazku jest układ do generacji przebiegu prostokątnego o programowanej częstotliwości z możliwością przestrajania zaprogramowanej częstotliwości.
W układzie do generacji przebiegu prostokątnego o programowanej częstotliwości według wynalazku zawierającym wejściowy blkk ssttłłtjącyy, blkk deeyzyjny, bloki sserujące i blok wyjściowy, istota rozwiązania polega na tym, że zawiera blok sumujący, element sumujący i człon opóźniający, zaś blok wyjściowy stanowi element dwustanowy, przy czym blok sumujący, blok decyzyjny, element sumujący i człon opóźniający tworzą układ podwójnej zamkniętej pętli , która jest wyposażona w dwa odrębne zewnętrzne bloki sterujące. Blok sumujący ma dwa wejścia, z których jedno stanowi wejście tej podwójnej zamkniętej pętli, do któreeo zzałączne jest; wyyjcie wejściowego bloku kształtującego, zaś wyjściem blok sumujący przyłączony jest do sygnałowego wejścia bloku decyzyjnego, mającego dwa wyjścia sygnałowe połączone z dwoma odrębnymi wejściami elementu sumującego odrębnymi ga^iamin , które stanowi, gałęzek wyodrębn^jce, dwek identyczne zamknięte pętle, z których każda zamyka się kolejno ppoprez θSbsaet ssmmuący, po^^zny wyjściem z wejściem członu opóźniającego, człon opóźniający połączony wyjściem z drugim wejściem bloku sumującego, blok sumujący połączony wyjściem z wejściem sygnałowym bloku decyzyjnego oraz poprzez ten blok decyzyjny. Jednocześnie bloki sterujące, każdy przeznaczony dla jednej z wyodrębnionych pętli, przyłączone są wyjściami każdy do odpowiednio sterującego wejścia bloku decyzyjnego, zaś swymi wejściami bloki sterujące przyłączone są każdy do odrębnego odpowiedniego sygnałowego wyjścia bloku decyzyjnego, połączonego z odpowiednim wejściem elementu sumującego. Jednocześnie wyjścia sygnałowe bloku decyzyjnego przyłączone są do odrębnych wejść dwustanowego elementu wyjściowego, zaś człon opóźniający ma na drugie wejście załączony zewnętrzny sygnał sterujący, a na drugie wejścia bloków sterujących podawane są odrębne zewnętrzne słowa programujące.
Opisane rozwiązanie umożliwia konstruowanie generatorów przestrajalnych o bardzo dużych zakresach przestrajania częstotliwości. Pozwala uzyskać synchronizację częstotliwości generatora do częstotliwości innego generatora na dowolnie wybranym oodsakresie. Poprzez regulację napięcia zewnętrznego sygnału sterującego opóźnieniem obydwu pętli oraz wybór podzakresu można otrzymać dowolną, mniejszą od maksymalnej częstotliwości pracy układu, częstotliwość generowanego przebiegu. Ponadto scalenie układu zapewni uzyskanie wlsOozakrssowego przestrajalnego synchronicznie generatora przy znacznie niższych kosztach niż znane dotychczas rozwiązania obarczone wadami podanymi po stanie techniki.
Przedmiot wynalazku został bliżej objaśniony na przykładzie realizacji przedstawionym na rysunku, na którym pokazano schemat blokowy układu według wynalazku.
Układ składa się z wejściowego bloku kształtującego 1, wytwarzającego pod wpływem zbocza sygnału żądającego generowania fali prostokątnej, impuls o bardzo krótkim czasie trwania, z układu mającego postać podwójnej zamkniętej pętli oraz z dwustanowego elementu wyjściowego 2, którego wyjście stanowi wyjście WY całego układu. Podwójna zamknięta pętla złożona jest z bloku sumującego 3, bloku decyzyjnego 4, elementu sumującego 5 i członu opóźniającego 6 i jest wyposażona w dwa odrębne zewnętrzne bloki sterujące 7 i 8. Blok sumujący 3 ma dwa wejścia, z których jedno stanowi wejście tej podwójnej zamkniętej pętli, na które podawany jest z wyjścia bloku kształtującego i impuls o bardzo krótkim czasie trwania. Wyjściem blok sumujący 3 przyłączony jest do sygnałowego wejścia bloku decyzyjnego 4, mającego dwa wyjścia sygnałowe połączone z dwoma odrębnymi wejściami elementu sumującego 5 odrębnymi gałęziami, które stanowią gałęzie wyodrębniające dwie identyczne zamknięte pętle, z których każda zamyka się kolejno poprzez element sumujący 5 połączony z wejściem członu opóźniającego 6, człon opóźniający 6 połączony z drugim wejściem bloku sumującego 3, blok sumujący 3 połączony wyjściem z wejściem sygnałowym bloku decyzyjnego 4 oraz poprzez ten blok decyzyjny 4. Jednocześnie bloki sterujące 7 i 8, każdy przeznaczony dla jednej z wyodrębnionych pętli, przyłączone są wyjściami każdy do odpowiedniego odrębnego sterującego wejścia bloku decyzyjnego 4, decydującego o opuszczeniu przez krążący impuls danej pętli, zaś swymi wejściami bloki sterujące 7 z 8 przyłączone są każdy do odrębnego odpowiednio sygnałowego wyjścia bloku decyzyjnego 4, połączonego z odpowiednim wejściem elementu sumującego 5. Jednocześnie wyjścia sygnałowe bloku decyzyjnego 4 przyłączone są do odrębnych wejść dwustanowego elementu wyjściowego 2. Człon opóźniający 6 jest sterowany zewnętrznym sygnałem ZS tak, że opóźnia zbocze impulsu krążącego w danej pętli o wartość proporcjonalną do tego zewnętrznego sygnału ZS.
165 282
W przykładzie realizacji wejściowej blok kształtujący stanowi przerzutnik monostabilny generujący pod wpływem zbocza sygnału, Żądającego generowania fali prostokątnej, impuls o bardzo krótkim czasie trwania, mniejszym od czasu opóźniania wnoszonego przez człon opóźniający 6. Blok sumujący 3 realizuje funkcję sumy logicznej. Blok decyzyjny 4 stanowi zespół bramek wyznaczający, w zależności od stanu wyjść bloków sterujących 7 i 8, dalszą drogę impulsu krążącego w ten sposób, że albo kieruje impuls do pierwszej, albo do drugiej pętli poprzez odpowiednią gałąź wyodrębniającą daną pętlę. Bloki sterujące 7 i 8 stanowią liczniki z wpisem równoległym z zewnątrz słów programujących SP1 i SP2, wyznaczających liczby obiegów impulsu krążącego w danej pętli. Człon opóźniający 5 realizuje opóźnienie zbocza impulsu krążącego w danej pętli i jest sterowany zewnętrznym sygnałem ZS tak, źe opóźnia to zbocze o wartość proporcjonalną do iloczynu zaprogramowanej danym słowem programującym SP1, SP2 liczby obiegów impulsu w danej pętli przez czas pojedynczego obiegu impulsu w danej pętli, sterowany zewnętrznym sygnałem ZS. Członem opóźniającym może być multiwibrator, zaś sygnałem zewnętrznym ZS poziom napięcia podawanego z zewnątrz. Impuls o bardzo krótkim czasie trwania z wejściowego bloku kształtującego 1 podawany jest na jedno wejście bloku sumującego 3, stanowiące wejście układu podwójnej zamkniętej pętli. Jednocześnie, przykładowo również pod wpływem tego impulsu następuje wpis słów programujących SP1 i SP2 do bloków sterujących odpowiednio 7 i 8. Z wyjścia bloku sumującego 3 impuls ten wchodzi do bloku decyzyjnego 3. W zależności od stanu wyjść bloków sterujących 7 i 8 impuls ten krąży w pierwszej lub drugiej pętli, przechodząc w układzie pętli poprzez jedną lub drugą gałąź wyodrębniającą pojedyócze pętle, aby przejść poprzez element sumujący 5 i człon opóźniający 6 do drugiego wejścia bloku sumującego 3. Krążąc w danej pętli impuls wymusza po każdym obiegu sygnał bloku decyzyjnego 4, podawany do wejścia zliczającego wstecz liczników, odpowiadającego danej pętli bloku sterującego 7 lub 8. Pojawienie się tego impulsu na wejściu zliczającym danego bloku sterującego 7 lub 8 każdorazowo powoduje zmniejszenie o jedność aktualnej zawartości tych liczników. Po doliczeniu do zera i po pojawieniu się nowego kolejnego stanu liczników danego bloku sterującego 7 lub 8, następuje zmiana stanu na wyjściu danego bloku sterującego. Pod wpływem tej zmiany stanu blok decyzyjny 4 powoduje przejście impulsu krążącego w danej pętli w drugą gałąź wyodrębniającą kolejną pętlę pojedjóczą i jednocześnie na jedno wejście dwustanowego elementu wyjściowego 2, co powoduje zmianę stanu na jego wyjściu stanowiącym wyjście całego układu. Po obiegnięciu tej kolejnej pętli zaprogramowaną ilość razy podobnie jak poprzednio impuls przechodzi ponownie do pierwszej z nich i cykl pracy układu powtarza się, przy czym impuls wchodząc do danej pętli powoduje jednocześnie każdorazowo zmianę stanu na wyjściu dwustanowego elementu wyjściowego 2 na przeciwny do poprzedniego. Na wyjściu elementu dwustanowego 2 otrzymuje się przebieg prostokątny o okresie zależnym proporcjonalnie od niezależnie zaprogramowanych liczb obiegdw impulsu w obydwu pojedynczych pętlach i od czasów pojedynczych obiegów obu pętli przez ten impuls,sterowanych zewnętrznym sygnałem ZS.
165 282
165 282
Departament Wydawnictw UP RP. Nakład 90 egz.
Cena 10 000 zł

Claims (1)

  1. Zastrzeżenie patentowe
    Układ do generacji przebiegu prostokątnego o programowanej i przestrajalnej częstotliwości, zawierający wejściowy blok kształtujący , blok decyzyjny, bloki sterujące i blok wyjściowy, znamienny tym, że zawiera blok sumujący /3/, element sumujący /5/ i człon opóźniający /6/, zaś blok wyjściowy stanowi element dwustanowy /2/, przy czym blok sumujący /3/, element sumujący /5/, blok decyzyjny /4/ i człon opóźniający /6/ tworzą układ podwójnej pętli zamkniętej, która jest wyposażona w dwa odrębne zewnętrzne bloki sterujące /7/ i /8/, jednocześnie jej blok sumujący /3/ ma dwa wejścia, z których jedno stanowi wejście tej podwójnej zamkniętej pętli, do którego załączone jest wyjście bloku kształtującego /1/, zaś wyjściem blok sumujący /3/ przyłączony jest do sygnałowego wejścia bloku decyzyjnego /4/, mającego dwa wyjścia sygnałowe, połączone z dwoma odrębnymi wejściami elementu sumującego /5/ odrębnymi gałęziami, które stanowią gałęzie wyodrębniające dwie identyczne zamknięte pętle, z których każda zamyka się kolejno przez element sumujący /5/ połączony wyjściem z wejściem członu opóźniającego /6/, człon opóźniający /6/ połączony z drugim wejściem bloku sumującego /3/, blok sumujący /3/ połączony z wejściem sygnałowym bloku decyzyjnego /4/ oraz poprzez ten blok decyzyjny /4/, jednocześnie bloki sterujące /7/ i /8/, każdy przeznaczony dla jednej z wyodrębnionych pętli, przyłączone są wyjściami każdy do odpowiedniego odrębnego sterującego wejścia bloku decyzyjnego /4/, zaś swymi wejściami bloki sterujące /7/ i /8/ przyłączone są każdy do odrębnego odpowiedniego sygnałowego wyjścia bloku decyzyjnego /4/ połączonego z odpowiednim wejściem elementu sumującego /5/, jednocześnie wyjścia sygnałowe bloku decyzyjnego /4/, przyłączone są do odrębnych wejść dwustanowego elementu wyjściowego /2/, zaś człon opóźniający /6/ ma na drugie wejście załączony zewnętrzny sygnał sterujący /ZS/, a na drugie wejścia bloków sterujących /7/ i /8/ podane są odrębne słowa programujące /SP1/, /SP2/ odpowiednio.
PL28959991A 1991-03-21 1991-03-21 Układ do generacji przebiegu prostokątnego o programowanej GZYTELU11 I przestrajalnej częstotliwości PL165282B1 (pl)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL28959991A PL165282B1 (pl) 1991-03-21 1991-03-21 Układ do generacji przebiegu prostokątnego o programowanej GZYTELU11 I przestrajalnej częstotliwości

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL28959991A PL165282B1 (pl) 1991-03-21 1991-03-21 Układ do generacji przebiegu prostokątnego o programowanej GZYTELU11 I przestrajalnej częstotliwości

Publications (2)

Publication Number Publication Date
PL289599A1 PL289599A1 (en) 1992-10-05
PL165282B1 true PL165282B1 (pl) 1994-12-30

Family

ID=20054144

Family Applications (1)

Application Number Title Priority Date Filing Date
PL28959991A PL165282B1 (pl) 1991-03-21 1991-03-21 Układ do generacji przebiegu prostokątnego o programowanej GZYTELU11 I przestrajalnej częstotliwości

Country Status (1)

Country Link
PL (1) PL165282B1 (pl)

Also Published As

Publication number Publication date
PL289599A1 (en) 1992-10-05

Similar Documents

Publication Publication Date Title
US5684418A (en) Clock signal generator
KR930001296B1 (ko) 보간용 시간이산 필터장치
US3551826A (en) Frequency multiplier and frequency waveform generator
US5365119A (en) Circuit arrangement
US3096483A (en) Frequency divider system with preset means to select countdown cycle
US5805003A (en) Clock frequency synthesis using delay-locked loop
US3375448A (en) Variable dividers
PL165282B1 (pl) Układ do generacji przebiegu prostokątnego o programowanej GZYTELU11 I przestrajalnej częstotliwości
US3325721A (en) Variable frequency changer with means for continuously changing phase of the input frequency signal
PL165271B1 (pl) Układ do generacji przebiegu prostokątnego o programowanej częstotliwości i o programowanym wypełnieniu
PL166350B1 (pl) Układ do generacji programowanej liczby impulsów
PL165280B1 (pl) Układ do generacji Impulsu o programowanym opóźnieniu względem zbocza sygnału wyzwalającego i o programowanym czasie trwania
PL165308B1 (pl) Układ do generowania sekwencji binarnej
GB2052815A (en) Digital frequency multiplier
PL165283B1 (pl) Układ do programowanego synchronicznego przesuwania fazy sygnału cyfrowego
US3860799A (en) Circuit for ergodic processing of periodic and aperiodic signals
AU596735B2 (en) Differentiating logical circuit for asynchronous systems
SU1149406A1 (ru) Импульсное фазосдвигающее устройство
GB1509795A (en) Processing information signals
PL132633B1 (en) Method of step phase correction
BILGIÇ A synchronous frequency multiplier using phase-locked loop
SU1598165A1 (ru) Делитель частоты следовани импульсов
SU1058084A1 (ru) Демодул тор фазоманипулированных сигналов
SU1116439A1 (ru) Делительное устройство
SU919072A1 (ru) Устройство дл выделени импульсов из последовательности