SU1598165A1

SU1598165A1 - Делитель частоты следовани импульсов

Info

Publication number: SU1598165A1
Application number: SU874286625A
Authority: SU
Inventors: Валерий Дмитриевич Дормидонтов; Владимир Михайлович Ведешин; Сергей Иванович Тимошин; Игорь Иванович Печура
Original assignee: Предприятие П/Я В-2519
Priority date: 1987-07-20
Filing date: 1987-07-20
Publication date: 1990-10-07

Abstract

Изобретение может использоватьс в устройствах автоматики и вычислительной техники и в синтезаторах частот. Цель изобретени - повышение быстродействи при одновременном уменьшении побочных составл ющих в спектре выходного сигнала. Цель достигаетс введением формировател 6 короткого импульса и счетного триггера 4 и организацией новых функциональных св зей. Устройство содержит также программируемый делитель 2 частоты, делитель 3 частоты, входную 1 и выходную 5 шины, причем программируемого делитель 2 частоты состоит из трех триггеров и элементов И - НЕ и ИСКЛЮЧАЮЩЕЕ, ИЛИ. На выходе устройства формируетс сигнал типа "меандр" при четном и нечетном коэффициентах делени . 1 з.п.ф-лы, 2 ил.

Description

К. г

сл

ю

00

сл

Фив.1

Изобретение относитс к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники и в синтезаторах частот.

Цель изобретени - повышение быстро- действи при одновременном уменьшении побочных составл ющих в спектре выходного сигнала.

На фиг.1 приведена электрическа структурна схема делител частоты следо- вани импульсов; на фиг.2 - электрическа функциональна схема программируемого делител частоты.

Делитель частоты следовани импульсов содержит входную шину 1, соединен- ную с тактовым входом программируемого делител 2 частоты, выход которого соединен с тактовым входом делител 3 частоты с переменным коэффициентом делени , выход которого соединен с входом счетного триггера 4, выход которого соединен с выходной шиной 5 и через формирователь 6 короткого импульса с управл ющим входом программируемого делител 2 частоты.

Программируемый делитель 2 частоты содержит первый, второй и третий триггеры 7-9, элемент И-НЕ 10 и элемент 11 ИСКЛЮЧАЮЩЕЕ ИЛИ , первый вход которого соединен с инверсным выходом первого триггера 7, выход - с К-входом второго триг- гера 8, пр мой выход которого соединен с первым входом элемента И-НЕ 10, с С-вхо- дом третьего триггера 9 и с выходом про- граммируемого делител 2 частоты, тактовый вход которого соединен с С-входа- ми первого и второго триггеров 7 и 8, управл ющий вход - с S-входом третьего триггера 9, К-вход которого соединен с К-входом первого триггера 7 и с шиной логической единицы , пр мой выход - с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11, инверсный выход - с вторым входом элемента И-НЕ 10, выход которого соединен с 1-вхо- дом второго триггера 8,1-вход третьего триггера 9 соединен с шиной логического нул .

Делитель частоты работает следующим образом.

Коэффициент делени п+1 устройства определ етс коэффициентами делени делителей 3 и 2, равными m и п/п +1 соответственно.

Импульсы входной частоты с шины 1 поступают на тактовый вход делител 2 частоты , который осуществл ет деление частоты на г. При по влении на фронте

Claims

выходного импульса на шине 5 выходной импульс формировател 6 переключает делитель 2 на работу с коэффициентом делени п+1. Этот коэффициент делени сохран етс лишь в одном цикле работы делител 2, после чего он переходит в режим делени частоты на п. Выходные импульсы делител 2 .через делитель 2 поступают на счетный вход триггера 4, на выходе которого и формируетс сигнал, форма которого близка к меандру (отличие одного полупериода от другого не превышает одного периода импульсов на шине 1). Формула из обретени 1. Делитель частоты следовани импульсов , содержащий последовательно соединенные программируемый делитель частоты и делитель частоты с переменным, коэффициентом делени , тактовый вход первого из которых соединен с входной шиной , и выходную шину, отличающийс тем, что, с целью повышени быстродействи при одновременном уменьшении побочных составл ющих в спектре выходного сигнала, в него введены формирователь короткого импульса и счетный триггер, вход которого соединен с выходом делител частоты с переменным коэффициентом делени , выход - с выходной шиной и через формирователь короткого импульса с управл ющим входом программируемого делител частоты.
2. Делитель поп.1,отличающий- с тем, что программируемый делитель частоты содержит первый, второй и третий триггеры, элемент И-НЕ и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого соединен с инверсным выходом первого триггера, выход - с К-входом второго триггера , пр мой выход которого соединен с первым входом элемента И-НЕ, с С-входом третьего триггера и с выходом программируемого делител частоты, тактовый вход которого соединен с С-входами первого и второго триггеров, управл ющий вход - с S-входом третьего триггера, К-вход которого соединен с К-входом первого триггера и с шиной логической единицы, пр мой выход - с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, инверсный выход - с вторым входом элемента И-НЕ, выход которого соединен с 1-входом первого триггера, пр мой выход которого соединен с 1-входом второго, триггера, при этом 1-вход третьего триггера соединен с шиной логического нул .

Фаг.2