PL165280B1 - Układ do generacji Impulsu o programowanym opóźnieniu względem zbocza sygnału wyzwalającego i o programowanym czasie trwania - Google Patents

Układ do generacji Impulsu o programowanym opóźnieniu względem zbocza sygnału wyzwalającego i o programowanym czasie trwania

Info

Publication number
PL165280B1
PL165280B1 PL28959791A PL28959791A PL165280B1 PL 165280 B1 PL165280 B1 PL 165280B1 PL 28959791 A PL28959791 A PL 28959791A PL 28959791 A PL28959791 A PL 28959791A PL 165280 B1 PL165280 B1 PL 165280B1
Authority
PL
Poland
Prior art keywords
output
block
input
summing
decision block
Prior art date
Application number
PL28959791A
Other languages
English (en)
Other versions
PL289597A1 (en
Inventor
Krzysztof Lange
Mieczyslaw Jessa
Miroslaw Szykula
Original Assignee
Mieczyslaw Jessa
Krzysztof Lange
Politechnika Poznanska
Miroslaw Szykula
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mieczyslaw Jessa, Krzysztof Lange, Politechnika Poznanska, Miroslaw Szykula filed Critical Mieczyslaw Jessa
Priority to PL28959791A priority Critical patent/PL165280B1/pl
Publication of PL289597A1 publication Critical patent/PL289597A1/xx
Publication of PL165280B1 publication Critical patent/PL165280B1/pl

Links

Landscapes

  • Pulse Circuits (AREA)

Abstract

Układ do generacji impulsu o programowanym 57) opóźnieniu względem zbocza sygnału wyzwUającego i o programowanym czasie trwania zawierający wejściowy blok kształtujący, blok decyzyjny, bloki sterujące i blok wyjściowy, znamienny tym, że zawiera blok sumujący (3), element sumujący (5) i człon opó^iniijąc^ (6), zaś blok wyjściowy stanowi element dwustanowy (2), którego wyście stanowi wyście (wy) całego układu, przy czym podwójna zamknięta pętla złożona z bloku sumującego (3), bloku decyzynego (4), elementu sumującego (5) i członu opos^ącego (6) i jest wyposażona w dwa odrębne zewnętrzne bloki sterujące (7) i (8)jednocześnie jej blok sumujący (3) ma dwa wejścia, z których jedno stanowi wejście tej podwóónej pętli, przyłączone do wyścia bloku kształtującego (1), zaś wyściem blok sumujący (3) przyłączony jest do sygnałowego weeścia bloku decyzyjnego (4), mającego trzy wyścia sygnałowe, z których jedno stanowi wyście podwóónej zamkniętej pętli, przyłączone do jednego wejścia dwustanowego elementu wyściowego (2), natomiast gałęzie łączące pozostałe dwa wyścia sygnałowe bloku decyzyjnego (4) z odrębnymi wieściami elementu sumującego (5) stanowią gałęzie wyodrębrnające dwie identyczne zamknięte pętle, z których każda zamyka się kolejno poprzez element sumujący (5), połączony wyściem z weJśclem członu opóźniającego (6), człon opóźniający (6), połączony z drugjm ^^eściem bloku sumującego (3), blok sumujący (3),

Description

Przedmiotem wynalazku jest układ do generacji impulsu o programowanym opóźnieniu względem zbocza sygnału wyzwalającego i o programowanym czasie trwania , przeznaczone w szczególności dla cyfrowych układów elektronicznych, w których dokonuje się przetwarzania sygnału w czasie takich jak generatory o programowanym wypełnieniu, sterowniki tyrystowe, układy testujące i tym podobne.
Znane są dotychczas dwie konfiguracje układów generacji impulsu o niezależnie programowanym opóźnieniu, względem zbocza wyzwalającego i o programowanym czasie trwania. Pierwszy z nich wykorzystuje układy scalonych multiwibratorów 121, z programowaniem źródeł prądowych w obsadzie RC każdego multiwibratora. Układ ten nie pozwala na uzyskanie du2ej liczby poziomów programowania. Układ ten nie pozwala na uzyskanie dużej liczby poziomów programowania. W drugim z tych układów z multipleksera kolejno przepisuje się słowa programujące na wejście równolegle licznika rewersyjnego liczącego wstecz. Dzięki temu uzyskuje się zale2ne ustawienie czasu trwania impulsu i czasu opóźniania zbocza impulsu względem okresu częstotliwości generatora lokalnego. W opisanym układzie programowania określenie długości poszczególnych stanów jest możliwe jedynie z dokładnością okresu trwania generatora lokalnego. Zachodzi więc rozbie2ność pomiędzy długością częściowych czasów, a częstotliwością generatora lokalnego. Kolejną niedogodnością jest to, że suma czasu trwania opóźnienia impulsu jest stała i jest równa okresowi generatora lokalnego.
165 280
Celem wynalazku Jest układ do generacji impulsu o programowanym opóźnieniu zbocza impulsu, z jakim impuls pojawi się na wyjściu względem zbocza sygnału wyzwalającego, oraz programowanym czasie trwania.
Układ do generacji impulsu o programowanym opóźnieniu względem zbocza sygnału wyzwalającego i o programowanym czasie trwania, według wynalazku, zawierający wejściowy blok kształtujący blok decyzyjny, bloki sterujące i blok wyjściowy, charakteryzuje się tym, że zawiera blok sumujący, człon opdźniający i element sumujący, zaś blok wyjściowy stanowi element dwustanowy, przy czym blok sumujący, blok decyzyjny, element sumujący i człon opóźniający tworzą układ podwójnej zamkniętej pętli, wyposażony w dwa odrębne zewnętrzne bloki sterujące. Blok sumujący ma dwa wejścia, z których jedno stanowi wejście tej podwójnej zamkniętej pętli, na które podawany jest z wyjścia bloku wejściowego impuls o bardzo krótkim czasie trwania, zaś wyjściem blok sumujący przyłączony jest do sygnałowego wejścia bloku decyzyjnego, mającego trzy wyjścia sygnałowe, z ktdrych jedno stanowi wyjście podwdjnej zamkniętej pętli, przyłączone do jednego wejścia dwustanowego elementu wyjściowego, natomiast gałęzie łączące pozostałe dwa wyjścia sygnałowe bloku decyzyjnego z odrębnymi wejściami elementu sumującego, stanowią gałęzie wyodrębniające dwie identyczne zamknięte pętle, z których każda zamyka się kolejno poprzez element sumujący, połączony wyjściem z wejściem członu opóźniającego, człon opdźniający połączony z drugim wejściem bloku sumującego, blok sumujący połączony wyjściem z wejściem sygnałowym bloku decyzyjnego, oraz poprzez ten blok decyzyjny. Jednocześnie bloki sterujące, każdy przeznaczony dla jednej z wyodrębnionych pętli, przyłączone są wyjściami każdy do odpowiedniego odrębnego sterującego wejścia bloku decyzyjnego, zaś swymi wejściami, bloki sterujące przyłączone są każdy do odrębnego odpowiedniego sygnałowego wyjścia bloku decyzyjnego, połączonego z odpowiednim wejściem elementu sumującego. Jednocześnie wyjście sygnałowe bloku decyzyjnego połączone z gałęzią wyodrębniającą drugą zamkniętą pętlę, przyłączone jest do drugiego wejścia dwustanowego elementu wyjściowego. Nadto wyjście bloku kształtującego przyłączone jest odrębnie do każdego z bloków sterujących do ich wejść sterujących wpisem słów programujących do tych bloków sterujących, zaś człon opóźniający ma na drugie wejście załączony zewnętrzny sygnał sterujący.
W opisanym rozwiązaniu według wynalazku chwila generacji impulsu na wyjściu zależy od chwili pojawienia się zbocza sygnału wyzwalającego oraz od zaprogramowanej liczby obiegów impulsu o bardzo krótkim czasie trwania w pierwszej zamkniętej pętli. Czas trwania impulsu, o opóźnieniu zbocza względem zbocza sygnału wyzwalającego ustalonym programowo w pierwszej pętli, jest proporcjonalny do iloczynu zaprogramowanej liczby obiegów tego opóźnionego impulsu w drugiej pętli przez czas pojedynczego obiegu impulsu w tej drugiej pętli. Pozwala to na dowolne programowanie cyfrowe opóźnienia impulsu, pojawiającego się na wyjściu elementu dwustanowego, względem zbocza sygnału wyzwalającego oraz czasu trwania tego impulsu. Wykonanie układu według wynalazku w postaci układu scalonego pozwala uzyskać ten efekt przy znacznie niższych nakładach niż dotychczas znanych rozwiązaniach, przy jednoczesnej dokładności wynikającej z wyeliminowania generatora lokalnego.
Przedmiot wynalazku został bliżej objaśniony na przykładzie realizacji przedstawionym na rysunku, na którym uwidoczniono schemat blokowy układu według wynalazku.
Układ składa się z wejściowego bloku kształtującego 1, wytwarzającego, pod wpływem zbocza sygnału wyzwalającego, impuls o bardzo krótkim czasie trwania, z układu mającego postać podwójnej zamkniętej pętli oraz z dwustanowego elementu wyjściowego 2, którego wyjście stanowi wyjście WY całego układu. Podwójna zamknięta pętla złożona jest z bloku sumującego 3, bloku decyzyjnego 4, elementu sumującego 5 i członu opóźniającego 6 i jest wyposażona w dwa odrębne zamknięte bloki sterujące 7 i 8. Blok sumujący 3 ma dwa wejścia, z których jedno stanowi wejścia, z których jedno stanowi wejście tej podwójnej zamkniętej pętli, na które podawany jest z wyjścia bloku kształtującego 1 impuls o bardzo krótkim czasie trwania, zaś wyjściem bloku sumujący 3 przyłączony jest do sygnałowego wejścia bloku decyzyjnego 4, mającego trzy wyjścia sygnałowe, z których jedno stanowi wyjście podwójnej zamkniętej pętli przyłączone do jednego wejścia dwustanowego elementu wyjściowego 2, natomiast gałęzie łączące pozostałe dwa wyjścia sygnałowe bloku decyzyjnego 4 z odrębnymi wejściami elementu sumującego 5 stanowią gałęzie wyodrębniające dwie identycznie zamknięte pętle, z ktdrych każda zamyka się kolejno poprzez element sumujący 5, połączony wyjściem z wejściem członu opóźniającego 6, człon opóźniający 6 połączony
165 280 z drugim wejściem bloku sumującego 3, blok sumujący 3 połączony wyjściem z wejściem sygnałowym bloku decyzyjnego 4 oraz poprzez ten blok decyzyjny 4. Bloki sterujące 7 i 8, każdy przeznaczony dla jednej z odrębnych pętli, przyłączone są wyjściami każdy do odpowiedniego odrębnego sterującego wejścia bloku decyzyjnego 4, decydującego o opuszczeniu przez krążący impuls danej pętli, zaś swymi wejściami bloki sterujące 7 i 8 przyłączone są każdy do odrębnego odpowiedniego sygnałowego wyjścia bloku decyzyjnego z odpowiednim wejściem elementu sumującego 5. Jednocześnie wyjście sygnałowe bloku decyzyjnego 4, połączone z gałęzią wyodrębniającą drugą zamkniętą pętlę, przyłączone jest do drugiego wejścia dwustanowego elementu wyjściowego 2. Nadto wyjście bloku kształtującego 1 przyłączone jest odrębnie do każdego z bloków sterujących 7 i 8 do ich wejść sterujących wpisem słów programujących odpowiednio SP1 i SP2 do tych bloków sterujących 7 i 8 odpowiednio, wyznaczających liczbę obiegów impulsu w danej pętli, a człon opóźniający 6 jest sterowany zewnętrznym sygnałem ZS tak, że opóźnia zbocze impulsu krążącego w danej pętli o wartość proporcjonalną do tego zewnętrznego sygnału ZS. W przykładzie blok kształtujący 1 stanowi przerzutnik monostabilny, generujący pod wpływem zbocza sygnału wyzwalającego impuls prostokątny o bardzo krótkim czasie trwania, mniejszym od czasu opóźniania wnoszonego przez ten człon opóźniający 6, powodujący jednocześnie wpisanie słów programujących SP1 i SP2 do liczników, które stanowią bloki sterujące 7 i 8 odpowiednio. Blok sumujący 3 i element sumujący 5 realizują funkcje sum logicznych. Blok decyzyjny 4 stanowi zespół bramek wyznaczający, w zależności od stanu wyjść bloków sterujących 7 i 8, dalszą drogę impulsu w danej pętli. Człon opóźniający 6 realizuje opóźnienie zbocza impulsu w danej pętli o wartość, która jest zależna proporcjonalnie od zewnętrznego sygnału ZS sterującego, którym może być poziom napięcia podawany na ten człon opóźniający 6, którym z kole i może być mu 11lwit»rator monostabilny. Liczniki stanowiące bloki sterujące 7 18 stanowi, liczniii e wpisem równoległym słowa programującego SP1 i SP2 odpowiednio, które wyznaczają liczbę obiegów impulsu w danej pętli.
Impuls z wyjścia bloku kształtującego 1 podawany jest na jedno z wejść bloku sumującego 3, stanowiące wejście zamkniętej podwójnej pętli. Z wyjścia bloku sumującego 3 impuls ten jest podawany na sygnałowe wejście bloku decyzyjnego 4. Zależnie od stanu wyjść bloków sterujących 7 i 8 impuls ten krąży w pierwszej pętli przechodząc w układzie poprzez pierwszą albo też drugą gałąź wyodrębniającą pojedyncze pętle, aby przejść do elementu sumującego 5 1 poprzez człon opóźniający 6 do drugiego wejścia bloku sumującego 3. Impuls ten w pierwszej pętli wymusza po każdym obiegu sygnał bloku decyzyjnego 4 podawany do wejścia zliczającego wstecz liczników bloku sterującego 7. Pojawienie się tego impulsu na wejściu zliczającym bloku sterującego 7 każdorazowo powoduje zmniejszenie o jedność aktualnej zawartości tych liczników. Po doliczeniu do zera w czasie krążenia tego impulsu w pierwszej pętli 1 po pojawieniu się nowego kolejnego stanu liczników bloku sterującego 7, następuje zmiana stanu na wyjściu bloku sterującego 7. Pod wpływem tej zmiany stanu blok decyzyjny 4 powoduje wejście impulsu w drugą gałąź do drugiej pętli sterowanej z bloku sterującego 8 i jednocześnie na jedno wejście dwustanowego elementu wyjściowego 2. Impuls wychodzący z pierwszej pętli na zbocze opóźnione względem zbocza sygnału, wyzwalającego o wartość proporcjonalną do iloczynu zaprogramowanej dla danej pętli liczby obiegów impulsu w tej pętli, określonej słowem programującym SP1, przy czym pojedynczego obiegu impulsu w tej pętli sterowany zewnętrznym sygnałem ZS. Jednocześnie impuls ten wchodząc do drugiej pętli powoduje zmianę stanu na wyjściu elementu dwustanowego wyjściowego 2 o czasie trwania tego stanu proporcjonalnym do wspomnianego iloczynu zaprogramowanej dla drugiej pętli liczby obiegów w tej pętli, przez czas pojedynczego obiegu impulsu w tej pętli. Cykl krążenia impulsu w drugiej pętli powtarza się identycznie jak w pierwszej pętli. Impuls wprowadzany do drugiej pętli oblega ją zaprogramowaną, niezależnie od pierwszej pętli, liczbę razy, określoną słowem programującym SP2 wpisywanym, w momencie rozpoczęcia generacji impulsu o bardzo krótkim czasie trwania wprowadzonego do pierwszej pętli, do bloku sterującego 8 drugiej pętli. Po doliczeniu do zera przez liczniki bloku sterującego 8 kończy się cykl krążenia impulsu w drugiej pętli. Impuls ten dzięki blokowi decyzyjnemu 4 opuszcza drugą pętlę trzecia wyjściem sygnałowym tego bloku, połączonym z drugim wejściem dwustanowego elementu wyjściowego 2, powodując zmianę stanu na wyjściu tego dwustanowego elementu na stan przeciwny tak, że na wyjściu tego elementu dwustanowego 2 otrzymuje się impuls o programowanym opóźnieniu zbocza sygnału wyzwalającego i o programowanym czasie trwania.
165 280
165 280
Departament Wydawnictw UP RP. Nakład 90 egz.
Cena 10 000 zł

Claims (1)

  1. Zastrzeżenie patentowe
    Układ do generacji impulsu o programowanym opóźnieniu względem zbocza sygnału wyzwalającego i o programowanym czasie trwania zawierający wejściowy blok kształtujący, blok decyzyjny, bloki sterujące i blok wyjściowy, znamienny tym, że zawiera blok sumujący /3/, element sumujący /5/ i człon opóźniający /6/, zaś blok wyjściowy stanowi element dwustanowy /2/, którego wyjście stanowi wyjście /WY/ całego układu, przy czym podwójna zamknięta pętla złożona z bloku sumującego /3/, bloku decyzyjnego /4/, elementu sumującego /5/ i członu opóźniającego /6/ i jest wyposażona w dwa odrębne zewnętrzne bloki sterujące /7/ i /8/, jednocześnie jej blok sumujący /3/ ma dwa wejścia, z których jedno stanowi wejście tej podwójnej pętli, przyłączone do wyjścia bloku kształtującego /1/, zaś wyjściem blok sumujący /3/ przyłączony jest do sygnałowego wejścia bloku decyzyjnego /4/, mającego trzy wyjścia sygnałowe, z których jedno stanowi wyjście podwójnej zamkniętej pętli, przyłączone do jednego wejścia dwustanowego elementu wyjściowego /2/, natomiast gałęzie łączące pozostałe dwa wyjścia sygnałowe bloku decyzyjnego /4/ z odrębnymi wejściami elementu sumującego /5/ stanowią gałęzie wyodrębniające dwie identyczne zamknięte pętle, z których każda zamyka się Kolejno poprzez element sumujący /5/, połączony wyjściem z wejściem członu opóźniającego /6/, człon opóźniający /6/, połączony z drugim wejściem bloku sumującego /3/, blok sumujący /3/, połączony wyjściem z wejściem sygnałowym bloku decyzyjnego /4/ oraz poprzez ten blok decyzyjny /4/, jednocześnie bloki sterujące /7/ i /8/, każdy przeznaczony dla jednej z wyodrębnionych pętli, przyłączone są wyjściami każdy do odpowiedniego odrębnego sterującego wejścia bloku decyzyjnego /4/, zaś swymi wejściami bloki sterujące /7/ i /8/ przyłączone są każdy do odrębnego odpowiedniego sygnałowego wyjścia bloku decyzyjnego /4/, połączonego z odpowiednim wejściem elementu sumującego /5/, jednocześnie wyjście sygnałowe bloku decyzyjnego /4, połączone z gałęzią wyodrębniającą drugą zamkniętą pętlę, przyłączone jest do drugiego wejścia dwustanowego elementu wyjściowego /2/, nadto wyjście bloku kształtującego /1/ przyłączone jest odrębnie do każdego z bloków sterujących /7/ i /8/, do ich wejść sterujących wpisem słów programujących odpowiednio /SP1/ i /SP2/ do tych bloków, a człon opóźniający /6/ ma na drugie wejście załączony zewnętrzny sygnał sterujący /ZS/.
    • · «
PL28959791A 1991-03-21 1991-03-21 Układ do generacji Impulsu o programowanym opóźnieniu względem zbocza sygnału wyzwalającego i o programowanym czasie trwania PL165280B1 (pl)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL28959791A PL165280B1 (pl) 1991-03-21 1991-03-21 Układ do generacji Impulsu o programowanym opóźnieniu względem zbocza sygnału wyzwalającego i o programowanym czasie trwania

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL28959791A PL165280B1 (pl) 1991-03-21 1991-03-21 Układ do generacji Impulsu o programowanym opóźnieniu względem zbocza sygnału wyzwalającego i o programowanym czasie trwania

Publications (2)

Publication Number Publication Date
PL289597A1 PL289597A1 (en) 1992-10-05
PL165280B1 true PL165280B1 (pl) 1994-12-30

Family

ID=20054142

Family Applications (1)

Application Number Title Priority Date Filing Date
PL28959791A PL165280B1 (pl) 1991-03-21 1991-03-21 Układ do generacji Impulsu o programowanym opóźnieniu względem zbocza sygnału wyzwalającego i o programowanym czasie trwania

Country Status (1)

Country Link
PL (1) PL165280B1 (pl)

Also Published As

Publication number Publication date
PL289597A1 (en) 1992-10-05

Similar Documents

Publication Publication Date Title
PL165280B1 (pl) Układ do generacji Impulsu o programowanym opóźnieniu względem zbocza sygnału wyzwalającego i o programowanym czasie trwania
DE4120903C2 (de) Verzögerungsschaltung
US3601591A (en) Digital differential analyzer employing counters controled by logic levels
PL165271B1 (pl) Układ do generacji przebiegu prostokątnego o programowanej częstotliwości i o programowanym wypełnieniu
PL166350B1 (pl) Układ do generacji programowanej liczby impulsów
PL165183B1 (pl) Programowany układ czasowy
PL165282B1 (pl) Układ do generacji przebiegu prostokątnego o programowanej GZYTELU11 I przestrajalnej częstotliwości
PL165308B1 (pl) Układ do generowania sekwencji binarnej
PL165283B1 (pl) Układ do programowanego synchronicznego przesuwania fazy sygnału cyfrowego
PL165314B1 (pl) Programowany układ czasowy
Manzoul et al. Overcurrent relay on a FPGA chip
SU1598165A1 (ru) Делитель частоты следовани импульсов
PL165475B1 (pl) Układ do programowanego synchronicznego opóźniania zbocza Impulsu
SU1160550A1 (ru) Формирователь одиночного импульса
SU919072A1 (ru) Устройство дл выделени импульсов из последовательности
SU1670785A1 (ru) Устройство формировани входных сигналов реверсивного счетчика
SU839068A1 (ru) Делитель частоты следовани импуль-COB C КОэффициЕНТАМи дЕлЕНи
SU433498A1 (ru) Множитк]1ьное устройство '
SU547031A1 (ru) Устройство формировани переменных временных интервалов
SU1001453A1 (ru) Формирователь длительности импульса
SU894862A1 (ru) Формирователь многофазного сигнала
SU1226662A1 (ru) Делитель частоты с дискретной регулировкой длительности импульсов
SU1056467A1 (ru) Делитель частоты следовани импульсов с переменным коэффициентом делени
SU1112357A1 (ru) Распределитель импульсов
SU739727A1 (ru) Селектор широтно-импульсных сигналов