PL165308B1 - Układ do generowania sekwencji binarnej - Google Patents

Abstract

Układ do generowania sekwencji binarnej, zawierający wejściowy blok kształtujący, blok decyzyjny, blok wyjściowy oraz bloki sterujące 1 zewnętrzne bufory sprzężone wyjściami z odrębnymi wejściami tych bloków sterujących odpowiednio, znamienny tym, ze zawiera blok sumujący (3), człon opóźniający (6) i element sumujący (5), zaś blok wyjściowy stanowi element dwustanowy, przy czym blok sumujący (3), blok decyzyjny (4) element sumujący (5) i człon opóźniający (6) tworzą układ podwójnej zamkniętej pętli, z którą sprzężone są wymienione dwa odrębne zewnętrzne bloki sterujące (7) 1 (8), sprzężone z zewnętrznymi buforami (9) i (10), jednocześnie jej blok sumujący (3) ma dwa wejścia, w których jedno stanowi wejście tej podwójnej zamkniętej pętli do którego załączone jest wyjście wejściowego bloku kształtującego (1), zaś wyjściem blok sumujący (3)przyłączony jest do sygnałowego wejścia bloku decyzyjnego (4), mającego dwa wyjścia sygnałowe, połączone z dwoma odrębnymi wejściami elementu sumującego (5) odrębnymi gałęziami, które stanowią gałęzie wyodrębniające dwie identycznie zamknięte pętle, z których każda zamyka się kolejno poprzez element sumujący (5) połączony wyjściem z wejściem członu opóźniającego (6), człon opóźniający (6) połączony z drugim wejściem bloku sumującego (3), blok sumujący (3) połączony wyjściem z wejściem sygnałowym bloku decyzyjnego (4) oraz poprzez ten blok decyzyjny (4),jednocześnie bloki sterujące (7) 1 (8), każdy przeznaczony dla jednej z wyodrębnionych pętli, przyłączone są wyjściami każdy do odpowiedniego sterującego wejścia bloku decyzyjnego (4), .

Description

Przedmiotem wynalazku jest układ do generowania sekwencji binarnej, przeznaczony dla cyfrowych elektronicznych, w których dokonuje się cyfrowego przewtarzania sygnałów, znajdujących zastosowanie w układach testujących, generatorach losowych, sterownikach przemysłowych i tym podobnych.

Znane dotychczas układy do generowania sekwencji binarnej, stanowiącej ciąg przebiegów oprogramowanych w każdym takcie niezależnie od czasu trwania impulsu i czasu trawienia przerwy między impulsami, wykorzystują generator fali prostokątnej z niezależnym ustawieniem czasu trwania „1“ i „0, z dodatkową synchronizacją nastaw układów programujących wraz ze zmianą zboczy generowanych impulsów. Znane są różne konfiguracje takich układów. Układy te charakteryzuje wada związana z tym, że nie istnieją układy synchronizacji, pozwalające na uzyskanie programowania sekwencji bez błędów dyskretyzacji, wynikających z niesynchroniczności zachodzenia zmian częstotliwości generatora lokalnego. Ponadto konieczność stosowania układów synchronizacji ze względu na ich złożoność dodatkowo podnosi koszty budowy takiego rozwiązania.

W układzie do generacji sekwencji binarnej według wynalazku, zawierającym wejściowy blok kształtujący, blok decyzyjny, bloki sterujące i blok wyjściowy, oraz zewnętrzne bufory załączone do wejść bloków sterujących odpowiednio, istota rozwiązania polega na tym, że zawiera blok sumujący, człon opóźniający i element sumujący, zaś blok wyjściowy stanowi element dwustanowy, przy czym blok sumujący, blok decyzyjny, element sumujący i człon opóźniający tworzą układ podwójnej zamkniętej pętli, z którą sprzężone są dwa wymienione odrębne zewnętrzne bloki

165 308 sterujące, każdy sprzężony odrębnym wejściem z jednym zewnętrznym buforem. Jednocześnie blok sumujący ma dwa wejścia, z których jedno stanowi wejście tej podwójnej zamkniętej pętli, połączone z wyjściem wejściowego bloku kształtującego, zaś wyjściem blok sumujący przyłączony jest do sygnałowego wejścia bloku decyzyjnego, mającego dwa wyjścia sygnałowe, połączone z dwoma odrębnymi wejściami elementu sumującego odrębnymi gałęziami, które stanowią gałęzie wyodrębniające dwie identyczne pętle, z których każda zamyka się kolejno poprzez element sumujący, połączony wyjściem z wejściem członu opóźniającego, człon opóźniający połączony z drugim wejściem bloku sumującego, blok sumujący połączony wyjściem z wejściem sygnałowym bloku decyzyjnego oraz poprzez ten blok decyzyjny. Jednocześnie bloki sterujące każdy przeznaczony dla jednej z wyodrębnionych pętli, przyłączone są każdy do odpowiedniego odrębnego sterującego wejścia bloku decyzyjnego, zaś swymi wejściami zewnętrzne bloki sterujące przyłączone są każdy do odrębnego sygnałowego wyjścia bloku decyzyjnego, połączonego z odpowiednim wejściem elementu sumującego. Jednocześnie wyjścia sygnałowe bloku decyzyjnego przyłączone są do odrębnych wejść dwustanowego elementu wyjściowego. Nadto blok decyzyjny ma odrębne wyjście sterujące załączone jednocześnie do obydwu zewnętrznych bloków sterujących, do ich wejść sterujących wpisem do tych bloków odrębnych zewnętrznych słów programujących SP1 i odpowiednio SPO z zewnętrznych buforów.

W rozwiązaniu według wynalazku czasu trwania bitu, jednej jedynki lub jednego zera, jest równy czasowi pojedynczego obiegu pętli przez wprowadzony do niej impuls. Liczba generowanych bez przerw jedynek lub zer jest równa liczbie programowanych odpowiednio w pierwszej i drugiej pętli liczb programowanych obiegów impulsu o bardzo krótkim czasie trwania. Rozpoczęcie generowania sekwencji i jej zakończenie jej synchroniczne z sygnałem wyzwalającym. Układ według wynalazku nie wymaga stosowania zewnętrznej skali czasu wyznaczającej czas trwania bitu. Scalenie układu według wynalazku pozwala uzyskać układ tańszy od wszystkich znanych dotychczas.

Przedmiot wynalazku został bliżej objaśniony na przykładzie realizacji przedstawionym na rysunku, na którym uwidoczniono schemat blokowy układu według wynalazku.

Układ składa się z wejściowego bloku kształtującego 1, wytwarzającego, pod wpływem zbocza sygnału żądającego generowania sekwencji binarnej, impuls o bardzo krótkim czasie trwania, z układu mającego postać podwójnej zamkniętej pętli oraz z dwustanowego elementu wyjściowego 2, korzystnie logicznego, którego wyjście stanowi wyjście WY całego układu. Podwójna zamknięta pętla złożona jest z bloku sumującego 3, bloku decyzyjnego 4, elementu sumującego 5 i członu opóźniającego 6 i jest wyposażona w dwa odrębne zewnętrzne bloki sterujące 7 i 8, z których każdy sprzężony jest z odrębnym zewnętrznym buforem odpowiednio 9 i 10. Blok sumujący 3 ma dwa wejścia, z których jedno stanowi wejście tej podwójnej zamkniętej pętli, na które podawany jest z wyjścia bloku kształtującego 1 impuls o bardzo krótkim czasie trwania. Wyjściem blok sumujący 3 przyłączony jest do sygnałowego wejścia bloku decyzyjnego 4, mającego dwa wyjścia sygnałowe połączone z dwoma odrębnymi wejściami elementu sumującego 5 odrębnymi gałęziami, które stanowią gałęzie wyodrębniające dwie identyczne zamknięte pętle, z których każda zamyka się kolejno poprzez element sumujący 5 połączony wyjściem z członu opóźniającego 6, człon opóźniający 6 połączony z drugim wejściem bloku sumującego 3, blok sumujący 3 połączony wyjściem z wejściem sygnałowym bloku decyzyjnego 4 oraz poprzez ten blok decyzyjny 4. Jednocześnie bloki sterujące 7 i 8, każdy przeznaczony dla jednej z wyodrębnionych pętli, przyłączone są wyjściami każdy do odpowiedniego sterującego wejścia bloku decyzyjnego 4, decydującego o opuszczeniu przez krążący impuls danej pętli, zaś swymi wejściami bloki sterujące 7 i 8 przyłączone są każdy do odrębnego odpowiedniego sygnałowego wyjścia bloku decyzyjnego 4, połączonego z odpowiednim wejściem elementu sumującego 5. Jednocześnie wyjścia sygnałowe bloku decyzyjnego 4 przyłączone są do odrębnych wejść dwustanowego elementu wyjściowego 2. Ponadto blok decyzyjny 4 ma wyjście sterujące, załączone jednocześnie do obydwu bloków sterujących 7 i 8, do ich wejść sterujących wpisem do tych bloków zewnętrznych słów programujących SPO i SP1, wyznaczających liczbę obiegów impulsów w danej pojedynczej pętli, przy czym te słowa programujące wpisywane są zewnętrznych buforów 9 i odpowiednio 10.

165 308

W przykładzie realizacji wejściowy blok kształtujący 1 stanowi przerzutnik monostabilny generujący pod wpływem zbocza sygnału, żądającego generowania sekwencji binarnej, impuls o bardzo krótkim czasie trwania, mniejszym od- czasu opóźnienia wnoszonego przez człon opóźniający 6. Blok sumujący 3 realizuje funkcję sumy logicznej. Blok decyzyjny 4 stanowi zespół bramek, wyznaczający w zależności od stanu wyjść bloków sterujących 7 i 8, dalszą drogę impulsu krążącego w ten sposób, że albo kieruje impuls do pierwszej, albo do drugiej pętli poprzez odpowiednią gałąź wyodrębniającą daną pętlę, a także sterujący wpisem słów programujących SPO i SP1 do odpowiedniego bloku sterującego 7 lub 8. Bloki sterujące 7 i 8 stanowią liczniki z wpisem równoległym z zewnątrz, z zewnętrznych buforów 9 i 10, słów programujących SPO i SP1, wyznaczających liczby obiegów impulsu krążącego w danej pętli. Człon opóźniający 5 realizuje opóźnienie zbocza impulsu, krążącego w danej pętli. Człon opóźniający 5 realizuje opóźnienie zbocza impulsu, krążącego w danej pętli, tak że opóźnia to zbocze o wartość proporcjonalną do iloczynu zaprogramowanej danym słowem programującym SP1, SPO liczby obiegów impulsu w danej pętli przez czas pojedynczego obiegu impulsu w danej pętli, stanowiący czas opóźniania pętli. Członem opóźniającym 6 może być multiwibrator monostabilny.

Wygenerowany impuls o bardzo krótkim czasie trwania, który wchodzi pierwszy do pętli poprzez blok sumujący 3 i blok decyzyjny 4 powoduje ustawienie na wyjściu WY elementu dwustanowego 2 logicznej jedynki, przy czym jego wejście do pętli wymusza wpisanie do bloków sterujących 7 i 8 zewnętrznych słów programujących SP1 i SP0, z zewnętrznych buforów 9 i odpowiednio 10, wyznaczających liczbę obiegów tego impulsu w danej z dwóch pętli odpowiednio. Impuls obiega pierwszą pętlę taką liczbę razy jaka wynika ze słowa programującego SP1. Krążąc w danej pętli impuls wymusza po każdym obiegu sygnał bloku decyzyjnego 4, podawany na wejście zliczające wstecz liczników bloku sterującego danej pętli, w tym wypadku bloku sterującego 7. Pojawienie się tego impulsu na wejściu zliczającym bloku sterującego 7 powoduje każdorazowo zmniejszenie o jedność aktualnej zawartości tych liczników. Impuls obiegający pierwszą pętlę ostatni raz przypisuje z zewnątrz do bufora 9 nowo słowe programujące SP1 wyznaczające nową liczbę obiegów impulsu w tej pętli, zaś impuls opuszczający tę pierwszą pętlę zeruje wyjściowy element dwustanowy 2 i wchodzi do drugiej pętli, w której opóźnia się go, analogicznie jak w pierwszej pętli o wartość programowalną do iloczynu zaprogramowanej, niezależnie od pierwszej pętli, liczby obiegów impulsu w tej pętli przez czas opóźniania tej pętli. Impuls obiega tę pętlę liczbą razy wyznaczoną pierwszym słowem programującym SP0, przy czym obiegając ją ostatni raz przepisuje do bufora 10 nowe słowo programujące SP0 wyznaczające nową liczbę obiegów impulsu w tej drugiej pętli oraz przepisuje jednocześnie z buforów 9 i 10 nowe słowa programujące SP1 i odpowiednio SP0 do bloków sterujących 7 i odpowiednio 8 odpowiadających danej zamkniętej pętli, natomiast impuls wychodzący z tej drugiej pętli wraca ponownie do pierwszej pętli i na jedno wejście elementu dwustanowego 2, zaś cykl pracy obu pętli powtarza się. Na wyjściu dwustronnego elementu 2 uzyskuje się sekwencję binarną o czasie trwania stanu wysokiego, proporcjonalnym do iloczynu danego słowa programującego SP1, wyznaczającego liczbę impulsu w pierwszej pętli przez czas opóźnienia tej pętli, oraz o czasie trwania stanu niskiego proporcjonalnym do iloczynu danego słowa programującego SP0, wyznaczającego liczbę obiegów impulsu w drugiej pętli przez czas opóźnienia tej pętli.

Departament Wydawnictw UP RP. Nakład 90 egz.

Cena 10 000 zł

Claims (1)

1. Zastrzeżenie patentowe

   Układ do generowania sekwencji binarnej, zawierający wejściowy blok kształtujący, blok decyzyjny, blok wyjściowy oraz bloki sterujące i zewnętrzne bufory sprzężone wyjściami z odrębnymi wejściami tych bloków sterujących odpowiednio, znamienny tym, że zawiera blok sumujący (3), człon opóźniający (6) i element sumujący (5), zaś blok wyjściowy stanowi element dwustanowy, przy czym blok sumujący (3), blok decyzyjny (4) element sumujący (5) i człon opóźniający (6) tworzą układ podwójnej zamkniętej pętli, z którą sprzężone są wymienione dwa odrębne zewnętrzne bloki sterujące (7) i (8), sprzężone z zewnętrznymi buforami (9) i (10), jednocześnie jej blok sumujący (3) ma dwa wejścia, w których jedno stanowi wejście tej podwójnej zamkniętej pętli do którego załączone jest wyjście wejściowego bloku kształtującego (1), zaś wyjściem blok sumujący (3) przyłączony jest do sygnałowego wejścia bloku decyzyjnego (4), mającego dwa wyjścia sygnałowe, połączone z dwoma odrębnymi wejściami elementu sumującego (5) odrębnymi gałęziami, które stanowią gałęzie wyodrębniające dwie identycznie zamknięte pętle, z których każda zamyka się kolejno poprzez element sumujący (5) połączony wyjściem z wejściem członu opóźniającego (6), człon opóźniający (6) połączony z drugim wejściem bloku sumującego (3), blok sumujący (3) połączony wyjściem z wejściem sygnałowym bloku decyzyjnego (4) oraz poprzez ten blok decyzyjny (4), jednocześnie bloki sterujące (7) i (8), każdy przeznaczony dla jednej z wyodrębnionych pętli, przyłączone są wyjściami każdy do odpowiedniego sterującego wejścia bloku decyzyjnego (4), zaś swymi wejściami bloki sterujące (7) i (8) przyłączone są każdy do odrębnego odpowiednio sygnałowego wyjścia bloku decyzyjnego (4), połączonego z odpowiednim wejściem elementu sumującego (5), jednocześnie wyjścia sygnałowe bloku decyzyjnego (4), przyłączone są do odrębnych wejść dwustanowego elementu wyjściowego (2), nadto blok decyzyjny (4) ma odrębne wyjście sterujące załączone jednocześnie do obu bloków sterujących (7) i (8) do ich wejść sterujących wpisem do każdego z tych bloków odpowiadającego mu słowa programującego (SP1), (SP0), z zewnętrznych buforów (9) i odpowiednio (10).