SU622210A1 - Устройство дл мажоритарного выбора сигналов - Google Patents
Устройство дл мажоритарного выбора сигналовInfo
- Publication number
- SU622210A1 SU622210A1 SU772438771A SU2438771A SU622210A1 SU 622210 A1 SU622210 A1 SU 622210A1 SU 772438771 A SU772438771 A SU 772438771A SU 2438771 A SU2438771 A SU 2438771A SU 622210 A1 SU622210 A1 SU 622210A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- signals
- input
- majority
- signal
- selecting
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
1
Изобретение относитс к автоматике и вычислительной технике и может найти применение при построении цифровых систем повышенной наделшости, например электронных цифровых вычислительных машин .
Известно устройство 1 дл мажоритарного выбора дискретных сигналов, содержащее три элемента ИЛИ, соединенные с элементами И, выходами св занными соответственно с вторыми входами элементов ИЛИ последующего . канала, первые входы которых подключены к источникам входных сигналов .
Иедостаток устройства 1 состоит в том, что в нем входные сигналы должны поступать одновременно (синхронно).
Наиболее близким по технической сущности к изобретению вл етс устройство 2 дл мажоритарного выбора сигналов, содержащее элементы И, выходы которых соединены с соответствующими входами элемента , а первые входы - с источниками входных сигналов.
Однако такое устройство неработоспособно при асинхронной подаче сигналов на его входы.
Цель изобретени - расщирение области применени устройства, в частности обеспечение работоспособности устройства
при асинхронном поступлении сигналов от источников.
Поставленна цель достигаетс тем, что в устройство введены триггеры и элемент задержки, вход которого св зан с выходом элемента ИЛИ-НЕ, а выход - с первыми входами триггеров, выходы которых подключены к вторым входам соответствующих элементов И. Вторые входы второго и третьего триггеров соединены с первым источником входных сигналов, первого и шестого триггеров - с вторым источником входных сигналов, четвертогоИ п того триггеров-с третьим источником входных сигналов.
На чертеже приведена структурна схема устройства дл мажоритарного выбора сигналов .
Она содержит элемент ИЛИ-НЕ 1, элемент 2 задержки, входные блоки 3-5, в состав которых вход т триггеры 6-11 и элементы И 12-17; сигналы на устройство поступают от источников 18-20 входных сигналов .
Устройство дл мажоритарного выбора сигналов работает следующим образом.
Сигнал от одного из источников (например , 18), пришедший ранее сигналов от двух других источников (19 и 20), устанавливает триггеры 7 и 8 в входных блоках 3 и 4 в рабочее состо ние, при котором элементы-И 13 и 14 открыты. Поступивший затем сигнал от другого 1}сточника (нанример , 19) нроходит через открытый элемент И 13 на соответствующий вход элемента ИЛИ-НЕ 1. С выхода этого элемента сигнал через элемент 2 задержки подаетс на выход устройства и в цепь установки триггеров 6-И в исходное положение.
При по влении третьего сигнала от источника 20 работа устройства определ етс выбранными соотношени ми между длительностью входного сигнала т и временем задержки в элементе 2. Выбор времени задержки 4 проводитс исход из допустимого изменени длительности выходного сигнала и исключени по влени ложного (повторного) выходного сигнала.
Если элемент 2 задержки отсутствует, то сигнал, проход щий через тот элемент И (12-17), который открыт, и элемент ИЛИ-НЕ 1, начинает поступать в цепь установки триггеров 6-11, практически одновременно с по влением его на входе элемента И (за вычетом задержки на прохождение через один элемент И 12-17 и элемент ИЛИ-НЕ 1). В результате триггеры 6--11 устанавливаютс в исходное состо ние до окончани прохождени всего сигнала через соответствующий элемент И (12- 17), и происходит искажение - «скол - длительности сигнала.
При времени задержки /з, меньшем длительности входного сигнала т, выходной сигнал мажоритарного органа имеет длительность на величину т-4- При ;2т длительность выходного сигнала TI может оказатьс в пределах в случае, если третий входной сигнал запаздывает относительно второго от О до т. При и задержке третьего входного сигнала относительно второго на величину, большую т, возможно по вление на выходе мажоритарного органа ложного импульса, т. е. оптимальна величина .
Работоспособность устройства дл мажоритарного выбора сигналов обеспечиваетс при любой величине рассинхронизадии двух любых каналов трехканальной резервированной системы и при запаздывании третьего входного сигнала относительно второго, не превышающем длительности входного сигнала т.
В составе трехканальной резервированной системы устройство осуществл ет синхронизацию в пределах одного периода (цикла) сигналов, поступающих асинхронно на его вход. Поэтому веро тность значительной рассинхронизации всех трех каналов , при которой третий входной сигнал данного периода (цикла) будет восприн т как первый входной сигнал следующего цикла, весьма мала и дл практических целей может не учитыватьс .
Технико-экономический эффект от использовани изобретени заключаетс в упрощении резервированной системы в целом, так как исключаетс необходимость введени сложных синхронизирующих устройств.
Claims (2)
1.Авторское свидетельство СССР № 263670, кл. Н ОЗК 5/13, 1970.
2.Доманицкий С. М. Построение надежных логических устройств. М., «Энерги , 1971, с. 163, рис. 5-10.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772438771A SU622210A1 (ru) | 1977-01-03 | 1977-01-03 | Устройство дл мажоритарного выбора сигналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772438771A SU622210A1 (ru) | 1977-01-03 | 1977-01-03 | Устройство дл мажоритарного выбора сигналов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU622210A1 true SU622210A1 (ru) | 1978-08-30 |
Family
ID=20690125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772438771A SU622210A1 (ru) | 1977-01-03 | 1977-01-03 | Устройство дл мажоритарного выбора сигналов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU622210A1 (ru) |
-
1977
- 1977-01-03 SU SU772438771A patent/SU622210A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1236494A (en) | Improvements in or relating to phase difference detectors | |
US5369672A (en) | Interface circuit capable of performing exact data transfer | |
SU622210A1 (ru) | Устройство дл мажоритарного выбора сигналов | |
GB1366472A (en) | Phasesynchronising device | |
BG48579A3 (en) | Device for restoring of synchronizing signal | |
JPS6386630A (ja) | 並列伝送路におけるフレ−ム同期方式 | |
US4078153A (en) | Clock signal and auxiliary signal transmission system | |
KR940001556B1 (ko) | 디지탈신호처리장치 | |
GB1509795A (en) | Processing information signals | |
ES441763A1 (es) | Una disposicion de circuito para alineacion de fase de un servoaccionamiento para un sistema rotativo. | |
RU1830527C (ru) | Устройство дл синхронизации вычислительной системы | |
SU1128376A1 (ru) | Устройство дл синхронизации импульсов | |
SU1420653A1 (ru) | Устройство дл синхронизации импульсов | |
SU611309A1 (ru) | Устройство дл тактовой синхронизации | |
SU746912A1 (ru) | Цифровой дифференциальный врем - импульсный модул тор | |
SU741441A1 (ru) | Устройство дл синхронизации импульсов | |
SU894862A1 (ru) | Формирователь многофазного сигнала | |
KR960007101Y1 (ko) | 클럭 발생기 | |
SU911526A1 (ru) | Устройство дл умножени число-импульсных кодов | |
GB1532777A (en) | Apparatus for providing a succession of output signals from a single input signal | |
SU1396255A1 (ru) | Устройство дл формировани относительного биимпульсного сигнала | |
SU788416A1 (ru) | Устройство синфазного приема импульсных сигналов | |
SU1116439A1 (ru) | Делительное устройство | |
RU1785088C (ru) | Трехканальное устройство дл синхронизации асинхронных импульсных сигналов | |
SU1283954A1 (ru) | Формирователь импульсов |