KR960007101Y1 - 클럭 발생기 - Google Patents

클럭 발생기 Download PDF

Info

Publication number
KR960007101Y1
KR960007101Y1 KR2019910019835U KR910019835U KR960007101Y1 KR 960007101 Y1 KR960007101 Y1 KR 960007101Y1 KR 2019910019835 U KR2019910019835 U KR 2019910019835U KR 910019835 U KR910019835 U KR 910019835U KR 960007101 Y1 KR960007101 Y1 KR 960007101Y1
Authority
KR
South Korea
Prior art keywords
clock
signal
delay unit
ring counter
outputting
Prior art date
Application number
KR2019910019835U
Other languages
English (en)
Other versions
KR930012304U (ko
Inventor
강인성
Original Assignee
엘지전자 주식회사
백중영
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 백중영 filed Critical 엘지전자 주식회사
Priority to KR2019910019835U priority Critical patent/KR960007101Y1/ko
Publication of KR930012304U publication Critical patent/KR930012304U/ko
Application granted granted Critical
Publication of KR960007101Y1 publication Critical patent/KR960007101Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Picture Signal Circuits (AREA)

Abstract

요약없음

Description

클럭 발생기
제1도는 본 고안에 의한 클럭발생기의 구성을 도시한 블럭도
제2도는 제1도에 도시된 클럭발생기의 동작을 설명하기 위한 파형도
* 도면의 주요부분에 대한 부호의 설명
1 : 클럭 지연부2 : 링 계수기
3 : 클럭 매스킹부4 : 시간지연부
본 고안은 클럭발생기에 관한 것으로, 특히 CCITT(국제전신전화 자문위원회)의 권고안 H. 261에 근거하는 비디오 전화기에서 영상정보의 라인수를 5:3의 비율로 압축시키는 종방향 데시메이션 필터(vertical decimation filter)의 영상정보 압축동작을 제어하기 위한 클럭신호를 발생시키는 클럭 발생기에 관한 것이다.
일반적으로 종방향 데시메이션 필터가 영상정보의 라인수를 5:3의 비율로 압축시키기 위해서는 영상정보 압축을 제어하기 위한 클럭신호를 공급받아야 한다.
종래의 클럭발생기는 종방향 데시메이션 필터측에 영상정보 압축용 제어클럭을 공급하는 경우 출력하는 클럭의 주기 및 폭이 블랭크 신호의 주기 및 폭과 상이하게 되므로, 종방향 데시메이션 필터가 영상정보를 5:3의 비율로 정확하게 압축할 수 없게 되는 문제점이 있었다.
본 고안은 전술한 바와 같이 문제점을 해결하기 위하여 안출된 것으로, 종방향 데시메이션 필터가 영상정보를 정확한 비율로 압축할 수 있도록 하기 위해 블랭크 신호의 주기 및 폭을 그대로 유지시킨 상태에서 클럭을 발생하도록한 클럭발생기를 제공하는데 목적이 있다.
이와 같은 목적을 달성하기 위한 본 고안은, 종방향 데시메이션 필터의 영 상정보 압축동작을 제어하기 위한 클럭을 발생하는 클럭 발생기에 있어서, 블랭크 신호를 입력받아, 상기 블랭크 신호의 반주기에 해당하는 단일 펄스신호를 출력하고, 상기 블랭크 신호를 1주기 만큼 지연시켜 1주기 지연 클럭신호를 출력하는 클럭 지연부와; 상기 클럭 지연부로 부터 입력되는 단일 펄스신호를 반전시키는 인버터와; 상기 인버터로 부터 입력되는 반전된 단일 펄스신호에 의해 초기화되고, 상기 클럭 지연부로 부터 입력되는 1주기 지연 클럭신호에 따라 소정갯수의 펄스신호를 출력하는 링계수기와; 상기 클럭 지연부로 부터 입력되는 1주기 지연 클럭신호를 상기 링계수기의 펄스전파 지연시간 만큼 지연시켜 출력하는 시간 지연부와 상기 링계수기로 부터 공급된 소정갯수의 펄스 신호와 상기 시간지연부로 부터 공급된 지연클럭신호를 마스킹하여 만든 클럭신호를 상기 종방향 데시메이션 필터 측에 영상정보 압축용 제어신호로서 출력하는 클럭 매스킹부를 구비하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 고안의 실시예를 상세히 설명한다.
제1도는 본 고안에 의한 클럭 발생기의 구성도이고, 제2도는 제1도에 도시된 클럭 발생기의 동작을 설명하기 위한 파형도이다.
본 고안에 의한 클럭 발생기는 제1도에 도시된 바와 같이 클럭 지연부(1), 링계수기(2), 클럭 매스킹부(3), 시간 지연부(4) 및 인버터(5)를 구비하여 이루어진다. 클럭 지연부(1)는 블랭크 신호를 입력받아 인버터(5)측으로 단일 펄스신호를 출력함과 동시에 링계수기(2)와 시간지연부(4) 측으로 1주기 지연클럭신호를 출력하는데, 블랭크 신호의 반주기에 해당하는 단일 펄스신호를 인버터(5)측에 출력하고, 블랭크 신호를 1주기 만큼 지연시켜 1주기 지연클럭신호를 링계수기(2)와 시간지연부(4)측에 출력한다. 인버터(5)는 클럭지연부(1)로 부터 공급되는 단일 펄스신호를 반전시켜 링계수기(2) 측으로 출력한다. 링계수기(2)는 인버터(5)로 부터 공급되는 펄스신호에 의해 초기상태로 설정된 후에, 클럭 지연부(1)로 부터 공급되는 1주기 지연클럭신호에 따라 소정갯수의 펄스신호를 발생하여 클럭 매스킹부(3)에 출력한다. 시간 지연부(4)는 클럭 지연부(1)로부터 공급된 1주기 지연클럭신호를 링계수기(2)의 펄스전파 지연시간 만큼 지연시켜 클럭 매스킹부(3) 측에 출력하며, 클럭 매스킹부(3)는 링계수기(2)로 부터 공급된 소정갯수의 펄스신호와 시간 지연부(4)로 부터 공급된 지연클럭신호를 마스킹하여 생성된 클럭신호를 종방향 데시메이션 필터(도면에 도시되지 않음)측에 영상정보 압축용 제어신호로서 출력한다.
이상과 같이 구성된 본 고안의 클럭 발생기는 다음과 같이 동작한다.
클럭 지연부(1)는 블랭크 신호(A;,제2도 참조)를 입력받아 인버터(5) 측으로 블랭크 신호의 반주기에 해당하는 단일 펄스신호(C; 제2도에 참조)를 출력함과 동시에 해당 블랭크 신호(A)를 1주기 만큼 지연시켜 링계수기(2)와 시간지연부(4) 측으로 1주기 지연클럭신호(D; 제2도 참조)를 출력한다. 인버터(5)는 클럭지연부(1)로 부터 공급된 단일 펄스신호(C)를 반전시켜 링계수기(2) 측으로 출력한다. 링계수기(2)는 인버터(5)로 부터 공급된 펄스신호에 의해 초기상태로 설정된 다음, 클럭 지연부(1)로 부터 공급된 1주기 지연클럭신호(D)에 따라 제2도의 (E)와 같은 5개의 펄스신호(e1~e5)를 발생하는데 5개의 펄스신호(e1~e5)중에서 3개의 펄스신호(e2, e3, e5)만을 클럭 매스킹부(3) 측에 출력한다.
링계수기(2)가 발생하는 펄스신호(e1~e5)의 폭은 블랭크 신호(A)의 주기(T)와 동일하고, 펄스신호(e1~e5)의 주기는 블랭크 신호(A)의 주기보다 5배큰 5T를 이룬다. 시간 지연부(4)는 클럭 지연부(1)로부터 공급된 1주기 지연클럭신호(D)를 링계수기(2)의 펄스전파 지연시간 만큼 지연시켜 클럭 매스킹부(3) 측에 출력한다. 클럭 매스킹부(3)는 링계수기(2)로 부터 공급된 펄스신호(e2, e3, e5)와 시간 지연부(4)로 부터 공급된 지연클럭신호를 마스킹하여 제2도의 (B)와 같은 클럭신호를 출력한다.
클럭 매스킹부(3)로 부터 출력된 클럭신호(B)는 종방향 데시 메이션 필터측에 영상정보 압축용 제어클럭으로서 공급되는데, 클럭신호(B)는 블랭크신호(A)의 주기 및 폭을 그대로 유지하는 상태에서 출력되므로 종방향 데시메이션 필터가 영상정보를 정확히 5:3 비율로 압축시킬 수 있다.
이상 설명한 바와 같이, 본 고안은 블랭크신호의 주기 및 폭을 그대로 유지시킨 상태에서 클럭신호를 출력하므로, 영상정보를 정확히 5:3 비율로 압축시키도록 종방향 데시메이션 필터를 제어할 수 있게 된다.

Claims (1)

  1. (2회 정정) 종방향 데시메이션 필터의 영상정보 압축동작을 제어하기 위한 클럭을 발생하는 클럭 발생기에 있어서,
    블랭크 신호를 입력받아 상기 블랭크 신호의 반주기에 해당하는 단일 펄스신호를 출력하고, 상기 블랭크 신호를 1주기 만큼 지연시켜 1주기 지연 클럭신호를 출력하는 클럭 지연부(1)와; 상기 클럭 지연부(1)로 부터 입력되는 단일펄스신호를 반전시키는 인버터(5)와; 상기 인버터(5)로 부터 입력되는 반전된 단일 펄스신호에 의해 초기화되고, 상기 클럭 지연부(1)로 부터 입력되는 1주기 지연 클럭신호에 따라 소정갯수의 펄스신호를 출력하는 링계수기(2)와; 상기 클럭 지연부(1)로 부터 입력되는 1주기 지연 클럭신호를 상기 링계수기(2)의 펄스전파 지연시간 만큼 지연시켜 출력하는 시간 지연부(4)와; 상기 링계수기(2)로 부터 공급된 소정갯수의 펄스신호와 상기 시간지연부(4)로 부터 공급된 지연클럭신호를 마스킹하여 만든 클럭신호를 상기 종방향 데시메이션 필터 측에 영상정보 압축용 제어신호로서 출력하는 클럭 매스킹부(3)를 구비하는 것을 특징으로 하는 클럭 발생기.
KR2019910019835U 1991-11-19 1991-11-19 클럭 발생기 KR960007101Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910019835U KR960007101Y1 (ko) 1991-11-19 1991-11-19 클럭 발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910019835U KR960007101Y1 (ko) 1991-11-19 1991-11-19 클럭 발생기

Publications (2)

Publication Number Publication Date
KR930012304U KR930012304U (ko) 1993-06-25
KR960007101Y1 true KR960007101Y1 (ko) 1996-08-19

Family

ID=19322485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910019835U KR960007101Y1 (ko) 1991-11-19 1991-11-19 클럭 발생기

Country Status (1)

Country Link
KR (1) KR960007101Y1 (ko)

Also Published As

Publication number Publication date
KR930012304U (ko) 1993-06-25

Similar Documents

Publication Publication Date Title
KR940006348A (ko) D/a 변환장치 및 a/d 변환장치
US4227214A (en) Digital processing vertical synchronization system for a television receiver set
KR960007101Y1 (ko) 클럭 발생기
US4599649A (en) Synchronous circuit
KR970056909A (ko) 영상신호의 수평동기신호 발생장치
US5514991A (en) Synchronous data row generating circuit
JP2665257B2 (ja) クロック乗せ換え回路
SU1335996A1 (ru) След щий умножитель частоты
SU622210A1 (ru) Устройство дл мажоритарного выбора сигналов
KR100222077B1 (ko) 코덱 인터페이스 회로
KR950003029B1 (ko) 영상신호 처리 장치의 제어신호 발생방법
JPS60225982A (ja) ３重系におけるクロツクパルス同期装置
JPH0583094A (ja) フイルター回路
SU1406794A1 (ru) Преобразователь частоты следовани импульсов в посто нный ток или напр жение
SU1332553A1 (ru) Устройство фазовой синхронизации
KR0128399Y1 (ko) 모니터의 전원 동기화장치
KR930003966B1 (ko) Ntsc/pal겸용 발진주파수 변환회로
KR980006918A (ko) 50% 듀티 사이클 데이타 발생기(50% Duty Cycle Data Generator)
KR930011634A (ko) 피일드 인식 신호 발생회로
JPS6018079A (ja) サンプリングパルス発生回路
KR890015515A (ko) Pll 회로
KR980007130A (ko) 광 셀 동기신호 발생 및 검출장치
KR950004728A (ko) 버스트 게이트 펄스 발생회로
JPS6025387A (ja) 垂直同期信号整形回路
JPS63316569A (ja) 同期装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee