KR0128399Y1 - 모니터의 전원 동기화장치 - Google Patents

모니터의 전원 동기화장치

Info

Publication number
KR0128399Y1
KR0128399Y1 KR2019950019662U KR19950019662U KR0128399Y1 KR 0128399 Y1 KR0128399 Y1 KR 0128399Y1 KR 2019950019662 U KR2019950019662 U KR 2019950019662U KR 19950019662 U KR19950019662 U KR 19950019662U KR 0128399 Y1 KR0128399 Y1 KR 0128399Y1
Authority
KR
South Korea
Prior art keywords
monitor
input
synchronization signal
signal
power
Prior art date
Application number
KR2019950019662U
Other languages
English (en)
Other versions
KR970007469U (ko
Inventor
배권일
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR2019950019662U priority Critical patent/KR0128399Y1/ko
Publication of KR970007469U publication Critical patent/KR970007469U/ko
Application granted granted Critical
Publication of KR0128399Y1 publication Critical patent/KR0128399Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/63—Generation or supply of power specially adapted for television receivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/42—Flyback transformers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Details Of Television Scanning (AREA)

Abstract

본 고안은 동기신호(Sync)에 따라 모니터에 전원을 공급하는 동기방식의 모니터에 적용되는 모니터의 전원 동기화장치에 관한 것으로서, 특히 수평동기 신호의 주파수가 48kHz 이상일 경우에서도 수평동기 신호를 정확히 인식하여 모니터에 일정한 전원을 공급할 수 있도록 한 모니터의 전원 동기화장치에 관한 것이다.
종래에는 본 고안과 같은 모니터의 전원 동기화장치가 제공되지 않았기 때문에 동기방식의 전원회로에 48kHz 이하의 주파수로 된 수평동기 신호가 입력될때에는 모니터에 정상적으로 전원이 인가되지만 48kHz 이상의 주파수로 된 수평동기 신호가 입력되면 동기방식의 전원회로가 이 수평동기 신호를 인식하지못하여 모니터에 전원이 정상적으로 공급되지 못하는 문제점이 있었다.
따라서, 상기 문제점을 해결하기위한 본 고안은 수평동기 신호의 주파수가 48kHz 이상일 경우에서도 수평동기 신호를 정확히 인식하여 모니터에 일정한 전원을 공급할 수 있도록한 모니터의 전원 동기화장치이다.

Description

모니터의 전원 동기화장치
제1도는 본 고안 모니터의 전원 동기화 장치의 구성을 보인 블록도.
제2도의 (a)(b)는 본 고안의 각부 출력 파형도.
제3도의 (a)(b)는 디-플립플롭에 리셋신호가 지연되지 않고 입력된 경우를 보인 파형도.
제4도의 (a)(b)는 디-플립플롭에 리셋신호가 지연되어 입력된 경우를 보인 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 디-플립플롭 2 : 지연부
3 : 선택 출력부
본 고안은 동기신호(Sync)에 따라 모니터에 전원을 공급하는 동기방식의 모니터에 적용되는 모니터의 전원 동기화장치에 관한 것으로서, 특히 수평동기 신호의 주파수가 48kHz 이상일 경우에서도 수평동기 신호를 정확히 인식하여 모니터에 일정한 전원을 공급할 수 있도록 한 모니터의 전원 동기화장치에 관한 것이다.
종래에는 본 고안과 같은 모니터의 전원 동기화장치가 제공되지 않았기 때문에 동기방식의 전원회로에 48kHz 이하의 주파수로 된 수평동기 신호가 입력될때에는 모니터에 정상적으로 전원이 인가되지만 48kHz 이상의 주파수로 된 수평동기 신호가 입력되면 동기방식의 전원회로가 이 수평동기 신호를 인식하지 못하여 모니터에 전원이 정상적으로 공급되지 못하는 문제점이 있었다.
따라서, 상기 문제점을 해결하기위한 본 고안은 수평동기 신호의 주파수가 48kHz이상일 경우에서도 수평동기 신호를 정확히 인식하여 모니터에 일정한 전원을 공급할 수 있도록한 모니터의 전원 동기화장치를 제공함을 목적으로 한다.
도면 제1도는 상기 목적달성을 위한 본 고안의 모니터의 전원 동기화장치를 보인 블록도로서, 클록단자(CK)로 입력되는 수평동기신호(Hsync)의 주파수를 반으로 줄여서 출력하는 디-플립플롭(1)과, 동작초기에 상기 디-플립플롭(1)의 리셋단자(RS)로 입력되는 리셋신호를 RC시정수에따라 일정시간 지연시키는 저항(R1)과 콘덴서(C1)로 구성된 지연부(2)와, 외부 입력되는 제어신호에 따라 상기 디-플립플롭(1)에서 출력되는 신호와 외부 입력되는 수평동기신호(Hsync)중 하나를 선택하여 플라이백 트랜스로 공급하는 선택 출력부(3)로 구성되며, 상기 미설명된 도면부호 D1은 다이오드이다.
이와같이 구성된 본 고안의 동작을 도면 제2도 내지 제4도를 참고하여 설명하면 다음과 같다.
먼저, 외부입력되는 수평동기신호(Hsync)가 디-플립플롭(1)의 클록단자(CK)와 선택 출력부(3)의 일측 입력단(I1)으로 입력된다.
이때, 상기 디-플립플롭(1)은 클록단(CK)으로 입력되는 제2도의 (a)와같은 수평동기신호(Hsync)에 대해 그 주기가 2배인(2T)(주파수는 반으로 감소한다.) 제2 도의 (b)와같은 신호를 출력하게 되는데, 그 과정을 좀더 자세히 설명하면 다음과 같다.
디- 플립플롭(1)으로 제2도의 (a)와같은 수평동기신호(Hsync)가 입력되면, 디-플립플롭(1)의 반전 출력단자(Q')로는 수평동기신호(Hsync)의 상승엣지마다 디-플립플롭(1)의 입력단(D)으로 입력되는 신호의 반전된 상태가 출력되게 된다.
그런데, 제1도에 도신된 디-플립플롭(1)을 참고하면 디-플립플롭(1)의 반전 출력단자(Q')에서 출력된 신호가 디-플립플롭(1)의 입력단자(D)로 피드백되기 때문에 수평동기신호(Hsync)의 첫 번째 상승엣지에서의 반전 출력단자(Q')출력이 하이상태 였다면 수평동기신호(Hsync)의 두번째 상승엣지에서의 반전 출력단자(Q')출력은 로우상태로 반전되고, 또 수평동기신호(Hsync)의 세번째 상승엣지에서의 반전 출력단자(Q') 출력은 다시 하이상태로 반전되게 된다.
따라서, 상기 디-플립플롭(1)의 반전 출력단자(Q')에서 출력되는 신호는 클록단(CK)으로 입력되는 수평동기신호(Hsync)의 주파수의 절반에 해당하는 주파수로된 신호가 출력되는 것이다.
즉, 48kHz의 주파수로된 수평동기신호(Hsync)가 디-플립플롭(1)의 클록단(CK)으로 입력되면, 디-플립플롭(1)의 반전 출력단자(Q')로는 24kHz의 주파수 신호가 출력되어 선택 출력부(3)의 일측 입력단자(I2)로 입력되는 것이다.
한편, 상기 디-플립플롭(1)으로 수평동기신호(Hsync)가 입력된 초기에 지연부(2)의 저항(R1)과 콘덴서(C1)는 디-플립플롭(1)의 리셋단자(RS)로 입력되는 리셋신호를 제4도의 (b)와같이 일정시간(td) 지연시키느데, 그 이유는 디-플립플롭(1)의 클록단(CK)으로 수평동기신호(Hsync)(제 3 도의 (a)참고)가 입력됨과 동시에 제 3도의 (b)와 같이 리셋신호가 입력되면 디-플립플롭(1)이 랫치(Latch) 상태가 되어 정상적인 동작이 불가능해지기 때문이다.
상기 설명과 같이 선택 출력부(3)의 일측 입력단자(I1)로는 외부 입력된 수평동기신호(Hsync)가 입력되고, 또다른 입력단자(I2)로는 상기 디-플립플롭(1)의 반전 출력단자(Q')에서 출력된 수평동기신호(Hsync) 보다 주파수가 절반인 신호가 입력되면, 선택 출력부(3)로는 하이 또는 로우 상태의 제어신호가 입력되고, 선택 출력부(3)는 입력되는 제어신호에 따라 입력단자(I1)(I2)로 입력되는 신호중 하나를 선택하여 플라이백 트랜스로 출력하게 되는데, 상기 입력되는 제어신호는 다음과 같다.
상기 외부 입력되는 수평동기신호(Hsync)의 주파수가 31㎑∼48㎑일 경우에는 상기 선택출력부(3)로 입력되는제어신호가 하이상태가 되고, 선택 출력부(3)는 하이상태로 입력되는 제어신호에의해 입력단자(I1)로 입력되는 수평동기신호(Hsync)를 플라이백 트랜스로 출력함으로 모니터에 전원이 정상적으로 공급되도록 한다.
그리고, 외부 입력도는 수평동기신호(Hsync)의 주파수가 48.1㎑∼92㎑일 경우에는 선택 출력부(3)로 입력되는 제어신호가 로우상태가 되어 선택 출력부(3)는 입력단자(I2)로 입력되는 수평동기신호(Hsync), 즉, 디-플립플롭(1)에서 그 주파수가 절반으로 줄어든 24㎑∼46㎑의 주파수 범위를 갖는 신호를 선택하여 플라이백 트랜스로 출력하는 것이다.
다시말하면, 외부 입력되는 수평동기신호(Hsync)의 주파수가 31㎑∼48㎑일 경우에는 선택 출력부(3)가 디-플립플롭(1)을 거치지 않은 수평동기신호(Hsync)를 선택하여 플라이백트랜스로 출력하는 것이고, 외부 입력되는 수평동기신호(Hsync)의 주파수가 48.1㎑∼92㎑일 경우에는 선택 출력부(3)가 디-플립플롭(1)을 거치면서 주파수가 24㎑∼46㎑의 범위로된 수평동기신호(Hsync)를 선택하여 플라이백 트랜스로 출력하는 것이다.
이상에서 설명한 바와같이 본 고안은 수평동기 신호의 주파수가 48㎑ 이상일 경우에서도 수평동기 신호를 정확하 인식하여 모니터에 일정한 전원을 공급할 수 있도록 한 모니터의 전원 동기화장치이다.

Claims (1)

  1. 클록단자(CK)로 입력되는 수평동기신호(Hsync)에 대해 2배의 주기를 갖는 동기신호를 생성시켜 선택 출력부(3)의 일측 입력단(I2)으로 출력하는 디-플립플롭(1)과, 동작초기에 상가 디-플립플롭(1)의 리셋단자(RS)로 입력되는 리셋신호를 RC시정수에따라 일정시간 지연시키는 저항(R1)과 콘덴서(C1)로 구성된 지연부(2)와, 외부 입력되는 제어신호에 따라 상기 디-플립플롭(1)에서 출력되는 신호와 외부 입력되는 수평동기신호(Hsync)중 하나를 선택하여 플라이백 트랜스로 공급하는 선택 출력부(3)로 구성된 것을 특징으로하는 모니터의 전원 동기화장치.
KR2019950019662U 1995-07-31 1995-07-31 모니터의 전원 동기화장치 KR0128399Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950019662U KR0128399Y1 (ko) 1995-07-31 1995-07-31 모니터의 전원 동기화장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950019662U KR0128399Y1 (ko) 1995-07-31 1995-07-31 모니터의 전원 동기화장치

Publications (2)

Publication Number Publication Date
KR970007469U KR970007469U (ko) 1997-02-21
KR0128399Y1 true KR0128399Y1 (ko) 1998-11-16

Family

ID=19419855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950019662U KR0128399Y1 (ko) 1995-07-31 1995-07-31 모니터의 전원 동기화장치

Country Status (1)

Country Link
KR (1) KR0128399Y1 (ko)

Also Published As

Publication number Publication date
KR970007469U (ko) 1997-02-21

Similar Documents

Publication Publication Date Title
KR950000761B1 (ko) 직렬 입력신호의 동기회로
AU2003265818A1 (en) Synchronous mirror delay (smd) circuit and method including a ring oscillator for timing coarse and fine delay intervals
KR970029850A (ko) 반도체 메모리 디바이스
KR870011522A (ko) 클럭 제어 회로
KR890001351A (ko) 텔레비젼 편향 장치
KR0128399Y1 (ko) 모니터의 전원 동기화장치
KR860003735A (ko) 텔레비젼 수상기
CA2229765A1 (en) Synchronize processing circuit
JPS63181515A (ja) 遅延時間自動調整方式
KR920004590B1 (ko) 랫치(Latch)를 이용한 리모콘 모드전환 방식
US4799051A (en) Display control apparatus
KR950002063Y1 (ko) 광역 데이타 클럭 동기회로
KR100201400B1 (ko) 클럭 동기회로
KR0174908B1 (ko) 모드 전환시 모니터 동작 제어장치 및 제어방법
JPH0365878A (ja) 同期装置
KR940004960A (ko) 클럭 선택 제어회로
KR930003966B1 (ko) Ntsc/pal겸용 발진주파수 변환회로
KR930005604B1 (ko) 수평동기신호 일치화회로
KR960007101Y1 (ko) 클럭 발생기
KR100882725B1 (ko) 동기 데이터 변환장치
KR0152930B1 (ko) 동기신호 안정화 회로
JPH0521388B2 (ko)
KR970004645A (ko) 플라즈마 디스플레이 텔리비젼용 수평 동기 신호의 폭 조절 장치
JPH0481123A (ja) パルス発生回路
JPH057136A (ja) 信号発生装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20060728

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee