RU1785088C - Трехканальное устройство дл синхронизации асинхронных импульсных сигналов - Google Patents

Трехканальное устройство дл синхронизации асинхронных импульсных сигналов

Info

Publication number
RU1785088C
RU1785088C SU904841498A SU4841498A RU1785088C RU 1785088 C RU1785088 C RU 1785088C SU 904841498 A SU904841498 A SU 904841498A SU 4841498 A SU4841498 A SU 4841498A RU 1785088 C RU1785088 C RU 1785088C
Authority
RU
Russia
Prior art keywords
channel
inputs
elements
output
input
Prior art date
Application number
SU904841498A
Other languages
English (en)
Inventor
Виктор Иванович Ярыч
Леонид Васильевич Брылев
Original Assignee
В.И.Ярыч и Л.В Брылев
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by В.И.Ярыч и Л.В Брылев filed Critical В.И.Ярыч и Л.В Брылев
Priority to SU904841498A priority Critical patent/RU1785088C/ru
Application granted granted Critical
Publication of RU1785088C publication Critical patent/RU1785088C/ru

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Использование: изобретение позвол ет повысить точность синхронизации в вычислительных системах повышенной надежности . Сущность изобретени : в состав устройства вход т D-триггеры и элементы И, ИЛИ и ИЛИ-НЕ в каждом из трех каналов, точность синхронизации обеспечиваетс  до разности задержек срабатывани  однотипных элементов, а подстройка производитс  за один период тактовой частоты входного сигнала 3 ил.

Description

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано дл  построени  вычислительных систем повышенной надежности .
Известно устройство, обеспечивающее мажоритарный выбор асинхронно следующих импульсных сигналов Недостатком устройства  вл етс  низка  точность синхронизации и низка  надежность работы .
Наиболее близким по технической сущности и достигаемому эффекту к за вленному  вл етс  трехканальное программ- но-временное устройство, содержащее счетчики, мажоритарные элементы, триггеры , инверторы, логические элементы ИЛИ, формироватепи импульсов Недостатком этого устройства также  вл етс  низка  точность синхронизации и низка  надежность работы, Низка  точность синхронизации выходных сигналов обусловлена наличием в устройстве формирователей импульсов. Поскольку длитепьность формируемых узких импульсов конечна, то точность синхронизации выходных сигналов ограничена указанной величиной длительности Кроме того , технологический разброс параметров аналоговых элементов, вход щих, как правило , в состав формирователей импульсов а качестве врем задающих цепочек, не позвол ет получить несколько формирователей с идентичными выходными импульсами, что еще более ухудшает точность синхронизации выходных сигналов. Дополнительному снижению точности синхронизации способствует также температурна  зависи мость параметров аналоговых элементов Большое число используемых в устройстве формирователей импульсов (12) существенно снижает надежнбсть его работы
Дополнительно следуе т отметить, что известное устройство измен ет параметры входного сигнала (понижает его частоту) что в р де случаев  вл етс  неприемлемым
Цель изобретени  - повышение точности синхронизации.
На фиг.1 представлена электрическа  структурна  схема трехкачального устройства дл  синхронизации асинхронных имVI
ICQ IQI
S
пульсных сигналов; на фиг.2 и 3 - временные диаграммы, по сн ющие работу устройства .
В состав устройства (фиг.1) вход т D- триггеры 1...9, элементы Л 10...24, элементы ИЛИ 25...33, элементы ИЛИ-НЕ 34-36.
На фиг.2 и 3 прин ты следующие обозначени ; а), б), в) - импульсные асинхронные сигналы на входах, соответственно, первого, второго и третьего каналов устройства; г) - сигнал на выходе триггера 1 (триггера 4 на фиг.2); д) - сигнал на выходе триггера 2 (триггера 5 на фиг.2); е) - сигнал на D-входе триггера 1 (триггера 4 на фиг, 2); ж), з), и)-сигналы на выходах,соответственно , первого, второго и третьего каналов устройства .
В исходном состо нии триггеры 1 ,..9 устройства наход тс  в состо нии, обеспечивающем присутствие на выходе сигнала уровн  лог.О, на выходах элементов И 10, 15-и 20 присутствует потенциал лог. Ч, на выходах элементов ИЛИ-НЕ 34...36 присутствует потенциал лог. Ч, на выходах остальных элементов присутствует потенциал лог.0.
Устройство работает следующим образом . При по влении на каком-либо из входов устройства импульсного сигнала, опережающего аналогичные сигналы в двух других каналах (см. фиг.2 и 3), триггер 1 (4 или 7) переключаетс  в состо ние лог. 1 на своем выходе (в качестве примера рассмотрена работа устройства дл  случа , когда сигнал на первом входе (фиг,2) опережает по фазе сигналы двух других каналов, а вторым по вл етс  сигнал на входе второго канала). Триггер 1 переключаетс  по фронту входного сигнала и своим выходным сигналом уровн  лог. Ч открывает элементы И 11 и 12 и закрывает элемент ИЛИ 34. На D-вхо- дах триггеров 4 и 7 в двух других каналах устанавливаетс  уровень лог.0, так что при по влении входных сигналов в этих каналах состо ние триггеров 4 и 7 не изменитс , т.е. триггеры двух других каналов блокируютс  выходным сигналом ранее сработанного триггера (в канале, имеющем опережающие сигналы).
При по влении второго сигнала на каком-либо из других входов, например, на втором, на выходе элемента И 13 устанавливаетс  потенциал лог 1, который приводит к установлению потенциала лог 1 на выходе элемента И 11 и переключению триггера 2 в состо ние лог. Ч на пр мом выходе. Одновременно потенциал лог. Ч с выхода элемента И 11 через элемент ИЛИ 26 поступает на R-вход триггера 1 и устанавливает его в состо ние, при котором на его выходе
образуетс  потенциал лог.О. При этом потенциал лог. Ч на выходе элемента И 11 не изменитс  до тех пор, пока на втором входе действует входной сигнал. Триггеры 4 и 7
по-прежнему заблокированы, но теперь уже потенциалом лог. Ч с выхода триггера 2.
Потенциал лог Ч приходит с выхода элемента И 41 через элемент ИЛИ 26 на вход элемента ИЛИ 31 в своем канале и на
0 входы элементов ИЛИ 32 и 33 в двух других каналах. Таким образом, на выходах всех трех каналов одновременно (с точностью до разности задержки срабатывани  элементов типа 3 ИЛИ) по вл ютс  синхронные
5 импульсные сигналы с длительностью, соот- веУствующей длительности импульса, поступившего на вход второго канала.
Триггер 2 возвращаетс  в исходное состо ние при по влении импульсного сигна0 ла на первом входе устройства, после чего работа устройства повтор етс  в описан ном выше пор дке, обеспечива  синхронность выходных сигналов при их изначальной асинхронное™,
5 На фиг.З приведены временные диаграммы , иллюстрирующие работу устройства дл  случа , когда опережающим  вл етс  сигнал во втором канале, а расфазирование входных сигналов незначительно.
0 Технико-экономические преимущества устройства заключаютс  в том, что повышена точность синхронизации выходных сигналов , котора  определ етс  только разностью задержек срабатывани  одно5 типных элементов, а также повышена надежность работы устройства за счет исключени  формирователей импульсов, параметры выходных сигналов которых имеют температурную нестабильность и за0 вис т от технологического разброса характеристик аналоговых элементов.
Дополнительным преимуществом устройства  вл етс  исключение изменени  параметров выходных сигналов (частота не
5 понижаетс , в отличие от прототипа), а также высокое быстродействие, позвол ющее получить синхронные сигналы всего за один период входного сигнала.

Claims (1)

  1. Формула изобретени 
    0 Трехканальное устройство дл  синхронизации асинхронных импульсных сигналов , содержащее в каждом канале первый триггер и два элемента ИЛИ, отличающеес  тем, что, с целью повышени 
    5 точности синхронизации, в каждый канал устройства введены второй и третий триггеры , п ть элементов И, элемент ИЛИ-НЕ и третий элемент ИЛИ, выход которого  вл етс  выходом соответствующего канала устройства, а первый-третий входы соедийены с выходами первых элементов ИЛИ одноименных каналов, подключенными к входу сброса первого триггера и первому входу второго элемента ИЛИ своего канала, в каждом канале выход первого элемента И подключен к информационному входу первого триггера, выход которого соединен с вторым входом второго элемента ИЛИ и с первым входом элемента ИЛИ-НЕ, второй и третий входы которого соединены с пр мыми выходами одноименных триггеров, входы установки которых подключены к выходам соответственно второго и третьего элементов И и к соответствующим входам первого элемента ИЛИ, инверсные выходы аторого и третьего триггеров подключены к первым входам соответственно четвертого и п того элементов И, выходы которых подключены первым входам второго и третьего
    10
    15
    0
    элементов И соответственно, вторые входы которых соединены с выходом второго элемента ИЛИ, информационный вход каждого канала  вл етс  соответствующим информационным входом устройства и подключен к синхронизирующим входам первого- третьего триггеров своего канала, информационный вход первого канала подключен к вторым входам четвертых элементов И второго и третьего каналов, информационный вход второго канала соединен с вторыми входами четвертого элемента И первого канала и п того элемента И третьего канала информационный вход третьего канала соединен с вторыми входами п тых элементов И первого и второго каналов, а выходы элементов ИЛИ-НЕ каждого канала подключены к соответствующим входам первых элементов И остальных каналов.
    Фиг/
    Q Л
    л
    л
    п
    FL
SU904841498A 1990-06-19 1990-06-19 Трехканальное устройство дл синхронизации асинхронных импульсных сигналов RU1785088C (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU904841498A RU1785088C (ru) 1990-06-19 1990-06-19 Трехканальное устройство дл синхронизации асинхронных импульсных сигналов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU904841498A RU1785088C (ru) 1990-06-19 1990-06-19 Трехканальное устройство дл синхронизации асинхронных импульсных сигналов

Publications (1)

Publication Number Publication Date
RU1785088C true RU1785088C (ru) 1992-12-30

Family

ID=21522156

Family Applications (1)

Application Number Title Priority Date Filing Date
SU904841498A RU1785088C (ru) 1990-06-19 1990-06-19 Трехканальное устройство дл синхронизации асинхронных импульсных сигналов

Country Status (1)

Country Link
RU (1) RU1785088C (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1243165, кл. Н 05 К 10/00, 1985. Авторское свидетельство СССР № 741494, кл. Н 03 К 10/00, 1978. *

Similar Documents

Publication Publication Date Title
US5004933A (en) Phase-selectable flip-flop
US4041403A (en) Divide-by-N/2 frequency division arrangement
EP0643484B1 (en) Offset reduction in a zero-detecting circuit
KR900004188B1 (ko) 잡음펄스 억제회로
US4317053A (en) High speed synchronization circuit
RU1785088C (ru) Трехканальное устройство дл синхронизации асинхронных импульсных сигналов
US3996523A (en) Data word start detector
KR0152346B1 (ko) 클럭 스위칭 회로
RU1811003C (ru) Устройство дл разделени импульсов
SU1160550A1 (ru) Формирователь одиночного импульса
SU1223218A1 (ru) Устройство дл формировани импульсов
SU684710A1 (ru) Фазоимпульсный преобразователь
SU1383473A1 (ru) Преобразователь серии импульсов в пр моугольный импульс
SU1128376A1 (ru) Устройство дл синхронизации импульсов
SU1030826A1 (ru) Преобразователь перемещени в код
KR100278271B1 (ko) 클럭주파수분주장치
SU1539985A1 (ru) Устройство дл переключени каналов
SU1378029A1 (ru) Устройство дл формировани импульсов
SU1085003A1 (ru) Формирователь сигнала опорной частоты
SU1734199A1 (ru) Устройство синхронизации импульсов
SU1483630A1 (ru) Умножитель частоты следовани импульсов
RU2110144C1 (ru) Устройство синхронизации
SU684725A1 (ru) Управл емый генератор импульсов
KR0181203B1 (ko) 비동기 입력 펄스의 폭을 확장하는 확장블럭회로
SU1374418A1 (ru) Устройство дл задержки импульсов