PL166350B1 - Układ do generacji programowanej liczby impulsów - Google Patents
Układ do generacji programowanej liczby impulsówInfo
- Publication number
- PL166350B1 PL166350B1 PL28959891A PL28959891A PL166350B1 PL 166350 B1 PL166350 B1 PL 166350B1 PL 28959891 A PL28959891 A PL 28959891A PL 28959891 A PL28959891 A PL 28959891A PL 166350 B1 PL166350 B1 PL 166350B1
- Authority
- PL
- Poland
- Prior art keywords
- block
- input
- summing
- output
- decision
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
Układ do generacji programowanej liczby impulsów 57) zawierający blok wejściowy kształtujący, blok decyzyjny i bloki sterujące, znamienny tym, że zawiera blok sumujący (2), element sumujący (4) i człon opóźniający (5), przy czym blok sumujący(2), człon decyzyjny (3) element sumujący (4) i człon opóźniający (5) tworzą układ podwójnej zamkniętej pętli, wyposażonej w dwa odrębne zewnętrzne blokisterujące (6) i (7), przy czym blok sumujący (2) ma dwa wejścia, z których jedno stanowi wejście tej podwójnej zamkniętej pętli i jest przyłączony wyjściem do sygnałowego wejścia bloku decyzyjnego (3), mającego trzy wyjścia sygnałowe, z których jedno stanowi wyjście podwójnej zamkniętej pętli oraz wyjście (WY) całego układu, natomiast gałęzie łączące pozostałe dwa wyjścia sygnałowe bloku decyzyjnego (3) z odrębnymi wejściami elementu sumującego (4) stanowią gałęzie wyodrębniające dwie identyczne zamknięte pętle, z których każda zamyka się kolejno przez element sumujący (4), człon opóźniający (5) połączony wyjściem z drugim wejściem bloku sumującego (2), blok sumujący (2) połączony wyjściem z wejściem sygnałowym bioku decyzyjnego (3) oraz poprzez ten blok decyzyjny (3), jednocześnie blok kształtujący (1) na wejściu załączonyjest do wejścia bloku sumującego (2) stanowiącego wejście podwójnej zamkniętej pętli, zaś bloki sterujące (6) i (7), każdyprzeznaczony dla jednej z pętli wyodrębnionych z podwójnej zamkniętej pętli, przyłączone są wyjściami każdy do odpowiedniego odrębnego sterującego wejścia bloku decyzyjnego (3), ^..
Description
Przedmiotem wynalazku jest układ do generacji programowanej liczby impulsów, o programowanym opóźnieniu generacji względem zbocza sygnału wyzwalającego, przeznaczony dla cyfrowych układów elektronicznych, w których dokonuje się przetwarzania sygnału w czasie, znajdujący zastosowanie w układach testujących, sterownikach przemysłowych, układach telekomunikacyjnych, generatorach funkcji specjalnych, np. funkcji Walsha.
Znany jest układ do generacji programowanej liczby impulsów, o określonym opóźnieniu generacji względem zbocza sygnału wyzwalającego, realizowany przy wykorzystaniu generatora o programowanej liczbie impulsów, w oparciu o ideę odejmowania kolejnych generowanych impulsów od stanu licznika aż do uzyskania sygnału przeniesienia, który kończy generację. Programowanie w tym układzie polega na wprowadzeniu do licznika stanu początkowego. Podstawową niedogodnością w tym układzie jest trudność związana z uzyskaniem stałego czasu trwania poszczególnych impulsów niezależnie od przebiegu sterującego generatora lokalnego. Ten brak pełnej synchronizacji występuje przy wszystkich realizacjach układów pobudzanych taktami generatora lokalnego.
W celu uniezależnienia się impulsu start liczby programowanych impulsów od fazy generatora lokalnego stosuje się częste złożone układy synchronizacji lub wyzwalane generatory. Obydwa rozwiązania nie są jednak zadawalające, gdyż pierwsze takty po wyzwoleniu generatora mają zazwyczaj różną częstotliwość od ustalonej, a układy synchronizacji znacznie rozbudowują konstrukcję układów i zwiększają ich koszty. Uzyskanie jednoczesne programowanej liczby impulsów o niezależnie programowanym opóźnieniu generacji względem zbocza sygnału wyzwalającego w opisanych układach jest niemożliwe, zaś dążenie do uzyskania tego efektu przy wykorzystaniu ich wymaga znacznych nakładów na ich rozbudowę.
166 350
W układzie generacji programowanej liczby impulsów według wynalazku, zawierającym wejściowy blok kształtujący, blok decyzyjny, bloki sterujące, istota rozwiązania według wynalazku polega na tym, że zawiera nadto blok sumujący, człon opóźniający i element sumujący, przy czym blok sumujący, blok decyzyjny, element sumujący i człon opóźniający tworzą układ o podwójnej zamkniętej pętli, wyposażonej w dwa odrębne zewnętrzne bloki sterujące, przy czym blok sumujący ma dwa wejścia, z których jedno stanowi wejście tej podwójnej zamkniętej pętli i jest przyłączony wyjściem do sygnałowego wejścia bloku decyzyjnego, mającego trzy wyjścia sygnałowe, z których jedno stanowi wyjście podwójnej zamkniętej pętli oraz wyjście całego układu, natomiast gałęzie łączące pozostałe dwa wyjścia sygnałowe bloku decyzyjnego z odrębnymi wejściami elementu sumującego stanowią gałęzie wyodrębniające dwie identyczne zamknięte pętle, z których każda zamyka się kolejno poprzez element sumujący, połączony wyjściem z wejściem członu opóźniającego, człon opóźniający połączony wyjściem z drugim wejściem bloku sumującego, blok sumujący połączony z wejściem sygnałowym bloku decyzyjnego, oraz poprzez ten blok decyzyjny. Jednocześnie wejściowy blok kształtujący jest załączony wyjściem do wejścia bloku sumującego, stanowiącego wejście podwójnej zamkniętej pętli. Bloki sterujące, każdy przeznaczony dla jednej z pętli wyodrębnionych z podwójnej zamkniętej pętli, przyłączone są wyjściami każdy do odpowiedniego odrębnego sterującego wejścia bloku decyzyjnego, pierwszymi wejściami bloki sterujące przyłączone są każdy do odrębnego odpowiadającego danemu blokowi sygnałowego wyjścia bloku decyzyjnego połączonego z odpowiednim wejściem elementu sumującego. Jednocześnie wyjście bloku kształtującego, przyłączone jest odrębnie do każdego bloku sterującego, odpowiednio do ich wejść sterujących wpisem słów programujących.
Rozwiązanie według wynalazku pozwala niezależnie zaprogramować opóźnienie, z jakim impulsy pojawiają się na wyjściu układu oraz ich liczbę. Odległość między impulsami może być zmieniana poprzez zmianę opóźnienia pętli. W przypadku scalenia układu jego wykonanie będzie znacznie tańsze od wszystkich dotychczas znanych.
Przedmiot wynalazku został bliżej objaśniony na przykładzie realizacji przedstawionym na rysunku, na którym uwidoczniono schemat blokowy układu według wynalazku.
Na wejściu układ zawiera wejściowy blok kształtujący 1, wytwarzający pod wpływem zbocza sygnału żądającego generowania impulsów impuls o bardzo krótkim czasie trwania, podawany na wejście układu mającego postać podwójnej zamkniętej pętli złożony z bloku sumującego 2, bloku decyzyjnego 3, elementu sumującego 4 i członu opóźniającego 5, wyposażonej w dwa odrębne bloki sterujące 6 i 7. Blok sumujący 2 ma dwa wejścia, z których jedno stanowi wejście tej podwójnej pętli i jest przyłączony wyjściem do sygnałowego wejścia bloku decyzyjnego 3 mającego trzy wyjścia sygnałowe, z których jedno stanowi wyjście podwójnej pętli oraz jednocześnie wyjście WY całego układu. Gałęzie łączące pozostałe dwa wyjścia sygnałowe bloku decyzyjnego 3 do odrębnych wejść elementu sumującego 4, stanowią gałęzie wyodrębniające dwie zamknięte pętle, z których każda zamyka się kolejno poprzez element sumujący 4 połączony wyjściem poprzez człon opóźniający 5 z drugim wejściem bloku sumującego 2, połączonego wyjściem z wejściem sygnałowym bloku decyzyjnego 3, oraz poprzez ten blok decyzyjny 3. Bloki sterujące 6 i 7, każdy przeznaczony dla jednej z pętli wyodrębnionych z podwójnej pętli, przyłączone są wyjściami każdy do odpowiedniego odrębnego sterującego wejścia bloku decyzyjnego 3, decydującego o opuszczeniu przez krążący impuls danej pętli lub całego układu. Wejściami bloki sterujące 6 i 7 przyłączone są do odrębnych odpowiadających im sygnałowych wyjść bloku decyzyjnego 3 połączonych z wejściami elementu sumującego 4. Każdy z bloków sterujących 6 i 7 jest sterowany odrębnym zewnętrznym słowem programującym, odpowiednio SP1 i SP2, wyznaczającym liczbę obiegów impulsu w odpowiadającej mu pętli. Człon opóźniający 5 jest sterowany zewnętrznym sygnałem ZS tak, że opóźnia zbocze impulsu krążącego w danej pętli o wartość proporcjonalną do tego zewnętrznego sygnału ZS. Ponadto wyjście bloku kształtującego 1 przyłączone jest odrębnie do każdego bloku sterującego 6 i 7 do ich wejść sterujących wpisem słów programujących odpowiednio SP1 i SP2 do odpowiedniego z tych bloków sterujących 6 i 7.
W przykładzie wykonania blok kształtujący 1 stanowi przerzutnik monostabilny, generujący pod wpływem zbocza sygnału wejściowego impuls prostokątny o bardzo krótkim czasie trwania, mniejszym od czasu opóźnienia wnoszonego przez człon opóźniający 5, a jednocześnie powodujący
166 350 wpisanie słów programujących SP1 i SP2 do liczników, które stanowią bloki sterujące 6 i 7. Blok sumujący 2 i element sumujący 4 realizują funkcje sum logicznych. Blok decyzyjny 3 stanowi zespół bramek wyznaczający, w zależności od stanu wyjść bloków sterujących 6 i 7, dalszą drogę impulsu. Człon opóźniający 5 realizuje opóźnienie zbocza impulsu w danej pętli o wartość, która jest zależna proporcjonalnie do zewnętrznego sygnału sterującego ZS, którym może być poziom napięcia podstawy na ten człon opóźniający, którym z kolei może być multiwibrator monostabilny. Liczniki stanowiące bloki sterujące 6 i 7 stanowią liczniki z wpisem równoległym słowa programującego SP1 i odpowiednio SP2, które wyznaczają liczbę impulsu w danej pętli.
Impuls z wyjścia bloku kształtującego 1 podawany jest na jedno z wejść bloku sumującego 2 stanowiące wejście zamkniętej podwójnej pętli. Z wyjścia bloku sumującego impuls ten jest podany na sygnałowe wejście bloku decyzyjnego 3. Zależnie od stanu wyjść bloków sterujących 6 i 7 impuls ten krąży w pierwszej pętli, a następnie w drugiej pętli, przechodząc w układzie, albo poprzez pierwszą, albo też drugą gałąź, wyodrębniającą pojedyńcze pętle, aby przejść do elementu sumującego 4 i poprzez człon opóźniający 5 do drugiego wejścia bloku sumującego 2. Impuls krążący w pierwszej pętli wymusza po każdym obiegu sygnał bloku decyzyjnego 3, podawany do wejścia zliczającego licznika wstecz liczników bloku sterującego 6. Pojawienie się tego impulsu na wejściu zliczającym bloku sterującego 6 każdorazowo powoduje zmniejszenie o jedność aktualnej zawartości tych liczników. Po doliczeniu do zera w czasie krążenia tego impulsu w pierwszej z wyodrębnionych pętli i po pojawieniu się nowego kolejnego stanu liczników bloku sterującego 6 następuje zmiana stanu na wyjściu bloku sterującego 6. Pod wpływem tej zmiany stanu blok decyzyjny 3 powoduje wejście impulsu w drugą gałąź do drugiej pętli sterowanej z bloku sterującego 7. Cykl krążenia impulsu w tej drugiej pętli powtarza się identycznie jak w pierwszej pętli. Cykl krążenia impulsu w tej drugiej pętli powtarza się identycznie jak w pierwszej pętli. Impuls wychodzący z pierwszej pętli ma zbocze opóźnione względem zbocza wyzwalającego o wartość proporcjonalną do iloczynu zaprogramowanej liczby obiegów impulsu w tej pętli przez czas pojedyńczego obiegu impulsu w tej pętli. Impuls wprowadzony do drugiej pętli obiegają zaprogramowaną, niezależnie od pierwszej pętli, liczbę razy, określoną słowem programującym SP2, wpisywanym, w momencie rozpoczęcia generacji impulsu wprowadzanego do pierwszej pętli oraz do bloku sterującego drugiej pętli, sterującego liczbą obiegów impulsu w tej drugiej pętli tak, że w czasie trwania każdego obiegu w tej drugiej pętli krążący w niej impuls jest jednocześnie impulsem wyjściowym pojawiającym się tyle razy, ile wynosi zaprogramowana dla tej pętli liczba obiegów impulsu określona słowem programującym SP2.
Po doliczeniu do zera przez liczniki bloku sterującego 7 kończy się cykl krążenia impulsu w tej drugiej pętli.
Na wyjściu WY układu uzyskuje się zaprogramowaną liczbę impulsów o programowanym opóźnieniu generacji względem zbocza sygnału wyzwalającego.
Claims (1)
- Zastrzeżenie patentoweUkład do generacji programowanej liczby impulsów zawierający blok wejściowy kształtujący, blok decyzyjny i bloki sterujące, znamienny tym, że zawiera blok sumujący (2), element sumujący (4) i człon opóźniający (5), przy czym blok sumujący (2), człon decyzyjny (3) element sumujący (4) i człon opóźniający (5) tworzą układ podwójnej zamkniętej pętli, wyposażonej w dwa odrębne zewnętrzne bloki sterujące (6) i (7), przy czym blok sumujący (2) ma dwa wejścia, z których jedno stanowi wejście tej podwójnej zamkniętej pętli i jest przyłączony wyjściem do sygnałowego wejścia bloku decyzyjnego (3), mającego trzy wyjścia sygnałowe, z których jedno stanowi wyjście podwójnej zamkniętej pętli oraz wyjście (WY) całego układu, natomiast gałęzie łączące pozostałe dwa wyjścia sygnałowe bloku decyzyjnego (3) z odrębnymi wejściami elementu sumującego (4) stanowią gałęzie wyodrębniające dwie identyczne zamknięte pętle, z których każda zamyka się kolejno przez element sumujący (4), człon opóźniający (S) połączony wyjściem z drugim wejściem bloku sumującego (2), blok sumujący (2) połączony wyjściem z wejściem sygnałowym bloku decyzyjnego (3) oraz poprzez ten blok decyzyjny (3), jednocześnie blok kształtujący (1) na wejściu załączony jest do wejścia bloku sumującego (2) stano wiącego wejście podwójnej zamkniętej pętli, zaś bloki sterujące (6) i (7), każdy przeznaczony dla jednej z pętli wyodrębnionych z podwójnej zamkniętej pętli, przyłączone są wyjściami każdy do odpowiedniego odrębnego sterującego wejścia bloku decyzyjnego (3), zaś swymi pierwszymi wejściami bloki sterujące (6) i (7) przyłączone są każdy do odrębnego odpowiadającego danemu blokowi sygnałowemu wyjścia bloku decyzyjnego (3) połączonego z odpowiednim wejściem elementu sumującego (4), jednocześnie wyjście bloku kształtującego (1) przyłączone jest odrębnie do każdego bloku sterującego, odpowiednio (6) i (7) do ich wejść sterujących wpisem słów programujących odpowiednio (SP1) i (SP2) do odpowiedniego z tych bloków (6) i (7), a człon opóźniający (5) ma do drugiego wejścia załączony zewnętrzny sygnał sterujący (ZS).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL28959891A PL166350B1 (pl) | 1991-03-21 | 1991-03-21 | Układ do generacji programowanej liczby impulsów |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL28959891A PL166350B1 (pl) | 1991-03-21 | 1991-03-21 | Układ do generacji programowanej liczby impulsów |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| PL289598A1 PL289598A1 (en) | 1992-10-05 |
| PL166350B1 true PL166350B1 (pl) | 1995-05-31 |
Family
ID=20054143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PL28959891A PL166350B1 (pl) | 1991-03-21 | 1991-03-21 | Układ do generacji programowanej liczby impulsów |
Country Status (1)
| Country | Link |
|---|---|
| PL (1) | PL166350B1 (pl) |
-
1991
- 1991-03-21 PL PL28959891A patent/PL166350B1/pl unknown
Also Published As
| Publication number | Publication date |
|---|---|
| PL289598A1 (en) | 1992-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3757230A (en) | Cosinusoidal pulse generator with integrator stage | |
| PL166350B1 (pl) | Układ do generacji programowanej liczby impulsów | |
| PL165280B1 (pl) | Układ do generacji Impulsu o programowanym opóźnieniu względem zbocza sygnału wyzwalającego i o programowanym czasie trwania | |
| PL165271B1 (pl) | Układ do generacji przebiegu prostokątnego o programowanej częstotliwości i o programowanym wypełnieniu | |
| PL165282B1 (pl) | Układ do generacji przebiegu prostokątnego o programowanej GZYTELU11 I przestrajalnej częstotliwości | |
| PL165308B1 (pl) | Układ do generowania sekwencji binarnej | |
| SU900337A1 (ru) | Многоканальное программное реле времени | |
| PL165283B1 (pl) | Układ do programowanego synchronicznego przesuwania fazy sygnału cyfrowego | |
| PL165475B1 (pl) | Układ do programowanego synchronicznego opóźniania zbocza Impulsu | |
| RU2824042C1 (ru) | Способ фазовой синхронизации тактовых импульсов внешним импульсом запуска | |
| US2850568A (en) | Pulse generators | |
| PL165183B1 (pl) | Programowany układ czasowy | |
| PL165314B1 (pl) | Programowany układ czasowy | |
| US3027420A (en) | Television pattern generators | |
| SU1160550A1 (ru) | Формирователь одиночного импульса | |
| SU1226662A1 (ru) | Делитель частоты с дискретной регулировкой длительности импульсов | |
| SU1598165A1 (ru) | Делитель частоты следовани импульсов | |
| SU658720A1 (ru) | Устройство дл формировани импульсных последовательностей | |
| SU547031A1 (ru) | Устройство формировани переменных временных интервалов | |
| SU1173554A2 (ru) | Управл емый делитель частоты | |
| SU995090A1 (ru) | Устройство управлени | |
| SU760418A1 (ru) | Устройство формирования временных интервалов 1 | |
| SU1239852A1 (ru) | Селектор импульсов по длительности | |
| SU936413A1 (ru) | Селектор импульсов по длительности | |
| SU1495905A1 (ru) | Устройство дл синхронизации генераторов переменного тока |