PL165283B1 - Układ do programowanego synchronicznego przesuwania fazy sygnału cyfrowego - Google Patents

Abstract

Układ do programowanego synchronicznego przesuwania fazy sygnału cyfrowego, zawierający wejściowy blok kształtujący, blok decyzyjny i blok sterujący, znamienny tym, że zawiera nadto blok sumujący (2) i człon opóźniający (4), przy czym blok sumujący (2), blok decyzyjny (3) i człon opóźniający (4) tworzą układ zamkniętej pętli, której wejście stanowi jedno z wejść bloku sumującego (2) przyłączonegowyjściemdojednego z wejść bloku decyzyjnego (3) połączonego jednym wyjściem do jednego wejścia członu opóźniającego (4), którego wyjście jest przyłączone do drugiego wejścia bloku sumującego (2), zaś wyjście zamkniętej pętli stanowi drugie wyjście bloku decyzyjnego (3), stanowiące lednocześnie wyjście całego układu (WY), z kolei wejściowy blok kszytałtujący (1) załączonyjestwyjściemdo wejścia zamkniętej pętli i jednocześnie do Jednego wejścia bloku sterującego (5), przy czym blok sterujący (5) stanowi dla zamkniętej pętli blok zewnętrzny i jest drugim wejściem połączony z wyjściem bloku decyzyjnego (3) połączonym z wejściem członu opóźniającego [4), zaś wyjście bloku sterującego (5) jest przyłączone do drugiego wejścia bloku decyzyjnego (3). przy czym na pozostałe wejście bloku sterującego (5) podawane Jest zewnętrzne słowo programujące (SP). a człon opóźniający (4) na drugie wejście ma załączony zewnętrzny sygnał sterujący (ZS)

Description

Przedmiotem wynalazku Jest układ do programowanego synchronicznego przesuwania fazy sygnału cyfrowego, przeznaczony w szczególności dla cyfrowych układów elektronicznych, w których dokonuje się przetwarzania sygnału w czasie, znajdujące zastosowania w układach opóźniających, modulatorach fazy, o programowanym wypełnieniu i tym podobnych.

Znane są dotychczas i stosowane dwa sposoby programowanego przesuwania fazy sygnału cyfrowego. Pierwszy z tych sposobów wykorzystuje do tego cyklu znane układy opóźniające, w których opóźnianie zachodzi wewnątrz okresu przebiegu opóźnianego. Przy takim ujęciu opóźnienia zbocza sygnału cyfrowego 1 przesuwanie jego fazy jest tożsame. Układy opóźniające mają jednak swoją specyfikę polegającą na tym, że nie muszą dotyczyć przebiegów okresowych. Ponieważ zgodnie z tym w ramach okresu każdy układ opóźniający Jest przesuwnikiem fazy, a przy wyzwalaniu nieokresowym nie jest nim stan techniki układów opóźniających, pokrywa się on z istniejącymi znanymi realizacjami przesuwników fazy. Znany jest sposób przesuwania fazy sygnału cyfrowego przy wykorzystaniu pewnej grupy selektorów fazowych na przykład układów 52, dających wirujący wektor przesunięcia fazowego. Programowanie tych układów charakteryzuje jednak węski zakres otrzymanych przesunięć. Układy te nie dają możliwości przesuwania fazy sygnału cyfrowego z zewnątrz, natomiast same są źródłem sygnału cyfrowego o programowanym przesunięciu fazy tego sygnału względem fazy odniesienia.

W żadnym jednak z opisanych sposobów przesunięcie fazy sygnału cyfrowego nie Jest synchroniczne względem przesuwanego sygnału, nadto stosowanie znanych dotychczas układów opóźniających obciąża dokładność przesunięcia fazy błędem dyskretyzacjl w ramach okresu generatora lokalnego, zaś programowanie wirującego wektora przesunięcia fazowego możliwe jest w wąskim zakresie.

W układzie do programowanego synchronicznego przesuwania fazy sygnału cyfrowego według wynalazku, zawierającym wejściowy blok kształtujący, blok decyzyjny i blok sterujący, .istota rozwiązania polega na tym, że zawiera nadto blok sumujący i człon opóźniający, przy czym blok sumujący, blok decyzyjny i człon opóźniający tworzą układ zamkniętej pętli, której wejście stanowi jedno z wejść bloku sumujęcego, przyłączonego wyjściem do Jednego z wejść bloku decyzyjnego, przyłączonego jednym wyjściem do jednego wejścia członu opóźniającego, którego

165 283 wyjście jest przyłączone do drugiego wejścia bloku sumującego, zaś wyjście zamkniętej pętli stanowi drugie wyjście bloku decyzyjnego, stanowiące jednocześnie wyjście całego układu, z kolei wejściowy blok kształtujący jest wyjściem do wejścia zamkniętej pętli i jednocześnie do jednego wejścia bloku sterującego, natomiast blok sterujący stanowi dla zamkniętej pętli blok zewnętrzny i jest drugim wejściem do wyjścia bloku decyzyjnego połączonego z wejściem członu opóźniającego, zaś wyjście bloku sterującego jest przyłączone do drugiego wejścia bloku decyzyjnego, przy czym na pozostałe wejście bloku sterującego podawane jest zewnętrzne słowo programujące, a człon opóźniający ma do drugiego wejścia załączony zewnętrzny sygnał sterujący.

Rozwiązanie według wynalazku zapewnia otrzymanie synchronicznego względem przebiegu wejściowego przesunięcia fazy sygnału cyfrowego, bez zmiany częstotliwości w przedziale od 0 do 360. Konstrukcja układu według wynalazku jest jednocześnie znacznie tańsza od wszystkich znanych dotychczas rozwiązań, które nie zapewniają jednak synchronicznego przesunięcia fazy z jednoczesną możliwością programowania tego przesunięcia z zewnątrz. Wyeliminowanie z układu generatora lokalnego pozwala uniknąć błędu dyskretyzacji.

Przedmiot wynalazku został bliżej objaśniony na przykładzie realizacji przedstawionym na rysunku, na którym uwidoczniony jest schemat blokowy układu według wynalazku do realizacji programowanego synchronicznego przesuwania fazy sygnału cyfrowego.

Układ zawiera wejściowy blok kształtujący 1, wytwarzający pod wpływem każdego narastającego zbocza cyfrowego sygnału wejściowego impuls o bardzo krótkim czasie trwania, podawany na wejście układu mającego postać zamkniętej pętli, utworzonej z bloku sumującego 2, bloku decyzyjnego 3 i członu opóźniającego 4, wyposażonej w zewnętrzny blok sterujący 5. Wejście pętli stanowi jedno z wejść bloku sumującego 2. Wyjście bloku kształtującego 1 jest przyłączone do zewnętrznego bloku sterującego 5, do jego wejścia sterującego wpisem do tego bloku 5 słowa programującego SP, wyznaczającego liczbę obiegu impulsu w ppęil i jest jjedocześnie przyłączone do jednego z wejść blbko s umujucece 2 , s tsnanCącezśweśCnZe pętli. BIoo kkzztłtujący 1 może stanowić przerzu^ik mooostabilny, generujący pod wpływem każdego narastającego zbocza cyfrowego sygnału wejściowego impuls prostokątny o bardzo krótkim czasie trwania, mniejszym od czasu opóźnienia wnoszonego przez człon opóźniający A. Blok sumujący 2 realizuje funkcję sumy logicznej i jest pr^yłączon wyyCnżeś dd jjedneg s syg^^w^S wcejś bloou decyzyjnego 3, połączonego z kokei swym , syjjciem So Sruriego wejścia śeonltzoegos oouuu sterującego 5 oraz jednocześnie poprzez człon opóźniający A do drugiego wejścia bloku sumującego 2, zaś wyjście zewnętrznego bloku sterującego 5 jest przyłączone do drugiego sygnałowego wejścia bloku decyzyjnego 3, którego drugie z kolei wyjście stanowi jednocześnie wyjście WY układu. Blok decyzyjny 3 stanowi zespół bramek, wyznaczający w zależności od stanu wyjścia zewnętrznego bloku sterującego 5 dalszą drogę impulsu w ten sposób, że albo kieruje impuls na wejście członu opóźniającego A, albo do wyjścia WY układu. Blok sterujący 5 składa się z licznika lub liczników z wpisem równoległym z zewnątrz wspomnianego wcześniej słowa programującego SP wyznaczającego liczbę obiegów impulsu w pętli. Człon opóźniający A realizuje opóźnienie zbocza impulsu krążącego w pętli i jest sterowany zewnętrznym słowem ZS tak, że opóźnia zbocze impulsu krążącego w pętli o wartość proporcjonalną do tego zewnętrznego sygnału ZS, którym może być poziom napięcia, przy czym członem opóźniającym A może być milliwilrator monoslaliOoy.

Przerzu^ik mcncstalilny stanowiący wejściowy blok kształtujący 1 pod wpływem narastającego zbocza cyfrowego sygnału wejściowego generuje impuls prostokątny o bardzo krótkim czasie trwania, mniejszym od czasu opóźnienia wnoszonego przez człon opóźniający A i jednocześnie powoduje wpisanie słowa programującego SP do liczników bloku sterującego 5. Impuls prostokątny podawany jest z bloku kształtującego 1 na jedno z wejść bloku sumującego 2. Impuls wyjściowy z bloku sumującego 2 podawany jest na jedno z sygnałowych wejść bloku decyzyjnego 3 i zależnie od stanu wyjścia zewnętrznego bloku sterującego 5, połączonego z drugim sygnałowym wejściem bloku decyzyjnego 3, impuls ten opuszcza układ poprzez wyjście WY, albo podawany Jest na wejście członu opóźniającego A i jednocześnie na wejście zliczające wstecz bloku sterującego 5. Pojawienie się impulsu na wejściu zliczającym bloku sterującego 5 powoduje zmniejszenie o Jedność aktualnej zawartości jego liczników, przy czym po doliczeniu do zera i po pojawieniu

165 283 się kolejnego stanu liczników następuje zmiana stanu na wyjściu bloku sterującego 5. Pod wpływem tej zmiany stanu blok decyzyjny 3 spowoduje opuszczenie przez krążący w pętli i opóźniany dotychczas impuls całego układu poprzez wyjście WY.

Czas upływający pomiędzy pojawieniem się prostokątnego impulsu na wyjściu bloku kształtującego i i chwilą opuszczenia przez ten impuls całego układu poprzez jego wyjście WY jest proporcjonalny do iloczynu liczby obiegów tego impulsu w pętli kontrolowanej słowem programującym SP 1 czasu pojedyńczego obiegu pętli, zależnego od opóźnienia wnoszącego przez człon opóźniający 4 i sumy czasów propagacji bloku sumującego 2 i bloku decyzyjnego 3. Tym samym faza< impulsu opuszczającego pętlę jest proporcjonalna do iloczynu zaprogramowanej liczby obiegów impulsu w pętli przez czas pojedyńczego obiegu impulsu w pętli, sterowany zewnętrznym sygnałem ZS sterującym.

Opisany przykład realizacji nie wyczerpuje wszystkich możliwości wynikających z istoty układu według wynalazku.

Departament Wydawnictw UP RP. Nakład 90 egz.

Cena 10 000 zł

Claims (1)

1. Zastrzeżenie patentowe

   Układ do programowanego synchronicznego przesuwania fazy sygnału cyfrowego, zawierający wejściowy blok kształtujący, blok decyzyjny i blok sterujący, znamienny t y m, że zawiera nadto blok sumujący /2/ i człon opóźniający /4/, przy czym blok sumujący /2/, blok decyzyjny /3/ i człon opóźniający /4/ tworzą układ zamkniętej pętli, której wejście stanowi jedno z wejść bloku sumującego /i/ przyłączonego wyjściem do jednego z wejść bloku decyzyjnego /3/ połączonego jednym wyjściem do jednego wejścia członu opóźniającego /4/, którego wyjście jest przyłączone do drugiego wejścia bloku sumującego /2/, zaś wyjście zamkniętej pętli stanowi drugie wyjście bloku decyzyjnego /3/, stanowiące jednocześnie wyjście całego układu /WY/, z kolei wejściowy blok kształtujący /1/ załączony jest wyjściem do wejścia zamkniętej pętli i jednocześnie do jednego wejścia bloku sterującego /5/, przy czym blok sterujący /5/ stanowi dla zamkniętej pętli blok zewnętrzny i jest drugim wejściem połączony z wyjściem bloku decyzyjnego /3/ połączonym z wejściem członu opóźniającego /4/, zaś wyjście bloku sterującego /5/ jest przyłączone do drugiego wejścia bloku decyzyjnego /3/, przy czym na pozostałe wejście bloku sterującego /5/ podawane jest zewnętrzne słowo programujące /SP/, a człon opóźniający /4/ na drugie wejście ma załączony zewnętrzny sygnał sterujący /ZS/.