SU1088107A1 - Цифровой умножитель частоты - Google Patents

Abstract

и11ФРОВОЙ УМНОЖИТЕЛЬ ЧАСТОТЫ , содержащий последовательно соединенные первый счетчик импульсов, первый буферный каскад, первый счетчик обратного счета, выход которого соединен с выходной шиной умножител  и с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом формировател  им- . пульсов, вход которого подключен к входной шине умножител  с входом элемента задержки и входом записи первого буферного каскада, а выход с входом записи первого летчика об-, ратного счета, последовательно соединенные второй счетчик импульсов, второй буферный каскад и второй счетчик обратного счета, выход которого подключен к первому входу второго элемента ИЛИ, второй вход которого соединен с выходом формировател  импульсов и входом записи второго буферного каскада, а выход - с входом записи второго счетчика обратного счета, выход элемента задержки подключен к входам установки второго счетчика импульсов и первого делител  частоты, счетный вход которого соединен с выходом генератора тактовых импульсов, а первый выходсо .счетным входом первого счетчика импульсов, отличающийс  тем, что, с целью повышени  точности умножени , в него ведены инвертор, первый и второй элементы И, триггер , второй делитель частоты, третий счетчик обратного счета и элемент сравнени  кодов, вход установки которого соединен с выходом формиро- . вател  импульсов, входом запуска триггера и входом записи третьего счетчика обратного счета, информационный вход которого соединен с первым информапионным выходом первого делител  частоты, счетный вход - с выходом инвертора, вход которого подключен к выходу второго счетчика § обратного счета, и с первым входом (Л первого элемента И, выход которого соединен со счетным входом первого счетчика обратного счета, а второй вход - с выходом генератора тактовых импульсов, счетным входом второго делител  частоты и первым входом вто- рого элемента И, выход которого динен со счетным входом второго счет-, чика обратного счета, второй вход сх .с выходом триггера,, вход сброса ко00 торого соединен с выходом третьего счетчика обратного счета, причем шина установки коэффициента делени  соединена с кодовыми входами первого делител  частоты и .элемента сравнени  кодов, информационный вход которого соединен с вторым информационным выходом первого дели.тел  часто-, . ты, информационный выход - с информационным входом второго делител  частоты, выход которого соединен со счетным входом второго счетчика импульсов , а вход установки - с выходом элемента задержки.

Description

1 Изобретение относитс  к икэтульсной технике и может быть использова но в измерительных устройствах, например , при измерении частоты, фазы : формы низкочастотных периодических сигналов. . , Известен цифровой умножитель час тоты , содержащий последовательно соединенные счетчик импульсов, буфе ный каскад и счетчик обратного счет выход которого соединен с первьм .входом первого элемента ИЛИ, выход которого соединен с входом записи счетчика обратного счета, а второй вход - с входом записи буферного каскада, первым входом второго элемента ИЛИ, выходом формировател  им пульсов и входом элемента задержки, выход которого соединен с входом ус установки счетчика импульсов, счетный вход которого соединен с выходом второго элемента ИЛИ,второй вход ; которого через последовательно соединенные формирователь пр моугольны импульсов и делитель частоты соеди нен с выходом генератора тактовых импульсов и счетным входом счетчика обратного счета С1Q. Недостатком этого устройства  вл етс  низка  точность умножени , про  вл юща с , в нарушении периодичност выходного сигнала. Наиболее близким по технической сущности и достигаемому результату к изобретению  йл етс  цифровой умно житель частоты, содержащий последовательно соединенные первый счетчик импульсов, первый буферный каскад, первый счетчик обратного счета, выход которого соединен с выходной шиНой умножител  и с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом формировател  импульсов, вход которого подключен к входной шине умножител , с входом элемента задержки и входом записи первого буферного каскада, а выход - с входом записи первого счет чика обра,тного счета, последовательно Соединенные ВТОРОЙ счетчик импульсов , второй буферный каскад и второй счетчик обратного счета, выхо которого подключен к первому входу второго элемента ИЛИ, второй вход которого соединён с выходом формировател  импульсов и входом записи вто рого буферного каскада, а выход с входом записи второго счетчика обратного счета, выход элемента задержки подключен к входам установки первого и второго счетчиков импульсов , счетный вход первого делител  частоты соединен с выходом генератора тактовых импульсов, первый выход со счетным входом первого счетчика импульсов, а второй выход - со счетным входом второго счетчика импульсов ,выход второго счетчика обратного 107 счета соединен с третьим входом. первого элемента ИЛИ С22, Недостатком известного устройства  вл етс  недостаточна  точность умножени , про вл юща с  в нарушении периодичности выходного сигнала при больших значени х коэффициента Умножени . Цель изобретени  - повышение точности умножени , Поставленна  цель достигаетс  тем, что в цифровой умножитель частоты , содержай1ий последовательно соединенные первый счетчик импульсов , первый буферный каскад, первый счетчик обратного счета, выход которого соединен с выходной шиной умножител  и с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом формировател  импульсов , вход которого подключен к входной шине умножител , с входом элемента задержки и входом записи первого буферного каскада, а выход с входом записи первого счетчика обратного счета, последовательно соединеннь е второй счетчик импульсов, второй буферный каскад и второй счет чик обратного счета, выход которого подключен к первому входу второго элемента ИЛИ, второй вход которого соединен с выходом формировател  импульсов и входом записи второго буферного каскада, а выход - с входом записи второго счетчика об ратного счета, выход элемента зiaдepжки подключен к входам установки вто .рого счетчикд импульсов и первого делител  частоты, счетный вход которого соединен с выходом генератора тактовых импульсов, а первый выход со счетным входом первого счетчика импульсов, введены инвертор, перйый и второй элементы И, триггер, второй делитель частоты, третий счетчик обратного счета и элемент сравнени  кодов, вход установки которого соединен с выходом формировател  импульсов , запуска триггера и входом записи третьего счетчика обрат- , нОго счёта, информационный вход кот рого соединен с первым информационным выходом первого делител  частбты , счетный вход - с выходом инвертора , вход которого подключен к выходу второго счетчика обратного Счета , и с первым входом первого элемента И, выход которого соединен со счетным входом первого счетчика обратного счета, а второй вход - с выходом генератора тактовых импульсов , счетным входом второго делител  частоты и первым входом второго элемента И, выход которого соединен со счетным входом второго счетчика обратного счета, второй вход - с выходом триггера, вход сброса которого соединен с выходом третьего счетчика обратного счета, причем шина установки коэффициента делени  соединена с кодовыми входами первого делител  частоты и элемента срав нени  кодов, информационный вход которого соединен с вторым информациОННШ4 выходом первого делител  частоты , информационный выход - с информационным входом второго делител  частоты, выход которого соединен со счетным входом второго счетчика импульсов, а вход установки с выходом элемента задержки. На чертеже представлена структурна  электрическа  схема устройства . Цифровой умножитель частоты содержит последовательно соединенные первый счетчик 1 импульсов, первый буферный каскад 2, первый счетчик 3 обратного счета. выход которого сое динен с выходной шиной 4 умножител  и с первымвходЬм первого элемента 5 ИЛИ, второй вход которого соединен с выходом формировател  б импульсов, вход которого, подключен входной шине 7 умножител , с входом элемента 8 задержки и входом записи первого буферного каскада 2, а выход - с входом записи первого счетчи ка 3 обратного счета, последователь но соединенные второй счетчик 9 импульсов , второй буферный каскад 10 и второй счетчик 11 обратного счета выход которого подключен к первому входу второго элемента 12 ИЛИ, второй вход которого соединен с выходо формировател  б импульсов и входом записи второго буферного каскада 10, а выход - с входом записи второ го счетчика 11 обратного счета, выхо элемента 8 задержки подключен к вхо дам установки второго счетчика 9 им пульсов и первого делител  13 часто ты,- счетный вход которого соединен с выходом генератора 14 тактовых им пульсов, а первый выход - со счетны входом первого счетчика 1 импульсов первый 15 и второй 16 элементы И, триггер 17, вторйй делитель 18 частоты , третий счетчик 19 обратного счета, инвертор 20 и элемент 21 сра нени , кодов, вход установки которог соединен с выходом формировател  6 импульсов, входом запуска триггера 17 и входом записи третьего счетчика 19 обратного счета, информационны вход которого соединен с первым информационным выходом первого делите л  13 частоты, счетный вход - с выхо дом Инвертора 20, вход которого под ключен к выходу второго счётчика 11 обратного счета и с первым входом первого элемента 15 И, выход которог соединен со счетным входом первого счетчика 3 обратного счета, а второй вход - с выходом зтенератора 14 тактовых импульсов, счетным входом второго делител  18 частоты и первым входом второго элемента 16 И, выход которого соединен со счетным входом второго счетчика 11 обратного счета, второй вход - с выходом триггера 17, вход сброса которого соединен с выходом третьего счетчика 19 обратного счета, причем шина 22 установки коэффициента делени  соединена с кодовыми входами первого делител  13 частоты и элемента 21 сравнени  кодов, информационный вход которого соединен с вторым информационным выходом первого делител .13 частоты, инфррмационный выход - с информационным входом второго делител  18 частоты, выход которого соединен со счетным входом .второго счетчика 9 импульсов, а вход установки - с выходом элемента 8 задержки . Цифровой умножитель частоты работает следукчцим образом. , Формирователь б из входного периодического сигнала формирует короткие пр моугольные импульсы,-период повторени  которнх равен периоду входного сигнала Т. Эти импульсы поступают на вход элемента 8, на входы записи буферных каскадов 2 и10, счетчика 19, установочные входы делителей 13 и 18 и элемента 21, а также запуска триггера 17. На счетный вход счетчика 1 поступают импульсы с выхода делител  13 с часторой , на счетный вход счетчика 9 поступают импульсы с выхода делител  18 с частотой f ./n, где k - коэффициент делени  делител  13 или коэффициент умножени  устройства , - 1,2,3,.. - коэффициент увеличени  частоты делИтел  18 по сравнению с делителем 13,fт частота повторени  импульсов генератора 14,- п - остаточное импульсов в конце периода входного сигнала в делителе 13. За период входного сигнала счетчике 1 поступает число импульсов , равное Н Тц)5, а в счетчик 9 - N f /k-k/n-Тех . В конце периода входного сигнала импульсом с В1ыхода формировател  6 эти числа перезаписываютс  соответственно в буферный каскад 2, счетчик 3 и в буферный каскад 10 и счетчик 11. На счётные входы счетчиков 3 и 11 поступают импульсы с частотой f с выхода генератора 14. В результате этого чибло N считываетс  со счетчика 3 после перезаписи через промежуток времени, равный Te,,x Tgjf/k а счетчика 11 через промежуток времени, равный k/n. . На выходах счетчиков 3 и 11 через промежутки времени, равные соответственно Тр,и Тд,.,образуютс  импульсы , которые через элементы 5 и 12 поступают на входы записи счетчиков 3 и 11 соответственно, благодар  чему.

числа к и Nj перезаписываютс  из буферных каскадов 2 и 10 соответственно в счетчики 3 к 11. Таким образом , за период входного сигнсша Т„ на выходе счетчика 3 образуетс  число импульсов, равное k Т /Тд,.

На выходе счетчика 11 число импульсов всегда будет равно п , т.е. числу оставшихс  в конце периода Т« в делителе 13 импульсов, а период их будет зависеть от соотношени  k/n, которое всегда равно-целому числу.

Величину отношени  k/n определ ет элемент 21 сравнени  Кодов, который в конце периода входного сигнала по импульсу с выхода формировател  б обеспечивает сравнение числа k, поступающего с шины 22, с числом п, поступающим с информационного выхода делител  13.

Определив отношение k/n элемент 2 управл ет работой делител  18 та«им образом, что на его выходе выра- 5а.тываютс  импульсы с частотой, равной частоте делител  13 (в два, три

и боле раз выше, в зависимости от отношени  k/n). Поэтому на выходе счетчика 11 период выходных импульсов будет измен тьс  в зависимости от в величины п .

Инвертированные зглементом 20 импульсы с выхода счетчика 11 поступают на вход элемента 15, запреща  прохождение одному импульсу с выхода генератора 14. Поэтому на выходе сче тчика 3 выходной импульс будет как бы задержан на один период. Количество таких з.адержанных импульсов равно количеству оставшихс  в делителе 13 импульсов, т.е. числу п.

Выполнение этого услови  обеспечиваетс  следующим образом. Число п из делител  13 в конце периода TPJJ переписываетс  в счетчик 19, и импульсы с выхода счетчика 11 через инвертор 20 уменьшают величину п до нулевого значени , с по влением которого на выходе счетчика 19 по вл етс  импульс, который поступает на вход сброса триггера 17, устанавлива  его в нулевое состо ние, тем самым запреща  прохождение импульсов с выхода генератора 14 через элемент 16 на счетный вход счетчика 11. В единичное состо ние триггер 17 устанавливаетс  импульсом с выхода формировател  6, по которому происходит запись в буферные каскады 2 и 10 и счетчики 3 и 11 содержимого счетчиков 1 и 9 соответственно записываетс  число п в счетчик 19 и числа п и k в элемент 21, а импульсом с выхода элемента 8 устанавливаютс  в нулевое состо ние счетчики 1 и 9, а также делитель 13. Далее процесс повтор етс  аналогично изложенному выше, т.е. происходит коррекци  периода выходных импульсов на выходе счетчика 3. Если при отношении k/n 1 происходит корректировка периодов первых п-импульсов то при k/n 2,3,..., происходит корректировка периодов вторых, третьих и т.д. импульсов. Тем самым обеспечиваетс  равномерное распределение илпульсов с периодом IJ-y периоде

вх - .

Погрешность умножени  предлагаемого устройства не превышает величины 1/f , тогда как у известного она выше и зависит от значени  входной частоты.

Claims (1)

1. ЦИФРОВОЙ УМНОЖИТЕЛЬ ЧАСТОТЫ, содержащий последовательно соединенные первый счетчик импульсов, первый буферный каскад, первый счет- ’ чик обратного счета, выход которого соединен с выходной шиной умножителя и с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом формирователя им- . „ пульсов, вход которого подключен к входной шине умножителя с входом элемента задержки и входом записи первого буферного каскада, а выход с входом записи первого сметчика об-, ратного счета, последовательно соединенные второй счетчик импульсов, второй буферный каскад и второй счетчик обратного счета, выход которого подключен к первому входу второго элемента ИЛИ, второй вход которого соединен с выходом формирователя импульсов и входом записи второго буферного каскада, а выход - с входом записи второго счетчика обратного счета, выход элемента задержки подключен к входам установки второго счетчика импульсов и первого делителя частоты, счетный вход которого соединен с выходом генератора тактовых импульсов, а первый выход·- со счетным входом первого счетчика импульсов, отличающийся тем, что, с целью повышения точности умножения, в него ведены инвертор, первый и второй элементы И, триггер, второй делитель частоты, третий счетчик обратного счета и элемент сравнения кодов, вход установки которого соединен с выходом формиро- . вателя импульсов, входом запуска триггера и входом записи третьего счетчика обратного счета, информационный вход которого соединен с первым информационным выходом первого делителя частоты, счетный вход - с выходом инвертора, вход которого подключен к выходу второго счетчика обратного счета, и с первым входом первого элемента И, выход которого соединен со счетным входом первого счетчика обратного счета, а второй вход - с выходом генератора тактовых импульсов, счетным входом второго делителя частоты и первым входом вто рого элемента И, выход которого соединен со счетным входом второго счет чика обратного счета, второй вход с выходом триггера,, вход сброса которого соединен с выходом третьего счетчика обратного счета, причем шина установки коэффициента деления соединена с кодовыми входами первого делителя частоты и элемента сравнения кодов, информационный вход которого соединен с вторым информационным выходом первого делителя часто-, ты, информационный выход - с информационным входом второго делителя частоты, выход которого соединен со счетным входом второго счетчика импульсов, а вход установки - с выходом элемента задержки.

   SU „,.1088107