SU434370A1 - Преобразователь интервала врел1ени в цифровой код - Google Patents
Преобразователь интервала врел1ени в цифровой кодInfo
- Publication number
- SU434370A1 SU434370A1 SU1762874A SU1762874A SU434370A1 SU 434370 A1 SU434370 A1 SU 434370A1 SU 1762874 A SU1762874 A SU 1762874A SU 1762874 A SU1762874 A SU 1762874A SU 434370 A1 SU434370 A1 SU 434370A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- trigger
- digital code
- output
- control
- interval version
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
1
Изобретение относитс к радиоизмерительной технике и может использоватьс в цифровых измерител х интервалов 1времени.
Известен преобразователь, содержащий последовательно соединенные триггеры, триггер управлени , управл емый старт- и стопимпульсами , источник счетного 1меандра.
Недостаток известного устройства состоит в относительно большом количестве элементов , что снижает надежность устройства.
Цель изобретени - упрощение устройства и повышение его «адежности.
Э.та цель достигаетс тем, что IB устройство введен инвертор, выход которого подключен к первому сигнальному входу триггера младшего разр да, второй |Сигнальный вход которого соединен с входом .инвертора и выходом источника счетного .меандра, управл ющие входы триггеров подключепы к БЫХО.ДУ триггера управлени .
Сущность предложенного изобретени по сн етс чертежом, на котором представлена структурна схема устройства.
Устройство содерл ит триггер 1 младшего разр да, триггер 2 второго разр .да, инвертор 3, И триггер 4 управлени .
Устройство работает следующим образом.
В ИСХО.ДНОМ состо нии на .выходе 5 триггера 1 младшего разр да и выходе 6 триггера 2 второго разр да, а также ,на входах 7, 8, триггера 4 упра.влен.и - нулевой потенциал; на первом и втором сигнальных входах 9, 10 т:р:иггера 1 младшего разр да - меандр; на управл ющих входах 11 триггеров 1, 2 и выходе триггера 4 управлени - сигнал «1.
В момент поступлени старт-имнульса, синхронизированного с отрицательным фронто м меандра, триггер 4 управлени опрокидываетс , и на управл ющих входах триггеров 1,
2 устанавливаетс нулевой потенциал. Входные цепи триггеров двух младших разр дов оказываютс открытыми дл прохождени дифференцированных импульсов меандра. Благодар инвертору 3 каждый фронт меанДра опро.киды1вает триггер 1 младшего разр да , а триггер 2 второго разр да опрокидываетс только отрицательными фронтами. С выхода 6 .инфор.маци поступает в следующий (.третий) разр д счетчика.
При поступлении стоп-и.мпульса триггер 4 управлени опрокидываетс и сигналом «1 закрывает входные цепи триггеров I, 2.
Если в момент поступлени стоп-импульса па входе 10 нулевой потенциал, то на выходе
5 триггера 1 .младшего разр да тоже нулевой потенциала; в противном случае на выходе будет С:игпал «1.
Таким образом триггер 1 -младшего разр да опрокидываетс с удвоенно частотой меандра и, представл младший разр д числа.
записанного в счетчике, уменьшает погрешность дискретности отсчета ;в два раза.
Предмет изобретени
Преобразователь интервала времени в цифровой код, содержащий последовательно соединенные Т1ри.гге:ры, триггер управлени , управл емый старт- и стоп-импульсами, источник счетного меандра, отл;ичаюш;ийс
тем, что, с целью упрощени устрокст1ва и повышени его надежности, в него введен инвертор , выход которого подключен к .первому сигнальному входу триггера младшего разр да , второй сигнальный вход которого соединен с входом инвертора и выходам источника счетного меанд|ра, управл ющие входы триггеров подключены к выходу триггера управлени .
7J
9
-07
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1762874A SU434370A1 (ru) | 1972-03-27 | 1972-03-27 | Преобразователь интервала врел1ени в цифровой код |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1762874A SU434370A1 (ru) | 1972-03-27 | 1972-03-27 | Преобразователь интервала врел1ени в цифровой код |
Publications (1)
Publication Number | Publication Date |
---|---|
SU434370A1 true SU434370A1 (ru) | 1974-06-30 |
Family
ID=20507615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1762874A SU434370A1 (ru) | 1972-03-27 | 1972-03-27 | Преобразователь интервала врел1ени в цифровой код |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU434370A1 (ru) |
-
1972
- 1972-03-27 SU SU1762874A patent/SU434370A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU434370A1 (ru) | Преобразователь интервала врел1ени в цифровой код | |
GB1216081A (en) | Electronic logic element | |
GB1366472A (en) | Phasesynchronising device | |
GB1128407A (en) | Improvements in gating the input to an integrator | |
GB1220091A (en) | Improvements in ramp type analogue to digital converters | |
SU414743A1 (ru) | Счетчик с коэффициентом счета 2"—2'^ ' ' | |
SU430372A1 (ru) | Устройство формирования временной последовательности импульсов | |
SU1088107A1 (ru) | Цифровой умножитель частоты | |
SU434369A1 (ru) | Преобразователь интервала времени в цифровой код | |
SU920628A1 (ru) | Устройство дл измерени временных интервалов | |
SU445144A1 (ru) | Преобразователь двоичного кода во временной интервал | |
SU461442A1 (ru) | Устройство дл магнитофонной записи номеров фонограмм | |
SU411628A1 (ru) | ||
SU363207A1 (ru) | ||
SU373890A1 (ru) | Всесоюзная i | |
SU395989A1 (ru) | Накапливающий двоичный счетчик | |
SU512468A1 (ru) | Устройство дл делени | |
SU705689A1 (ru) | Счетчик | |
SU441574A1 (ru) | Частотно-импульсное множительное устройство | |
SU961140A1 (ru) | Интегрирующий преобразователь частоты следовани импульсов в код | |
SU1566317A1 (ru) | Устройство дл фазовой коррекции последовательности временных сигналов | |
SU1150760A1 (ru) | Устройство дл подсчета числа импульсов | |
SU427468A1 (ru) | Преобразователь интервала времени в цифровой код | |
SU474803A1 (ru) | Устройство дл управлени сдвигами | |
SU456368A1 (ru) | Многоразр дный число-импульсный делитель |