Przedmiotem wynalazku jest uklad elektryczny do zapamietywania informacji w teledacyj¬ nych punktach abonenckich.Znany jest z opisu patentowego RFN nr 1 294 432 uklad elektryczny do zapamietywania in- formaoji w teledacyjnych punktach abonenckich, który zawiera zespól do zapamietywania zna¬ ków, przylaozony do jego wyjscia blokowy zespól pamieciowy z blokowym podzespolem pamiecio¬ wym, którego wejscie jest sprzezone zwrotnie z jego wyjsciem, a takze zespól sterujacy i opózniajacy, polaczony z zespolem do zapamietywania znaków i blokowym zespolem pamieciowym.W zakresie techniki obliczeniowej w coraz wiekszym stopniu wysuwa sie na czolo zagadnie¬ nie mozliwosoi przenoszenia informacji do systemów rejestracji i przetwarzania za posredni¬ ctwem kanalów telefonioznyoh lub dalekopisowyoh. Najwazniejszymi zespolami konstrukcyjnymi takioh systemów sa punkty abonenokie w postaoi terminali lub urzadzen krancowych, które skla¬ daja sie na ogól z zespolu sterujacego, zespolu do przetwarzania znaków oraz urzadzen pery¬ feryjnych, takich jak urzadzenia wprowadzajaoe i wydajace do wprowadzania i/lub wydawania informacji.Podstawowym wymaganiem stawianym tego rodzaju systemom jest mozliwosc bezblednego prze¬ noszenia informacji pomiedzy strona nadawoza 1 odbióroza. Z uwagi na te zasade nalezy prze¬ widziec w tych systemach odpowiednie zabezpieczenie przed bledami, a po wykryciu bledu nale¬ zy automatycznie zazadac powtórzenia znaku* W celu rozpoznania bledu i powtórzenia danych nalezy zapamietac na okreslony czas przenoszone dana i dlatego dla teledacyjnych punktów abo- nenokioh przewidziany jest czesto zespól pamieciowy, a takze polaezony z nim zespól sterujacy.Mozliwosc zastosowania znanyoh ukladów do zapamietywania informacji jest znacznie ogra¬ niczona w dotychczasowych teledacyjnych punktach abonenckich wskutek dalej opisanych niedo¬ godnosci. Mianowicie jednoczesny zapis i odczyt z zespolu pamieciowego jest niemozliwy, do-2 134 541 piero po calkowitym zapisie w pamieci mozna dokonac odczytu i dopiero po ponownym zapiaie w pamieci mozna powtarzac znaki. Nie istnieje takze mozliwosc sprawdzenia, uzupelnienia i skasowania zapisanych w pamieci znaków podczas pracy• W ukladzie elektrycznym wedlug wynalazku zespól do zapamietywania znaków zawiera po¬ laczone szeregowo pierwszy podzespól do zapamietywania znaków i drugi podzespól do zapa¬ mietywania znaków, przy czym pierwszy podzespól do zapamietywania znaków jest dolaczony za posrednictwem pierwszego dekodera, a drugi podzespól do zapamietywania znaków jest dolaczo¬ ny za posredniotwem drugiego dekodera do podzespolu zapamietujaoo-sterujacego zawartego w zespole sterujacym 1 opózniajacym* W korzystnej postaci wykonania ukladu elektrycznego wedlug wynalazku podzespól zapamie- tujaco-sterujacy jest dolaczony do blokowego podzespolu zapamietujaco-sterujacego i opóz- niajaoego zawartego w zespole sterujacym i opózniajacym i polaczonego z blokowym zespolem pamieciowym. W jeszcze innej korzystnej postaci wykonania wejscie równolegle pierwszego pod¬ zespolu do zapamietywania znaków jest polaczone z równoleglym wejsoiem informacyjnym zespolu do zapamietywania znaków za posrednictwem pierwszego ukladu logicznego. Korzystna postac wy¬ konania powstaje wówczas, gdy wyjscie równolegle drugiego podzespolu do zapamietywania zna¬ ków jest polaczone z równoleglym wyjsciem informacyjnym blokowego zespolu pamieciowego za posrednictwem drugiego ukladu logicznego. Korzystne jest, gdy wejscie szeregowe pierwszego podzespolu do zapamietywania znaków jest przylaczone za posrednictwem trzeciego ukladu logi¬ cznego i czwartego ukladu logicznego do wyjscia blokowego podzespolu pamieciowego* Jest rów¬ niez korzystne, gdy trzeci uklad logiozny jest przylaczony do szeregowego wyjscia informa¬ cyjnego blokowego zespolu pamieciowego za posrednictwem piatego ukladu logicznego, przyla¬ czonego do wyjscia trzeciego ukladu logicznego. W innym korzystnym wykonaniu wejscie bloko¬ wego podzespolu pamieciowego jest polaczone z szeregowym wejsciem informacyjnym zespolu do zapamietywania znaków za posrednictwem szóstego i siódmego ukladu logicznego.W dalszej postaci wykonania wyjscie drugiego podzespolu do zapamietywania znaków jest korzystnie sprzezone zwrotnie z jego wejsciem szeregowym za posrednictwem ósmego ukladu lo¬ gicznego. Korzystnie pierwszy podzespól do zapamietywania znaków jest polaczony z drugim podzespolem do zapamietywania znaków za posrednictwem ósmego ukladu logicznego.Zaleta wynalazku jest opracowanie ukladu elektrycznego do zapamietywania informaoji w teledacyjnych punktach abonenckich, za pomoca którego mozna jednoczesnie wprowadzac in¬ formacje do pamieci i wyprowadzac z pamieci niezaleznie od czasów dzialania oraz dowolnie czesto powtarzac, uzupelniac lub kasowac znaki bez powtórnego zapisu, a takze sprawdzac je podczas pracy. Wprowadzanie i wyprowadzanie informacji odbywa sie w praktyce niezaleznie od siebie. Uklad elektryczny wedlug wynalazku mozna wyposazyc w elementy wykorzystywane do wy¬ konywania wszelkioh kombinacji szeregowego i równoleglego wprowadzania i wyprowadzania in¬ formacji.Przedmiot wynalazku jest uwidoczniony w przykladzie wykonania na rysunku przedstawiaja¬ cym sohemat blokowy ukladu elektryoznego do zapamietywania informacji.Uklad elektryczny do zapamietywania informaoji zawiera polaczone ze soba zespól K5 do zapamietywania znaków, blokowy zespól pamieciowy BE i zespól sterujacy i opózniajacy YIE.Zespól KB do zapamietywania znaków posiada szeregowe wejscie informacyjne IBe, równolegle wejscie informacyjne IBp i trzeoie wejsoie 11t a takze pierwsze, drugie i trzecie wyjscie 12, 13 i 14. Blokowy zespól pamieciowy BE posiada szeregowe wyjscie informacyjne IKs, równolegle wyjsoie informaoyjne IKp i trzecie wyjscie 24, a takze pierwsze, drugie i trzecie wejscie 21, 22 i 23.Zespól KE do zapamietywania znaków zawiera pierwszy podzespól KT1 do zapamietywania zna¬ ków i drugi podzespól KT2 do zapamietywania znaków, które sa polaozone ze soba szeregowo.Pierwszy podzespól KT1 do zapamietywania znaków posiada wejscie szeregowe 31, wejscie równo¬ legle 32 i wyjsoie szeregowe 33, a drugi podzespól KT2 do zapamietywania znaków posiada wej¬ soie szeregowe 41, wyjsoie równolegle 42 i wyjsoie szeregowe 43.Wejsoie równolegle 32 pierwszego podzespolu KT1 do zapamietywania znaków jest przylaczo¬ ne za posrednictwem pierwszego ukladu logicznego K1 do równoleglego wejscia informacyjnego IBpt134 541 3 natomiast wyjscie równolegle 42 drugiego podzespolu KT2 do zapamietywania znaków jest przy- laozone za posredniotwem drugiego ukladu logicznego K2 blokowego zespolu pamieciowego BS do jego równoleglego wyjscia informacyjnego IKp.Blokowy zespól pamieciowy BE zawiera blokowy podzespól pamieciowy BTf posiadajacy wej¬ scie 51 i wyjsoie 52. Wyjscie 52 Jest polaczone za posredniotwem trzeciego ukladu logiczne¬ go K3 z trzecim wyjsciem 24 blokowego zespolu pamieciowego BS9 k-tóre jest polaczone z trze¬ cim wejsoiem 11 zespolu KE do zapamietywania znaków lub dalej za posrednictwem czwartego ukladu logicznego K4 z wejsoiem szeregowym 31 pierwszego podzespolu KT1 do zapisywania znaków* Wyjscie 52 blokowego podzespolu pamieciowego BT jest polaczone za posrednictwem trzeolego ukladu logicznego K3 i piatego ukladu logicznego K5 z szeregowym wyjsciem informacyjnym IKs blokowego zespolu pamieciowego BT, a jednoczesnie jest sprzezone zwrotnie za posrednictwem szóstego ukladu logicznego K6 z wejsciem 51 blokowego podzespolu pamieciowego BT* Szeregowe wejscie informacyjne IBs zespolu KE do zapamietywania znaków jest polaczone za posrednictwem siódmego ukladu logicznego K7, który jest umieszczony w zespole KE do zapamietywania znaków, a takze za posrednictwem drugiego wyjscia 13 zespolu KE do zapamietywania znaków, a takze za posrednictwem drugiego wyjscia 13 zespolu KE do zapamietywania znaków, drugiego wejscia 22 blokowego zespolu pamieciowego BE oraz szóstego ukladu logicznego K6 równiez z wejsciem 51 blokowego podzespolu pamieciowego BT. Wyjscie szeregowe 43 drugiego podzespolu KT2 do zapa¬ mietywania znaków jest przylaczone za posrednictwem pierwszego wyjscia 12 zespolu KE do za¬ pamietywania znaków, pierwszego wejscia 21 blokowego zespolu-pamieciowego BE i szóstego ukla¬ du logioznego K6 do wejscia 51 blokowego podzespolu pamieciowego BT.Wejsoie szeregowe 41 drugiego podzespolu KT2 do zapamietywania znaków jest polaczone za posredniotwem ósmego ukladu logicznego K8 z wyjsciem szeregowym 33 podzespolu KT1 do zapa¬ mietywania znaków. Wyjsoie 43 drugiego podzespolu KT2 do zapamietywania znaków jest sprzezo¬ ne zwrotnie z jego wejsciem 41 za posredniotwem ósmego ukladu logicznego K8.Zespól sterujacy i opózniajacy VIE zawiera podzespól zapamietujaco-sterujacy KTV i blo¬ kowy podzespól zapamietujaco-sterujacy BTVT, które sa polaczone zarówno ze soba jak i z pod¬ zespolami oraz ukladami logicznymi zespolu KE do zapamietywania znaków i blokowego zespolu pamieciowego BE w sposób znany i dlatego nie opisywany tu wyczerpujaco. Ponadto podzespól zapamietujaco-sterujacy KT7 jest polaczony za posrednictwem pierwszego dekodera D1 lub dru¬ giego dekodera D2 z pierwszym podzespolem KT1 do zapamietywania znaków i z drugim podzespo¬ lem KT2 do zapamietywania znaków.W trzech podstawowych rodzajach pracy przedstawionego tytulem przykladu ukladu elektry¬ cznego do zapamietywania informacji jest nastepujace: równolegle wprowadzenie informacji - - równolegle wyprowadzenie informacji (IBp-IKp) albo równolegle wprowadzenie informacji - - szeregowe wyprowadzanie informaoji (IBp-IKs) albo szeregowe wprowadzanie informacji - rów¬ nolegle wyprowadzanie informaoji (IBs-IKp).W rodzaju pracy IBp - IKp blokowy podzespól zapamietujaoo-starujacy i opózniajacy BTVT uniemozliwia za posrednictwem podzespolu zapamietujaoo-sterujaeego KTV i szóstego ukladu logioznego K6 prace blokowego podzespolu pamieoiowego BT. a takze trzeciego, czwartego, pia¬ tego i siódmego ukladu logicznego K3, K4. K5 i K7. Informacje (znaki o maksymalnej dlugosoi osmiu bitów) dooieraja do pierwszego podzespolu KT1 do zapamietywania znaków za posredni¬ ctwem równoleglego wejscia informacyjnego IBp i pierwszego ukladu logicznego K1 w sposób równolegly (pierwszy takt). Z pierwszego podzespolu KT1 do zapamietywania znaków informaoje plyna przez podzespól zapamietujaoo-sterujacy KT7 za posrednictwem ósmego ukladu logiczne¬ go K8 szeregowo do drugiego podzespolu KT2 do zapamietywania znaków (drugi takt). Informa¬ oje wydaje podzespól zapamietuJaoo-sterujacy KT7 za posrednictwem drugiego ukladu logiczne¬ go K2 (trzeoi takt).Cykl, zlozony z taktów 1-3, powtarza sie przy kazdym znaku. Podczas przenoszenia znaków, zawierajacych informaoje, mozna kontrolowac zawartosc znaku lub pary znaków w pierwszym i drugim podzespole KT1 i KT2 za posredniotwem pierwszego i drugiego dekodera D1 i D2, dzie¬ ki czemu podozaa oykli przenoszenia mozliwe jest uzupelnienie dowolnymi znakami lub kasowa¬ nie znaków przez zmiane sygnalów sterujacych podzespolu zapamietujaoo-sterujaeego KTTT.4 134 541 W tym rodzaju praoy cykl przenoszenia ma nastepujacy przebieg: IBp-K1-KT1-K8-KT2-K2-IKp.W rodzaju pracy IBp - IKs "blokowy podzespól zapamietujaco-sterujacy i opózniajacy BTVT uniemozliwia za posrednictwem podzespolu zapamietujaco-sterujacego KTV prace drugiego, czwar¬ tego i siódmego ukladu logicznego K2, K4 i K7. Pierwszy i drugi takt cyklu przenoszenia po¬ krywa sie z odpowiednimi taktami rodzaju pracy IBp - IKp. Nastepnie prowadzi sie tu jednak zawartosc drugiego podzespolu KT2 do zapamietywania znaków (znaki o co najmniej osmiu bi¬ tach) za posrednictwem szóstego ukladu logicznego K6 do blokowego podzespolu pamieciowego BTf który umozliwia zapamietanie dwóch tzw. bloków informacji o zadanej liczbie bitów. Dlugosci bloków mozna zmieniac w granicach pojemnosci blokowego podzespolu pamieciowego BT.Z drugiego podzespolu KT2 do zapamietywania znaków zapisuje sie informacje, tj. bity in¬ formacji w blokowym podzespole pamieciowym BT, w polach pamieciowych, które sa oznakowane wzrastajacymi adresami (np. osiem bitów pierwszego znaku z adresami od 0 do 7)» okreslanymi przez blokowy podzespól zapamietujaco-sterujacy i opózniajacy BTVT. Po zapisaniu informacja obiega w blokowym podzespole pamieciowym BT z duza predkoscia w petli sprzezenia zwrotnego, wyznaczonej przez wyjscie 52, uklad logiczny K6 oraz wejscie 52.Zapis bitów nastepnego znaku nastepuje jak wyzej, z ta jedynie róznica, ze teraz bity zapisuje sie pod nastepnymi kolejnymi adresami (np. pod adresami od 8 do 15) blokowego pod¬ zespolu pamieoiowego BT. Przy ladowaniu blokowego podzespolu pamieciowego BT zaohodzi zatem podwójne wprowadzanie informacji, a mianowicie wtórne zapamietywanie wczesniej zapisanych (obiegajacych) informacji pod tymi samymi adresami oraz zapis nowych informacji otrzymanych z drugiego podzespolu KT2 do zapamietywania znaków, pod dalszymi (wolnymi) adresami.Wyprowadzenie informaoji znajdujacych sie w blokowym podzespole pamieciowym BT nastepuje bitami w rosnacej kolejnosci adresów, tj. w takiej samej kolejnosci, w jakiej mialo miejsce wprowadzanie informaoji. Do szeregowych wyjsc informacyjnych IKs doprowadza sie wystepujace podczas obiegu na wyjsoiu blokowego podzespolu pamieciowego BT, za posrednictwem trzeciego i piatego ukladu logicznego K3 i K5 z adresów okreslonych przez blokowy podzespól zapamietu- jaco-eterujaoy i opózniajaoy BTVI oraz w okreslonej przez ten ostatni chwili. Przeniesienie bitu do trzeciego ukladu logicznego K3 nastepuje z predkoscia, która odpowiada predkosci obiegu, natomiast wyprowadzanie z piatego ukladu logicznego K5 nastepuje ze znacznie mniej¬ sza predkoscia.Wyprowadzanie informacji z blokowego podzespolu pamieciowego BT mozna rozpoczac bezpo¬ srednio po wprowadzeniu pierwszego znaku, czyli zbedne jest czekanie na zapelnienie blokowe¬ go zespolu pamieciowego BT blokami informaoji. Wtórne zapamietywanie (obieg) informacji umo¬ zliwia ponadto dowolnie czeste, ponowne wyprowadzanie kazdego zapamietanego bloku. Podczas ponownego cyklu przeoiwdziala sie w sposób niezawodny wprowadzaniu znaków z drugiego podze¬ spolu KT2 do zapamietywania znaków.Zawartosc znaków lub par znaków, które znajduja sie w podzespolach KT1 i KT2 do zapamie¬ tywania znaków, mozna kontrolowac równiez w tym rodzaju pracy za posrednictwem dekoderów D1 i D2 i odpowiednio przeprowadzac uzupelnienia lub skasowania.W tym sposobie praoy cykl przenoszenia ma nastepujacy przebieg: IBp-K1-KT1-K8-J£T2-K6-BT- -K3-K5-IK8.W rodzaju pracy IBs-IKp uniemozliwiona zostaje praca pierwszego i piatego ukladu logicz¬ nego K1 i K5 z blokowego podzespolu zapamietujaco-sterujacego i opózniajacego BOTI za posred¬ nictwem podzespolu zapamietujaoo-sterujacego KOT. Informacje zapisuje sie bitami za posred¬ nictwem szeregowego wejscia informacyjnego IBs, siódmego i szóstego ukladu logicznego K7 i K6 w blokowym podzespole pamieciowym BT w polaoh pamieciowych, które sa oznakowane rosnacymi adresami okreslonymi przez blokowy podzespól zapamietujaco-sterujacy i opózniajacy BTVT, az wprowadzone zostana informacje o dlugosci jednego bloku (piaty takt). Wskutek dzialania syg¬ nalów sterujacych 1 opózniajacych blokowego podzespolu zapamietujaco-sterujacego i opóznia¬ jacego BTVI oraz podzespolu zapamietujaoo-sterujacego KOT informacje znajdujace sie w bloko¬ wym podzespole pamieciowym BT sa doprowadzane w postaoi oiagów bitowych i znaków do pierw¬ szego podzespolu KT1 do zapamietywania znaków za posrednictwem trzeciego i czwartego ukladu134 541 5 logioznego K3 i K4 (azósty takt). Odtad nastepuje wyprowadzenie informacji zgodnie z drugim i trzecim taktem rodzaju pracy IBp - IKp. Przenoszenie znaków z blokowego podzespolu pamie¬ ciowego BT do równoleglego wyjscia informacyjnego IKp trwa do chwili, az zapamietany blok zostanie wyprowadzony bez reszty.Mozliwe jest takze skasowanie bloku wprowadzonego do blokowego podzespolu pamieciowego BT za pomoca rozkazu z blokowego podzespolu zapamietujaco-sterujacego i opózniajacego BTVI.W tym rodzaju pracy mozna równiez sprawdzac zawartosc znaków lub par znaków znajdujacych sie w podzespolach KT1 i KT2 do zapamietywania znaków, za posrednictwem dekoderów D1 i D2f badz tez przeprowadzac uzupelnienia i skasowania.W tym rodzaju pracy cykl przenoszenia ma nastepujacy przebieg: IBs-K7-K6-BT-K3-K4-KT1- -K8-KT2-K2-IKp.Zastrzezenia patentowe 1. Uklad elektryczny do zapamietywania informacji w teledacyjnych punktach abonenckich, zawierajacy zespól do zapamietywania znaków, przylaczony do jego wyjscia blokowy zespól pa¬ mieciowy z blokowym podzespolem pamieciowym, którego wejscie jest sprzezone zwrotnie z jego wyjsciem, a takze zespól sterujacy i opózniajacy, polaczony z zespolem do zapamietywania znaków i blokowym zespolem pamieciowym, znamienny tym, ze zespól (KE) do za¬ pamietywania znaków zawiera pplaozone szeregowo pierwszy podzespól (KT1) do zapamietywania znaków i drugi podzespól (KT2) do zapamietywania znaków, przy czym pierwszy podzespól (KT1) do zapamietywania znaków jest dolaczony za posrednictwem pierwszego dekodera (D1)9 a drugi podzespól (KT2) do zapamietywania znaków jest dolaczony za posrednictwem drugiego dekode¬ ra (D2) do podzespolu zapamietujaoo-sterujacego (KTV) zawartego w zespole sterujacym i opóz¬ niajacym (VIE). 2. Uklad wedlug zastrz. 1, znamienny tym, ze podzespól zapamietujaco-ste- rujacy (KTV) jest dolaczony do blokowego podzespolu zapamietujaoo-sterujacego i opózniaja¬ cego (BTVT) zawartego w zespole sterujacym i opózniajacym (VTE) i polaczonego z blokowym zespolem pamieciowym (BE) • 3. Uklad wedlug zastrz. 1, znamienny tym, ze wejscie równolegle (32) pierw¬ szego podzespolu (KT1) do zapamietywania znaków jest polaczone z równoleglym wejsciem infor¬ macyjnym (IBp) zespolu (KE) do zapamietywania znaków za posrednictwem pierwszego ukladu lo¬ gicznego (K1). 4. Uklad wedlug zastrz. 1, znamienny tym, ze wyjscie równolegle (42) dru¬ giego podzespolu (KT2) do zapamietywania znaków jest polaczone z równoleglym wyjsoiem infor¬ macyjnym (IKp) blokowego zespolu pamieciowego (BE) za posrednictwem drugiego ukladu logicz¬ nego (K2). 5. Uklad wedlug zastrz. 3, znamienny tym, ze wyjscie szeregowe (31) pierw¬ szego podzespolu (KT1) do zapamietywania znaków jest przylaczone za posrednictwem trzeciego ukladu logioznego (K3) i czwartego ukladu logicznego (K4) do wyjsc (52) blokowego podzespo¬ lu pamieciowego (BT)? 6# Uklad wedlug zastrz. 5, znamienny tym, ze trzeoi uklad logiczny (K3) jest przylaczony do szeregowego wyjscia informacyjnego (IKs) blokowego zespolu pamieciowe¬ go (BE) za posrednictwem piatego ukladu logioznego (K5), przylaczonego do wyjscia trzeciego ukladu logicznego (K3). 7. Uklad wedlug zastrz. 5, znamienny tym, ze wejscie (51) blokowego pod¬ zespolu pamieciowego (BT) jest polaczone z szeregowym wejsciem informacyjnym (IBs) zespo¬ lu (EE) do zapamietywania znaków za posrednictwem szóstego ukladu logicznego (K6) i siódme¬ go okladu logioznego (K7). 6. Uklad wedlug zastrz, 4, znamienny tym, ze wyjsoie (43) drugiego podze¬ spolu (KT2) do zapamietywania znaków jest sprzezone zwrotnie z jego wejsciem szeregowym za posrednictwem ósmego ukladu logioznego (E8) •6 134 541 9. Uklad wedlug zastrz. 1, znamienny t 7 mf ze pierwszy podzespól (KT1) do zapamietywania znaków jest polaczony z drugim podzespolem (KT2) do zapamietywania znaków za posredniotwem ósmego ukladu logioznego (K8).IB$ IBp 11 KE K7 1 i 1 \K4 1 1 1 1 K1 3JI 1 \ ^1 1 32 KT1 Yvie i _! 35 ' KB 4/ l 42 K7P 4 \ k |f 1 jj_ 43 |/4 lL fg 2 KT V 23 &\ 21\ [JBf Iw i 1 1 K2 j ! r- AC5 1 \ 51 ar 1 * J± i —i/* 0 1 J 1 «' i f BTVI | \'Kpm I/**. 2* Pracownia Poligraficzna UP PRL. Naklad 100 egz.Cena 100 zl PL