Przedmiotem wynalazku jest sposób i uklad modulacji szerokosci impulsów sterowania przeksztaltni¬ ków statycznych, znajdujace zastosowanie zwlaszcza do sterowania falowników pracujacych w ukladach napedowych maszyn elektrycznych.Znany sposób modulacji szerokosci impulsów sterowania falowników polega na porównaniu sygnalu o przebiegu sinusoidalnym z sygnalem o przebiegu piloksztaltnym. W wyniku tego porównania uzyskuje sie przebieg w postaci impulsów prostokatnych o stalej amplitudzie, o szerokosci zaleznej od czasu miedzy dwoma kolejnymi momentami zrównania sie wartosci chwilowych porównywanych sygnalów i o czestotli¬ wosci równej czestotliwosci sygnalu sinusoidalnego.Znany uklad modulacji szerokosci impulsów sterowania falowników sklada sie z co najmniej jednego komparatora analogowego, którego jedno wejscie jest polaczone ze zródlem sygnalu sinusoidalnego, a drugie—ze zródlem sygnalu piloksztaltnego.Niedogodnoscia znanego sposobu modulacji szerokosci impulsówjest koniecznosc dostosowania cze¬ stotliwosci i ksztaltu sygnalu piloksztaltnego do czestotliwosci sygnalu sinusoidalnego, w celu ograniczenia zawartosci wyzszych harmonicznych w sygnale wyjsciowym. Wiaze sie to z koniecznoscia stosowania skomplikowanych ukladów generujacych sygnal o przebiegu piloksztaltnym. Uklad modulacji szerokosci impulsów jest wrazliwy na zaklócenia o czestotliwosciach zblizonych do czestotliwosci porównywanych sygnalów. Zaklócenia te zniekszalcaja sygnal wyjsciowy przeksztaltników skladowymi podharmonkznymi.Ponadto znieksztalcenia sygnalu wyjsciowego wystepuja równiez w przypadku, gdy amplituda sygnalu sinusoidalnego ma wartosc zblizona do poziomu szumów.Sposób wedlug wynalazku polega na tym, ze ksztalt fragmentu zadanego sygnalu zmodulowanego, ograniczony cwiartka okresu tego sygnalu, koduje sie w postaci slowa binarnego, a nastepnie bity slowa poddaje sie cyklicznemu próbkowaniu. Jeden cykl próbkowania obejmuje próbkowanie kolejnych bitów w kolejnosci wzrastajacej, od pierwszego bitu do ostatniego, a drugi cykl próbkowania — w kolejnosci malejacej, od ostatniego bitu do pierwszego, przy czym cykle te powtarzaja sie na przemian. Próbkowanie przeprowadza sie zc^stocliwosca proporcjonalnado czestotliwosci zadanego sygnalu. Wynik próbkowania ksfttoigo bfeii w dwóch kotejnych cyklach, wzrastajacym i malejacymjest psmiefany do potnemupróbkowa- nia nastepnego bitu, natomiast wynik próbkowania kazdego bitu w dwóch nastepnych cyklach, wzrastaja¬ cym i malejacym jest negowany i w tej postaci pamietany do momentu próbkowania nastepnego bitu.Ifrmietane wyniki próbkowania odtwarzan przebieg zadanego sygnalu zmodulowanego.2 12*319 Uklad wedlug wynalazku sklada sie z procesora cyfrowego, który jest sprzezony z cyklicznym rejestrem przesuwajacym i z generatorem o nastawianej cyfrowo czestotliwosci. Wyjscie generatora jest polaczone z czlonem sterujacym bramke elektroniczna, poprzez która sa podawane impulsy zegarowe, z generatora zegarowego do licznika pomocniczego i do rejestru przesuwajacego. Czlon sterujacy jest polaczony z dodatkowym wyjsciem licznika pomocniczego. Uklad ma ponadto co najmniej jeden tor, skladajacy sie z rewersyjnego licznika, wspólpracujacego z przerzutnikiem kierunku zliczania impulsów, który jest pola¬ czony z przerzutnikiem pomocniczym, z cyfrowego komparatora i z elementu pamietajacego. Wejscia komparatora sa polaczone z wyjsciem licznika pomocniczego i z wyjsciem licznika rewersyjnego, wyjscie komparatora jest polaczone ze strobujacym wejsciem elementu pamietajacego, natomiast glówne wejscie elementu pamietajacego jest polaczone z wyjsciem rejestru przesuwajacego. Zegarowe wejscie licznika rewersyjnego jest polaczone z wyjsciem generatora o nastawianej cyfrowo czestotliwosci. Wyjscia przerzutni- ków pomocniczych i elementów pamietajacych wszystkich torów ukladu sa polaczone z czlonem formuja¬ cym. Ilosc torów ukladu jest równa ilosci faz zadanego sygnalu zmodulowanego. Korzystnejest wykonanie generatora impulsów zegarowych w postaci ukladu o skokowozmienianej czestotliwosci, którego sterujace wejsciejest polaczone z wyjsciem czlonu sterujacego bramkeelektroniczna orazdodatkowe polaczenie wyjsc komparatorów z czlonem formujacym. W takim ukladzie uzyskuje sie prawie plynna regulacje amplitudy i czestotliwosci podstawowej harmonicznej sygnalów sterowania przeksztaltnikami statycznymi.Sposób modulacji szerokosci impulsów wedlug wynalazku oparty jest na przetwarzaniu informacji w postaci cyfrowej, co zapewnia duza stabilnosc i powtarzalnosc uzyskiwania zmodulowanych sygnalów.Uklad zgodny z wynalazkiem umozliwia generowanie sygnalów wielofazowych o dowolnych przesunieciach fazowych, limitowanych jedynie rozdzielczoscia katowa, zalezna od pojemnosci rejestru przesuwajacego.Uklad stosowany w systemie regulacji predkosci obrotowej napedu pradu przemiennego pozwala na zmiane kierunku wirowania pola przez przelaczenie sygnalów dwóch dowolnych faz. Ponadto umozliwia niezalezna regulacje amplitudy, podstawowej harmonicznej sygnalu zmodulowanego, w zakresie od kilku do 100% oraz jej czestotliwosci w zakresie od okolo SHz do 200 Hz, przy czym zastosowanie ukladu o skokowozmienianej czestotliwosci impulsów zegarowych rozszerza uzyteczny zakres czestotliwosci od 0,13-200 Hz.Przedmiot wynalazku jest objasniony na przykladzie sposobu modulacji szerokosci impulsów sterowa¬ nia wjednej fazie falownika i przy pomocy rysunku, na którym fig. 1 przedstawia czasowy przebieg zadanego sygnalu zmodulowanego oraz w dwóch przykladach wykonania zilustrowanych na rysunku, przy czym fig. 2 przedstawia schemat blokowy ukladu modulacji szerokosci impulsów sterowania falownika trójfazowego z generatorem impulsów zegarowych o jednej czestotliwosci, a fig. 3 — schemat blokowy ukladu modulacji szerokosci impulsów, z generatorem impulsów zegarowych o dwóch czestotliwosciach.Przyklad I. Zadany zmodulowany sygnal ma postac okresowego przebiegu impulsowego, przedsta¬ wionego na fig. 1. Okres I przebiegu wynosi ls, w okresie jest osiem impulsów, przy czym pierwszy impuls rozpoczyna sie po czasie 1/36 okresu i ma szerokosc n równa 1/36 okresu, a drugi impuls rozpoczyna sie po czasie 1/9 okresu, liczac od poczatku okresu, i ma szerokosc r% równa 1/9 okresu. Dwa nastepne impulsy polozone sa symetrycznie wzgledem punktu wyznaczajacego 1/4 okresu, zas pozostale cztery impulsy sa polozone symetrycznie wzgledem punktu wyznaczajacego 1/2 okresu i sa zanegowane. Ksztalt powyzszego przebiegu, w zakresu od 0 do 1/4 okresu, koduje sie w postaci slowa binarnego, które w przykladowej realizacji sposobu zawiera 90 bitów. Pierwsze 10 bitów stanowia zera, nastepne 10 bitów — jedynki, dwadziescia nastepnych — zera, czterdziesci nastepnych —jedynki, a pozostale — zera. Ponadto koduje sie okres zadanego przebiegu w postaci slowa binarnego o 16 bitach. Nastepnie informacje o ksztalcie zadanego przebiegu impulsowego poddaje sie próbkowaniu cyklicznemu, z czestotliwoscia 360 Hz, zakodowana w slowie binarnym zawierajacym informacje o okresie zadanego przebiegu. Cykl próbkowania obejmuje 90 pojedynczych operacji próbkowania, przy czym w pierwszym cyklu próbkowane sa kolejno bity slowa binarnego,od pierwszego do daewecdziesiatego, a w drugim cyklu, oddziewiecdziesiatego dopierwszego, po czym cykle te powtarzaja sie na przemian. Wynik próbkowania kazdego bitu dwóch kolejnych cykli jest pamietany do momentu próbkowania nastepnego bitu, natomiast wynik próbkowania kazdego bitu dwóch nastepnych cykli jest negowany i w tej postaci pamietany do momentu próbkowania nastepnego bitu.Zapamietane wyniki próbkowania odtwarzaja zadany przebieg sygnalu zmodulowanego.Przykladu. Uklad wedlug wynalazku zawiera przesuwajacy rejestr 1, którego szeregowe wyjsciejest polaczone z jego szeregowym wejsciem i z przygotowujacymi wejsciami trzech przerzutników 2 typu D.Równolegle wejscie przesuwajacego rejestru 1 jest polaczone z wyjsciem czlonu 3 wpisywania informacji, którego drugie wyjscie jest polaczone z równoleglym wejsciem drugiego przesuwajacego rejestru 4. Czlon 3 wpisywania informacji jest sprzezony z cyfrowym procesorem 5. Równolegle wyjscie drugiego przesuwaja¬ cego rejestru 4 jest polaczone z wejsciem generatora 6 impulsów prostokatnych o cyfrowo nastawianej czestotliwosci. Wyjscie generatora 6 jest polaczone z zegarowymi wejsciami trzech synchronicznych, rewer-129319 3 syjnych liczników 7, wyposazonych w dekodery stanów maksymalnej pojemnosci i stanu zerowegoora m sterujacym czlonem I. Wyjscie sterujacego czlonu Ijest polaczone zjednym z wejscelektronicznejbranki % a drugie wejscie bramki 9 jest polaczone z generatorem II impulsów zegarowych. Wyjscie elektroniea*j bramki 9 jest polaczone z zegarowymi wejsciami przesuwajacego rejestru 1 i synchronicznego, dwójkowego licznika 11. Równolegle wyjscie dwójkowego licznika 11 jest polaczone z wejsciami trzech cyfrowych komparatorów 12, a dodatkowe wyjscie tego licznika U jest polaczone ze sterujacym czloneml Drugie wejscia komparatorów 12 sa polaczone z wyjsciami odpowiadajacych im rewersyjnych liczników 7. Z kazdym licznikiem 7 wspólpracuje jeden przerzutnik 13 typu RS i jeden przerzutnik 14 typu T, przy czym wejscie kasujace przerzutnika 13 typu RS jest polaczone z dekoderem stanu maksymalnej pojemnosci, a wejscie ustawiajace tego przerzutnika 13jest polaczone z dekoderem stanu zerowego reweriyjnego liczmk* 7, natomiast proste wyjscia przerzutnika 13 sa polaczone ze sterujacymi wejsciami kierunku zliczania reweriyj¬ nego licznika 7. Proste wyjscie przerzutnika 13 typu RS jest ponadto polaczone z zegarowym wejsciem przerzutnika 14 typu T. Proste wyjscia przerzutników 14 typu T i przerzutników 2 typu D sa polaczone z wejsciami formujacego czlonu 15. Przesuwajacy rejestr 1, dwójkowy licznik 11 i rewersyjne liczniki 7 maja jednakowa pojemnosc, która w przykladowym wykonaniu wynosi 90bitów. Komparatory 12sa komparato¬ rami siedmiopozycyjnymi. Czlon 3 wpisywania informacji jest sprzezony z procesorem S osmiobitowym, a pojemnosc drugiego rejestru 4 wynosi 16 bitów.Modulacja szerokosci impulsów, w torze jednej fazy powyzszego ukladu, przebiega nastepujaco. Infor¬ macja z cyfrowego procesora 5 odpowiadajaca amplitudzie podstawowej harmonicznej zadanego sygnalu wyjsciowego Si, jest wpisywana do przesuwajacego rejestru 1, a informacja odpowiadajaca czestotliwosci tej harmonicznej jest wpisywana do drugiego rejestru 4. Pierwszy rewersyjny licznik 7 jest wyzerowany, a przerzutnik! 13, 14, wspólpracujace z tym licznikiem 7, maja na wyjsciach stan odpowiadajacy jedynce logicznej. Generator 6 generuje impulsy o czestotliwosci zadanej przez drugi rejestr 4, a na jedno z wejsc elektronicznej bramki 9 sa podawane impulsy z generatora 19. Sygnal wyjsciowy generatora 6 powoduje zmiane stanu reweriyjnego licznika 7 oraz dolaczonych do niego przerzutników 13 i 14. Kazdy impuls z generatora < zwieksza stan licznika 7ojeden. Wmomencie gdystan licznika 7osiag* maksimumpojemnosci, zmienia sie stan przerzutnika 13 typu RS i licznik 7 zliczaimpulsy w druga strone. W momencie osiagniecia przez licznik 7 stanu zerowego, zmienia sie stan obu przerzutników 13, 14, w wyniku czego licznik 7 rozpoczyna ponowne zliczanie impulsów. Jednoczesnie impuls z generatora 6 inicjuje pojedyncza operacje próbkowania kolejnego bitu slowa wpisanego do przesuwajacego rejestru 1.Po czasie niezbednym do ustalenia sie wartosci reweriyjnego licznika 7, sterujacy czlon I otwiera elektroniczna bramke 9, poprzez która sa podawane zegarowe impulsy na wejscia przesuwajacegorejestru 1 i dwójkowego licznika 11. Kazdy impuls podany na zegarowe wejscie rejestru 1 powoduje cykliczneprzesunie¬ cie zapisanej w nim informacji o jeden bit. Na wejsciu rejestru 1 pojawiaja sie sygnaly odpowiadajace wartosciom kolejnych bitów zapisanego w nim slowa. Jednoczesnie zwieksza sie stan dwójkowego licznika U. W momencie zrównania sie stanów dwójkowego licznika U i reweriyjnego licznika 7, na wyjsciu komparatora 12 pojawia sie impuls, powodujacy przepisanie informacji z wyjscia przesuwajacego rejestru 1 do przerzutnika 2 typu D. Wyjsciowe stany przerzutnika 2 typu D i przerzutnika typu T sa badane w formujacym czlonie 15. W przypadku gdy stan przerzutnika 14 typu T odpowiada jedynce logicznej, stan przerzutnika 2 typu D zostaje bezposrednio przepisany na wyjscie Si formujacego czlonu 13, a w przypadku gdy stan przerzutnika 14 odpowiada zeru logicznemu — na wyjsciu formujacego czlonu 15 pojawia sie zanegowany stan przerzutnika 2 typu D. Czas pojedynczej operacji próbkowania jest równy czasowi otwarcia elektronicznej bramki 9, w czasie którego, na wejscia zegarowe rejestru 1 i licznika 11, jest podawana ilosc impulsów równa pojemnosci rejestru 1. W momencie zamkniecia bramki 9 nastepuje wyzerowanie dwójkowego licznika 11, a informacja zapisana w rejestrze 1 znajduje sie w pozycji wyjsciowej. i Dzialanie ukladu dla pozostalych faz jest identyczne, przy czym rewersyjne liczniki 7 i przerzutniki 13,14 typu RS i typu T powtarzaja stany licznika 7 i przerzutników 13, 14 pierwszej fazy z opóznieniem, odpowiednio o 120 i o 240impulsów z generatora 6. Na wyjsciach S i, S2, Sj formujacego ukladu 15otrzymuje sie trójfazowy przebieg w postaci impulsów prostokatnych o stalej amplitudzie i szerokosci zaleznej od rozkladu zer i jedynek na kolejnych pozycjach slowa wpisanego do rejestru 1. Czestotliwosc pierwszej harmonicznej wyjsciowego sygnalu ukladu jest wprost proporcjonalna do czestotliwosci próbkowania, a wartosc amplitudy tej harmonicznej zalezy od rozkladu zer i jedynek na kolejnych pozycjach slowa wpisa¬ nego do rejestru 1.Przyklad III. Uklad wedlug wynalazku jest zbudowany analogicznie jak opisno w przykladzie drugim, z ta róznica, ze generator 19 impulsów zegarowych ma dodatkowe wejscie sterujace, które jest polaczone z wyjsciem sterujacego czlonu I, natomiast wyjscia cyfrowych komparatorów 12 sa dodatkowo polaczone z formujacym cilonem 15. Dzialania tego ukladu jest analogiczne jak opisano w przykladzie drugim, z ta róznica, ze generator 19 generuje impulsy zegarowe o dwóch, skokowozmienianych czestotli-4 IM 31* wosciach. Kazdy impuls z generatora 4 inicjuje dwie, kolejno po sobie nastepujace operacje próbkowania.Pierwsza operacja próbkowania odbywa sie z pierwsza czestotliwoscia impulsów zegarowych, nastepnie generator 10 jest przelaczany przez sterujacy czlon t na generowanie impulsów zegarowych o drugiej czestotliwosci, po czym rozpoczyna sie druga operacja próbkowania. W wyniku tego, te same bity slowa wpisanego w przesuwajacy rejestr 1 sa próbkowane dwukrotnie, wobec czego przy drugiej operacji próbko¬ wania stany przerzutników 2typu D nie zmieniaja sie. Przy drugiej operacji próbkowania, impulsy wyjsciowe komparatorów 12 sa podawane do formujacego czlonu 1S. Algorytm przepisywania informacji z przerzutni¬ ków 2 typu D na wyjscia formujacego czlonu 15jest nastepujacy: stan odpowiadajacyjedynce logicznej jest przepisywany w momencie zakonczenia pierwszej operacji próbkowania, a stan odpowiadajacy zeru logi¬ cznemu — podczas drugiej operacji próbkowania, w chwili nadejscia impulsu z komparatora 12. Co dwa kolejne cykle rewersyjnego licznika 7, informacja przepisywana z wyjsc przerzutników 2 typu Djest ponadto negowana. Szerokosc impulsówuzyskiwanych na wyjsciach ukladu zmienia sie w zaleznosci od rozkladu zeri jedynek w slowie wpisanym do rejestru 1, oraz od czestotliwosci impulsów zegarowych. Dzieki temu uklad umozliwia aua&iplynna reglacje amplitudy i czestotliwosci pdstawowej harmonicznej zmodulowanego syg¬ nalu, w szerokim zakresie, przy jednoczesnym ograniczeniu do minimum zawartosci harmonicznych wyz¬ szych rzedów. Przykladowy uklad charakteryzuje sie krótkim czasem odpowiedzi na zmiane nastawy amplitudy lub czestotliwosci. Czas ten równy jest sumie 1/360 okresu i czasu zaladowania rejestrów 1 i 4.Zastrzezenia patentowe 1. Sposób modulacji szerokosci impulsów sterowania przeksztaltników statycznych, wmkmy tym, ze ksztalt fragmentu zadanego sygnalu zmodulowanego, z przedzialu cwiartki okresu, koduje sie w postaci slowa binarnego, a nastepnie bity slowa poddaje sie cyklicznemu próbkowaniu, w kolejnosci na przemian wzrastajacej i malejacej, z czestotliwoscia proporcjonalna do czestotliwosci zadanego sygnalu, przy czym wynik próbkowania kazdego bitu w dwóch kolejnych cyklach próbkowania jest pamietany do momentu próbkowania nastepnego bitu, a wynik próbkowania kazdego bitu w dwóch nastepnych cyklach próbkowa¬ nia jest pamietany w postaci zanegowanej do momentu próbkowania nastepnego bitu. 2. Uklad modulacji szerokosci impulsów sterowania przeksztaltników statycznych, a*aleany tym, ze stanowi go cyfrowy procesor (5), sprzezony z cyklicznym, przesuwajacym rejestrem (1) i z generatorem (6) o nastawnej cyfrowo czestotliwosci, którego wyjscie jest polaczone ze sterujacym czlonem (1) i z zegarowym wejsciem co najmniej jednego rewersyjnego licznika (7), wspólpracujacego z przerzutnikiem (13) kierunku zliczania impulsów, który jest polaczony zpomocniczym przerzutnikiem (14), natomiast wyjscie przesuwaja¬ cego rejestru (1) jest polaczone z co najmniej jednym pamietajacym elementem (2), zas zegarowe wejscie rejestru (1) jest polaczone z zegarowym wejsciem pomocniczego licznika (11) i z wyjsciem elektronicznej bramki (•), której jedno wejscie jest polaczone ze sterujacym czlonem (t), a drugie jest polaczone z generatorem (lt) impulsówzegarowych, przy czym sterujacycrfon (t)jest ponadto polaczony z dodatkowym wyjsciem pomocniczego licznika (11), a wyjscie rewersyjnegoo licznika (7) i pomocniczego licznika (U) sa polaczone z wejsciami cyfrowego komparatora (12), którego wyjscie jest polaczone ze strobujacym wejsciem pamietajacego elementu (2), natomiast wyjsciapomocniczegoprzerzutnika (14)i pamietajacego elementu (2) sa polaczone z wejsciami formujacego czlonu (15). 3. Uklad wedlug zastrz. 2, znamienny tym, ze generator (lt) impulsów zegarowych jest wykonany w postaci ukladu generujacego impulsy o skokowo zmienianej czestotliwosci, którego wejscie sterujace jest polaczone z wyjsciem sterujacego czlonu (I), natomiast wyjscia cyfrowych komparatorów (12) sa dodatkowo polaczone z formujacym czlonem (15).12* 319 7 13 14 7 13 U FIG2. m Tl :wt% npn h n raj.120 319 FIG.3.Pracownia Poligraficzna UP PRL. Naklad 120 egz.Cena 100 zl PL