NO176038B

NO176038B - Multi-buss mikrodatamaskinsystem med bussarbitræring

Info

Publication number: NO176038B
Application number: NO891585A
Authority: NO
Inventors: Philip Erna Milling; Patrick Maurice Bland; Mark Edward Dean
Original assignee: Ibm
Priority date: 1988-05-26
Filing date: 1989-04-18
Publication date: 1994-10-10
Also published as: EP0343770A3; JPH0218657A; CA1317682C; CN1037982A; GB2219176A; NL8901282A; EP0343770B1; AU611287B2; ATE123162T1; DE3909948A1; IT1230191B; DE3909948C2; EP0343770A2; MY111733A; GB8904919D0; NZ228785A; DK189889A; FR2632096A1; FR2632096B1; IT8920626A0

Description

Foreliggende oppfinnelse angår bussarbitræring ved en multi-bussmikrodatamaskin av den art som angitt i innledningen til krav 1.

Bakgrunnsinformasjon om 80386-mikroprosessoren, dens ka-rakteristikk og dens bruk ved mikrodatamaskinsystemer innbefattende hurtiglagerdelsystemer beskrevet i Intel korpora-sjonens publikasjon "Introduction to the 80386", april 1986 og i 80386 Hardware-referansemanualen (1986). Karakteri-stikkene og operasjonsytelsen til 82385-hurtiglagerstyreren er beskrevet i Intel Corporation *s publikasjon "82385 High Performance 32-Bit Cache Controller" (1987).

New Electronics, vol. 20 nr. 7, mars 1987, side 30-33, beskriver bruk av en 80386 prosessor og en 82385 hurtiglagerstyrer i et dobbelt bussmikrodatamaskinsystem.

Videre beskriver DK-165077 en anordning i et datasystem som omfatter flere prosessorer/delsystemer for å overvåke og gi tilgang til en buss, hvor lavere prioriterte prosessorer gis tilgang til bussen når den høyest prioriterte prosessoren ikke benytter bussen. Denne anordningen er av samme art som angitt i innledningen til krav 1.

Mikrodatamaskinsystemer som innbefatter et hurtiglagerdelsystem er arkitekturmessig svært forskjellig fra mikrodatamaskinsystemer uten hurtiglagerdelsystemer. Mikrodatamaskinsystemer med et hurtiglagerdelsystem opererer som dobbeltbussanordninger. Ved mikrodatamaskinsystemer med et hurtiglagerdelsystem er der nærmere bestemt en første buss (henvist til som CPU-lokalbussen) som innbyrdes forbinder CPU-hurtiglager og hurtiglagerstyreren. Andre anordninger er koblet til en annen buss (systembuss). Slike andre anordninger innbefatter f.eks. hovedlager, I/O-anordninger og hjelpeapparater. I tillegg til ovenfornevnte anordninger kan systembussen også være koblet til hurtiglagerstyreren. Hurtiglagerdelsystemet letter systembussen fra en større del av lageraksessen som ellers vil bli utført av systembussen uten hurtiglagerdelsystemet. Dvs. i den grad at CPU kan få informasjon fra hurtiglageret for den bestemte syklusen, krever ikke CPU'en aksess til systembussen. Andre anordninger kan følgelig i løpet av samme tidsperiode bruke systembussen for andre operasjoner. Dette er ventet å resultere i en betydelig reduksjon i systembuss-syklusene som virkelig blir anvendt av CPU'en. Hurtiglagerstyreren er vanligvis koblet til både systembussen og CPU-lokalbussen og en av funksjonene til hurtiglagerstyreren er å overvåke arbitrær-kontroll (supervisor) som ved enbuss-systemer har blitt overvåket av CPU'en.

En tilgjengelig hurtiglagerstyrer, 82385-hurtiglagerstyreren, har evnen til å operere i en mastermodus eller en slavemodus. Når 82385-hurtiglagerstyreren er drevet i mastermodusen og overvåker arbitraerkontrollen er der ikke lenger noen mekanisme for CPU'en for å kjempe om systembusskildene.

Det er følgelig et formål med foreliggende oppfinnelse å tilveiebringe en mekanisme hvor en CPU ved et multi-bussmikrodatamaskinsystem med et hurtiglagerstyreelement, som overvåker arbitraerkontrollen (overvåkning), kan aksessere systembusskilden fordelt av arbitrærmekanismen.

Den arbitrære overvåkeren reagerer på arbitræranmodnings-signaler som er koblet felles fra flere anordninger. Når arbitrærovervåkningen gjenkjenner at en eller flere anordninger har anmodet om den felles kilden, signaliserer den begynnelsen av en arbitrærperiode ved å endre tilstanden til en leder (ARB/GRANT) som er aksesserbar for alle anmodende anordninger. Når de anmodende anordninger ser tilstanden til den endrede lederen for således å signalisere begynnelsen av en arbitrærperiode, genererer anordningene signaler som korresponderer til deres prioritetsnivåer og driver flere arbitrærledere dedikert til denne funksjon med de signalene. Forbindelsen mellom antall anordninger og arbitrære ledere er anordnet slik at lederne antar den prioritetsverdien til den høyeste prioritetskretsen som driver arbitrærlederne. Hver anordning kan derfor gjenkjenne, ved sammenligning av prioritetsverdien på arbitrærlederne med sin egen prioritetsverdi, om der er noen høyere prioritetsanordning som anmoder om aksess til bussen. Ved avslutningen av en forutbestemt arbitrærperiode endrer ARB/GRANT-lederen tilstand. Dette begynner tillatelseperioden i løpet hvilken den anmodende anordningen, hvis prioritetsverdi var prioritetsverdien på arbitrærlederne, antar styring av felles kilde for å starte en buss-syklus.

Det er fremdeles en annen leder dedikert til et PREEMPT-signal som kan bli generert for å tvinge en anordning som har mottatt aksess til systemkilden for å avslutte dens aksess. En anordning som har mottatt aksess til systemkilden og bruker den kilden ved gjenkjenning av en påvist PREEMPT er således krevd til å starte en ordreavslutning av sin bruk av systemkilden. Når anordningen som således er preempted (fortømt) avsluttes sin bruk av felleskilde begynner den arbitrære overvåkeren en ny arbitrærperiode som beskrevet ovenfor.

Ved mikrodatamaskinsystem med et hurtiglagerdelsystem er CPU-periodene for aksessering av hurtiglager (og som således ikke krever aksess til systembussen) perioder med minimal varighet eller null venteperiodetilstander. Når CPU-perioder strekker seg forbi dette minimumet, signaliserer de CPU om krav for systembussen. CPU-perioder, lengre enn minimumsvarigheten, signaliserer således til CPU at det er behov for systembussen, felles kilden.

I samsvar med oppfinnelsen er CPU'en forsynt med innretning for å generere et PREEMPT-signal som vil bevirke enhver anordning, som har fått aksess til bussen igjennom arbi-træringsmekanismen, å avslutte den aksessen som allerede er beskrevet. Som senere beskrevet er CPU'ens generering av PREEMPT styrt ved detektering av en CPU-periode med varighet lengder enn nødvendig for en hurtiglageradresse.

CPU'ens bruk av systemkilden er imidlertid anordnet for å spare så mye tid som mulig. Nærmere bestemt når en anordning som har fått aksess til bussen via en arbitræring gjenkjenner en PREEMPT og initierer en ordremessig avslutning av sin bussaksess, signaliserer den avslutningen av bruken til bussen. Arbitræringsovervåkeren reagerer på denne indika-sjonen ved å generere en ny arbitræringsperiode. Dersom CPU'en var anordningen som hadde generert PREEMPT for å kreve frigjøring av bussen, ville den reagere forskjellig ved begynnelsen av arbitrærperioden enn dersom en annen anordning anmoder for bussaksess. Ved begynnelsen av arbitræringsperioden anbringer hver av de andre anordningene, som anmoder om aksess på bussen, sin prioritetsverdi på arbitrærlederne. CPU'en entrer ikke inn i denne prosessen i det hele tatt; men ved begynnelsen av arbitræringsperioden begynner CPU'en virkelig bruken av bussen.

Ved en utførelse av oppfinnelsen som har blitt konstruert er den minimale arbitræringsperioden 300 nanosekunder. En null-ventetilstandsbussperiode er imidlertid mindre enn 300 nanosekunder. Alltid når CPU'en preempt og derved får aksess til systembussen, kan den følgelig fullføre en periode fullstendig med arbitræringsprosessen.

Ifølge foreliggende oppfinnelse er det tilveiebrakt et multi-bussmikrodatamaskinsystem av den art som angitt i innledningen og hvis karakteristiske trekk fremgår av krav 1. Ytterligere trekk ved oppfinnelsen fremgår av de øvrige uselvstendige kravene.

I det påfølgende skal oppfinnelsen bli beskrevet nærmere med henvisning til tegningene, hvor:

Fig. 1 viser en total oversikt over en typisk mikrodatamaskinsystem som kan anvende foreliggende oppfinnelse . Fig. 2 viser et detaljert blokkdiagram av hovedkomponentene til en typisk mikrodatamaskinsystem som anvender foreliggende oppfinnelse. Fig. 3 viser hvorledes arbitraerovervåkeren og CPU er forbundet i samsvar med et mikrodatamaskinsystem av en-busstypen. Fig. 4 viser hvorledes arbitrærovervåkeren, CPU og hurtiglagerstyreren er forbundet sammen ifølge foreliggende oppf innelse. Fig. 5 viser anordningen forbundet med CPU for å generere et

PREEMPT-signal.

Fig. 6 viser logikken forbundet med CPU for å generere et signal CPUREQ som er anvendt for å generere et PREEMPT-signal ved hjelp av CPU. Fig. 7 viser et taktdiagram over flere arbitrær- og til-latelsesperioder, av hvilke en er gitt aksess til systembussen med en generisk anordning og en annen ved hvilke det er tilveiebrakt aksess til systembussen til CPU via et PREEMPT-signal. Fig. 8 viser forholdet mellom sentralarbitrærovervåkeren 335 og arbitrærinnretningen 336 forbundet med andre anordninger. Fig. 9 og 10 viser samlet et blokkdiagram av en arbitrærovervåker 335. Fig. 11 viser et tidsdiagram for å forklare operasjonen vist

på fig. 8.

Fig. 1 viser et typisk mikrodatamaskinsystem ved hvilke foreliggende oppfinnelse kan bli anvendt. Mikrodatamaskinsystemet 10 innbefatter et antall komponenter som er forbundet sammen. Nærmere bestemt en systemenhet 30 koblet med og driver en monitor 20 (slik som en konvensjonell video-fremvisningsinnretning). Systemet 30 er også koblet med inngangsanordninger slik som et tastatur 40 og men mus 50. En utgangsanordning, slik som printeren 60, kan også bli forbundet med systemenheten 30. Systemenheten 30 kan innbefatte en eller flere diskdrivere, slik som diskdriver 70. Som vil bli beskrevet nedenfor, reagerer systemenheten 30 på inngangsanordninger slik som tastatur 40 og musen 50, og inngangs/utgangsanordninger slik som diskdriver 70 for å tilveiebringe signaler til drivutgangsanordningene slik som monitoren 20 og skriveren 60. Naturligvis vil andre og konvensjonelle komponenter kunne bli forbundet med systemenheten 30 for samvirke med denne. I samsvar med foreliggende oppfinnelse innbefatter mikrodatamaskinsystemet 10 (som vil bli nærmere beskrevet nedenfor) et hurtiglagerdelsystem slik at der er en CPU-lokalbuss som forbinder en prosessor, en hurtiglagerstyrer og et hurtiglager som selv er koblet via en buffer med en systembuss. Systembussen er innbyrdes forbundet med og samvirker med I/O-anordningene slik som tastatur 40, musen 50, diskdriveren 70, monitoren 20 og skriveren 60. I samsvar med foreliggende oppfinnelse innbefatter også systemenheten 30 en tredje buss innbefattende en Micro Channel arkitektur (Micro Channel er et varemerke tilhørende IBM) for forbindelse mellom systembussen og andre inngangs/utgangsanordninger.

Fig. 2 viser et høynivåblokkdiagram over forskjellige komponenter til et dobbelt-bussmikrodatasystem. En CPU-lokalbuss 230 (som innbefatter data, adresse og styrekomponenter) sørger for forbindelse av en mikroprosessor 225

(slik som en 80386-prosessor), en hurtiglagerstyrer 260 (som kan innbefatte en 82385-hurtiglagerstyrer) og et direktelager 255. Også koblet til CPU-lokalbussen 230 er en buffer 240. Bufferen 240 er selv forbundet med systembussen 250, som også innbefatter adresse, data og styrekomponenter. Systembussen 250 strekker seg mellom bufferen 240 og en ytterligere buffer 253.

Systembussen 250 er også forbundet med en busstyrer og et tidselement 265 og en DMA-styrer 325. En arbitrærstyrebuss 340 kobler buss-styreren og tidselementet 265 og arbitrærovervåkeren 335. Hovedlageret er også forbundet med systembussen 250. Hovedlageret innbefatter et lagerstyreelement 351, en adressemultiplekser 352 og en databuffer 353. Disse elementene er koblet sammen med lagerelementer 36 via 364, som vist i fig. 2.

En ytterligere buffer 267 er koblet mellom systembussen 250 og en planbuss 270. Planbussen 270 innbefatter adressedata og styrekomponenter henholdsvis. Koblet langs planbussen 270 er forskjellige I/O-adapter og andre komponenter, slik som fremvisningsadapter 275 (som anvendes for å drive monitoren 20), en klokke 280, et ytterligere direktelager 285, en RS 232-adapter (anvendt for serielle I/O-operasjoner), en skriveradapter 295 (som kan bli anvendt for å drive skriveren 60), en takter 300, en diskettadapter 305 (som samvirker med diskdriveren 70), en avbrudds-styrer 310 og et leselager 315. Bufferen 253 tilveiebringer et grensesnitt mellom systembussen 250 og en valgbuss slik som Micro Channel-bussen 320 som er representert av Micro Channel-soklene. Anordninger slik som lager 331 kan være koblet til bussen 320.

Fig. 8-11 er nyttig for å beskrive arbitrærmekanismen. Med henvisning til fig. 8 skal forholdet mellom arbitrærovervåkeren 335 og en lokal arbitrærenhet 336, som representerer alle lokale arbitrærenheter, bli beskrevet. Når en anordning ønsker aksess med systembussen 250 for å overføre data, vil generelt en lokal arbitrærenhet 336 motta et anmodningssignal fra en bestemt anordning, til hvilke arbitrærenheten er i forhold til. Anmodningssignalet blir omformet til et PREEMPT-signal som blir generert av lokalarbitræren og sendt til arbitrærovervåkeren 335 og hver av de lokale arbitrærene over PREEMPT-linjene til arbitrærbussen. Det skal bemerkes at ved den spesielle utførelsesformen av oppfinnelsen at PREEMPT-linjene er ført sammen via ELLER-porter og er således irrelevant med arbitrærovervåkeren 335 som spesiell anordning genererer anmodningen. Arbitrærovervåkeren 335 genererer ARB/GRANT-signalet ved et egnet tidspunkt da bestemt av HLDA og +REFRESH-lagersignalet fra en oppfriskningsstyrer (ikke vist) som skulle være velkjent for fagmannen på området, som en reaksjon på et /PREEMPT-signal fra en eller flere av lokalarbitrærene 336. HLDA er et signal til paret HLDA og HRQ (eller HOLD) som ved en-buss-systemet ble utvekslet mellom arbitrærovervåkeren 335 og CPU'en. Ved dobbelt-buss-systemer er disse signaler mellom arbitrærovervåkeren og hurtiglagerstyreren, vist ved henvisningstallet 260 på fig. 2.

Når således en av anordningene ønsker å anmode om bruk av systembussen 250, genereres et anmodningssignal til den korresponderende lokale arbitrærinnretningen 336 som. så genererer et /PREEMPT-signal over /PREEMPT-linjen til arbitrærbussen. Ved et egnet tidspunkt når bussen blir tilgjengelig, da bestemt av HOLD og +REFRESH-signalet fra oppfriskningsstyreren, genererer arbitrærovervåkeren 335 +ARB-tilstanden til ARB/GRANT-signalet over arbitrærbussen til hver en av lokalarbitrærinnretningene 336. Som reaksjon på +ARB-tilstanden driver hver lokalarbitrærinnretning 336 som ønsker aksess med systembussen 250 sitt prioritetsnivå til respektive linjer ARB0-ARB3 på arbitrærbussen. Hver av lokalarbitrærinnretningene som ønsker aksess med systembussen 250 sammenligner sin designerte prioritetsnivå med prioritetsnivået til arbitrærbussen og går selv ut av anmodningen for bussen i tilfelle av at prioritetsnivået er lavere enn det som er blitt drevet på arbitrærbussen. Ved slutten av arbitrærperioden forblir således kun den av lokalarbitrærinnretningene som har høyest prioritetsnivå i løpet av arbitrærsyklusen fremdeles for anmodning om bussen og får således kontroll over bussen når GRANT-tilstanden er mottatt fra arbitrærovervåkeren 335 over ARB/GRANT-linjen.

Fig. 9 og 10 viser nærmere en krets for beskrivelse av arbitrærovervåkeren 335. Arbitrærovervåkeren 335 innbefatter en modifisert Johnson-ringtidskjede innbefattende tellere 31 til 34 og ELLER-porten 35, ELLER-port 36, NOG-port 37, inverter 38 og ELLER-port 39. Antas det at bussen begynner ved en hviletilstand med CPU 225 "innehavende" bussen, men ikke brukende den, vil kretsoperasjonen bli beskrevet heretter i forbindelse med tidsdiagrammet på fig. 11. Den ovenfornevnte tilstanden er ARB/GRANT aktiv lav og arbitrær-prioritetsnivået ARBO til ARB3 ville alle ha en verdi lik en. Den modifiserte Johnson-ringtidskjeden blir så holdt tilbakestilt av +HLDA-signalet via ELLER-porten 36 og NOG-porten 37. Når en anordning må aksess med bussen blir /PREEMPT-signalet aktivert. Som vist på fig. 10 resulterer /PREEMPT-signalet som blir aktivt i at utgangen til porten blir positiv, som representerer en PR0CESS0R HOLD REQUEST (+PR0C HRQ)-signal. +ARB0 til +ARB3-signalet og et +GRANT-signal blir også ført til Eller-porten på fig. 10 for å sikre at SPU 225 ikke vil interferere med bussoverføringer ved andre anordninger. +PR0C HRQ-signalet resulterer i en deaktivering +HLDA som resulterer i tilbakestillingssignalet (utgang fra ELLER-porten 36) som blir fjernet fra tellere 31 til 34. Det skal bemerkes at innganger -SO, -Sl, -CMD og-BURST må være inaktiv for at +HLDA skal fjerne tilbakestil-lingssignalene fra ovenfornevnte tellere 31 til 34, som vist på fig. 11. -SO-signalet representerer WRITE-syklusen, og

-Sl-signalet representerer READ-syklusen. -CDM-signalet er generert av den løpende bussmaster en bestemt tidsperiode etter -SO eller -Sl. I løpet av READ-syklusen instruerer-CMD slaveanordningen å anbringe READ-data på bussen og i

løpet av WRITE-sykluser blir -CMD aktivert for gyldiggjøring av WRITE-data.

Ved den neste (20 MHz) klokkepulsen, etter at +HLDA er deaktivert, blir tellerens 31 utgang satt til å bevirke utgangen til ELLER-porten 39 og bli høy (+ARB), som indikerer en arbitrærtidsperiode. ELLER-porten 39 sin utgang forblir høy inntil utgangen til teller 33 blir lav en tid etter at utgangen til teller 34 har blitt høy. Denne etablerer en 300 nanosekund tidspuls for ARB/GRANT-signalet. Utgangen for teller 34 forblir satt inntil anordningen begynner en buss-syklus ved enten aktivering av -SO eller -Sl. Utgangen blir så tilbakestilt, og tellerne 31 til 34 er klar til å begynne tidtagingen ved slutten av den løpende buss-syklusen. Dersom ingen anordning anmoder om buss-service, returnerer bussen til hviletilstanden og styringen blir returnert til prosessoren. HLDA blir reaktivert og bussen er nå tilgjengelig for prosessoroperasjoner.

Fig. 3 viser samvirke mellom en 80386 CPU, slik som mikroprosessoren 225, og arbitrærovervåkeren 335 ved et en-bussmikrodatamaskinsystem. Utgangssignalet ARB/GRANT/ fra overvåkeren er signalet som definerer om arbitrærmekanismen er i arbitrærtilstanden (i løpet av hvilke anordningene anmoder om aksess til systemkilden å anbringe deres prioritetsnivå på arbitrærlederne) eller i en tillatelsesfase (hvor anordningen som får aksess til felleskilden kan anvende den kilden for utelukkelse av andre anordninger som har anmodet om aksess). Et annet inngangssignal til arbitrærovervåkeren 335 er PREEMPT-signalet som allerede har blitt beskrevet. Inngangen til arbitrærovervåkeren 335 representert av ARB0-3 er arbitrærlederen som i løpet av arbitrærfasen drives av anordninger som anmoder om aksess for deres egne prioritetsnivåer. Inngangs/utgangsforbindelsene på venstre side av arbitrærovervåkeren 335 viser sin forbindelse med 80386-prosessoren ved et typisk en-bussmikrodatamaskinsystem. Signalene HLDA og HRQ (noen ganger henvist til som HOLD) er

"håndhilsemekanismer" hvorved arbitrærovervåkeren 335 kan anmode om aksess til systemkilden for å utelukke 80386-prosessoren (HRQ). Når 80386-prosessoren kvitterer (HLDA) så kan arbitrærovervåkeren 335 gi aksess til kilden. Ved en-bussmikrodatamaskinsystemer kan ikke CPU'en fortømme (PREEMPT) for sin egen del. Dette medfører uønsket potensial for CPTJ'en som skal se etter felleskilden av en anordning som er tillatt å løsrive seg. Fig. 4 viser et blokkdiagram over valgte innbyrdes for-bindelser ved et dobbelt-bussmikrodatamaskinsystem som anvender 80386 CPU og en 82385 hurtiglagerstyrer. Inngangs/utgangsforbindelsene på den høyre siden av arbitrærovervåkeren 335 på fig. 4 er identisk med de på fig. 3 og vil ikke bli beskrevet igjen. Det viktige punktet vist på fig. 4 er at overvåkeren til arbitrærovervåkeren 335 nå er utført av 82385-hurtiglagerstyreren siden den er det element til hvilke HRQ- og HLDA-signal ene er tilført. Ved fravær av andre anordninger kunne 80386 CPU bli forhindret i bruk av felleskilden. Foreliggende oppfinnelse tilveiebringer den andre mekanismen og gjør slik at det i en stor grad uten å forstyrre andre anordningers aksess til felleskilden. Fig. 5 og 6 viser sammen hvorledes signalet CPREEMPT, og dets forutgående CPUREQ, genereres.

Med henvisning til fig. 6 kan logikken der bli betraktet som del av hurtiglagerstyreren 260. Logikken er anordnet for å generere signalet CPUREQ som kan bli betraktet som et styresignal ført til styredelen til bufferen 240. Styre-signalet CPUREQ er utviklet fra inngangssignalene vist til venstre innbefattende /BUSYCYC 386, READYI, CLK, RESET og /(/M/10 & A31). Det siste signalet er den dekoderte adressen til koprosessoren. Signalene BUSYCYC 386, READYI og /(/M/10 & A31) er aktive lave signaler slik at f.eks. når flip-flop'en 601 blir satt (ved hjelp av et høyt inngangssignal ved sin D-inngang), blir dens utgang høy og CPUREQ-signalet blir lavt (aktiv). I tillegg til flip-flop'en 601 innbefatter logikken på fig. 6 en ELLER-port 601, tre OG-porter 603-605 og invertere 606-608.

Inngangene til 0G-porten 603 detekterer en 80386-prosessor-periode som strekker seg forbi null-ventetilstanden og som ikke er ved samme tidspunkt en periode bestemt for koprosessoren. Så snart tilstanden er detektert blir flip-flop'en 601 satt, og kan kun bli tilbakestilt ved et klokke-tidspunkt CLK2 når tilstanden er avsluttet. Portene 604 og 605 er anordnet for å tilbakestille flip-flop'en 601 når CLK blir høy og READYI (aktiv) lav. Denne tilstand forekommer når en CPU-bussperiode er fullført.

En CPU-lokalbussperiode som strekker seg forbi null-ventetilstanden (og som er også ikke en koprosessordedikert periode) er en periode som krever aksess til systembussen. CPUREQ blir følgelig under disse omstendighetene aktiv, dvs. blir lav. Effekten av dette signalet er vist på fig. 5.

Fig. 5 viser logikk som er forbundet med systembussen 250. Som vist på fig. 5 har styreelementet til bufferen 240 et utgangssignal CPUREQ (som er drevet av samme signal vist på fig. 6). CPUREQ-signalet er et inngangs signal til en port 501 hvis utgangssignal /CPREEMPT er i virkeligheten et PREEMPT-signal generert av 80386-prosessoren. Som vist på fig. 5 blir signalet /CPREEMPT koblet til PREEMPT-lederen som er en av inngangene til arbitrærovervåkeren 335 (jf. fig. 3 eller 4). Signalet /CPREEMPT genereres av logikken vist på fig. 5 innbefattende portene 501-503. Et andre inngangssignal til porten 501 er utgangssignalet til porten 503, en av hvis inngahgssignaler er ARB/GRANT-signalet (identisk med utgangssignalet til arbitrærovervåkeren 335). Det andre inngangssignalet er ENCPUPREEMPT. Sistnevnte er et utgangssignal til 80386-prosessoren. Når inaktiv vil dette signalet sperre /CPREEMPT-signalet fra å bli aktivt. Når signalet ENCPUPREEMPT er inaktiv kan ikke 80386-prosessoren utføre

PREEMPT. ENCPUPREEMPT-signalet kan "bli styrt ved å bruke en innstillbar bryter eller en software-bryter avhengig av kravet til andre systemanordninger og/eller software. Under normale forhold vil ENCPUPREEMPT bli aktiv, som således klargjør 80386-prosessoren for PREEMPT. Når ARB/GRANT/ indikerer arbitrærprosessen er i en tillatelsefase (og ENCPUPREEMPT er aktiv) så vil utgangen til porten 503 bli aktiv. En aktiv utgang til porten 503 lagt sammen med en aktiv CPUREQ vil muliggjøre frembringelse av en aktiv /CPREEMPT. Porten 503 vil forhindre generering av et aktivt /CPREEMPT-signal i løpet av arbitrærfasen, og tillater kun et aktivt /CPREEMPT-signal i løpet av tillatelsesfasen til arbitrærprosessen. Porten 502 blir anvendt for å overvåke tilstanden til arbitrærlederne og vil forhindre generering av et aktivt /CPREEMPT-signal dersom alle lederne er (aktiv) høye, som indikerer at andre anordninger ikke er i arbitrærfasen for bussen, dvs. CPU'en har felleskilden.

Ved hjelp av logikken vist på fig. 5 og 6, for perioden på CPU-lokalbussen som ikke er dedikert til koprosessoren og som strekker seg forbi en minimumsvarighet (null-ventetilstanden), kan følge CPU'en utføre PREEMPT, og vil utføre PREEMPT dersom arbitrærmekanismen er i sin tillatelsesfase. Effekten av denne PREEMPT-utførelsen vil nå bli beskrevet i forbindelse med fig. 7A-7E.

Fig. 7A-7E viser:

1) bruk av systembussen ved hjelp av en løsrivningsanordning (a-d) (burst-anordning), 2) PREEMPTING av den anordningen ved hjelp av en typisk anordning ved bruk av PREEMPT-signalet (b-h), 3) utspørring av bussen ved hjelp av CPU via bruk av /CPREEMPT-signalet (k-o), og 4) samtidig med bruk av bussen ved hjelp av CPU, arbitraering for bruk av bussen av en annen anordning (m).

For illustrasjonens skyld antas det at en burst-modus-anordning har fått styring av bussen som vist (a) på fig. 7D. Når en annen anordning langs systembussen bekrefter PREEMPT (b), fullfører burst-anordningen som er i styring sin overføring som vist (c) på fig. 7C. Ved fullføring av den løpende overføringen fjerner burst-anordningen som gir avkall på styringen av systembussen sitt burst-signal fra burst-linjen som vist ved (d) på fig. 7D. Denne burst-anordningen vil ikke delta i den neste arbitrærperioden. Arbitrærovervåkeren 335 anbringer så ARB/GRANT/ til ARB-tilstanden (e) på fig. 7A. Den samme overgangen representerer begynnelsen av en annen arbitrærperiode og arbitræringen for systembussen begynner ved (f) på fig. 7B. Etter at ARB/GRANT-signalet blir lavt, blir styring av systembussen gitt til den nye anordningen som vist ved (g) på fig. 7A. Den nye anordningen som har fått styring av systembussen fjerner så PREEMPT-signalet som reaksjon på GRANT-signalet som vist ved (h) på fig. 7E.

En gang senere, ved eksempelet på fig. 7A-7E og basert på tilstander reflektert på CPU-lokalbussen 230, vil CPU. bekrefte /CPREEMPT-signalet som er reflektert i PREEMPT (k) på fig. 7E. Som allerede nevnt vil dette resultere i en ny arbitrærperiode som begynner som vist (1) på fig. 7A. Arbitrærperioden, som vist på fig. 7A, strekker seg fra (1-o). I løpet av arbitrærperioden anvender CPU systembussen og ved begynnelsen av den perioden debekrefter CPU sitt PREEMPT-signal (n) på fig. 7E. I løpet av CPU'ens bruk av systembussen kan andre anordninger anmode om aksess til systembussen arbitrær for den kildebegynnelsen ved (m) på fig. 7B. Ved slutten av CPU-perioden, når den har fullført bruk av systembussen (o), har en ny arbitrærperiode blitt fullført slik at umiddelbart deretter kan en ytterligere anordning (om noen anmoder om aksess til systembussen) anvende den kilden i den varigheten som begynner ved (o) på fig. 7A.

/CPREEMPT-signalet er kun aktiv når en CPU-bussperiode strekker seg forbi en forutbestemt varighet (forbi null-ventetilstanden, f.eks.). I løpet av arbitrærfasen (ARB-/GRANT/høy), er CPU-hurtiglagerstyreenheten 260 frigjort fra holdestanden av overvåkeren 335 som frafaller HRQ og er tillatt å kjøre en eller flere perioder.

Fullføringen av en CPU-periode, tillatt å bruke systembussen ved bruk av PREEMPT-mekanismen, er detektert av READYI aktiv med CLK høy. Ved hjelp av logikken på fig. 6, og under disse tilstander, blir flip-flop'en 601 tilbakestilt og CPUREQ blir inaktiv.

De logiske ligningene som har blitt henvist til ovenfor er vist nedenfor. I denne sammenheng er følgende symboler antydet med betydningen:

Ved de foregående logiske ligningene er følgende signaler beskrevet eller henvist til i de siterte Intelpublikasjonene:

ADS

BADS

BRDYEN

BREADY

(BW/R) henvist til som BW/R idet parentesene er anvendt for

å indikere at hele uttrykket er et signal.

CLK

READY0

RESET

WBS

(W/R) henvist vanligvis til som W/R idet parentesene er anvendt for å indikere at hele uttrykket er et signal.

ADS, når aktiv indikerer en gyldig adresse på CPU-lokalbussen 230. BADS, når aktiv indikerer en gyldig adresse på systembussen 250. BRDYEN er et utgangssignal til 82385-hurtiglagerstyreren som er forutgående for READY-signalene. BREADY er et klarsignal fra systembussen 250 til CPU-lokalbussen 230. BW/R definerer en systembuss 250 skrive eller lese. CLK er et prosessorklokkesignal som er i fase med prosessoren 225. READY0 er et annet utgangssignal til 82385-hurtiglagerstyreren i linjen til klarsignalene. RESET er tilbake-stilling. WBS indikerer tilstanden til skrivebufferen.

(W/R) er det konvensjonelle skrive eller lesesignalet for CPU-lokalbussen 230.

Ligningene (l)-(ll) definerer:

BREADY385

BT2

BUFWREND

BUSCYC385

BUSCYC386

CPUNA

LEAB

MISSI

PIPECYC385

PIPECYC386

CPUREADY

uttrykt i definerte signaler, idet signalene beskriver eller henviser til de siterte Intelpublikasjonene og NCA, NACACHE, READY0387 og RDY387PAL.

BREADY385 er et signal som BREADY som er en utførelsesform modifisert for å tilpasse et 64K-hurtiglager. I tilfelle av et 32K-hurtiglager (som anbefalt av fremstilleren) kan BREADY bli anvendt i stedet for BREADY385.

BT2 viser tilstanden til systembussen 250. Tilstanden BT2 er en tilstand definert i de siterte Intelpublikasjonene.

BUFWREND utgjør slutten av en buffret skriveperiode.

BUSCYC385 viser også tilstanden til systembussen 250. Den er høy for busstilstandene BTI, BT1, BT1P og lav for busstilstandene BT2, BT2P og BT2I (igjen er disse busstilstandene henvist til i de siterte Intelpublikasjonene).

BUSCYC386 er høy i løpet av CPU-lokalbussens 230 tilstander TI, Tl, T1P, T2I og lav i løpet av T2. Den er også lav for T2P med mindre T2I forekommer først.

CPUNA er et signal til 80386-prosessoren som tillater parallellført operasjon.

LEAB er holdekretsklargjøring (inn i buffer 240) for posterte skrivinger.

MISSI er aktiv som definerer den første perioden i en dobbeltperiode for å håndtere 64 bitlesninger til hurtiglagerbare anordninger.

PIPECYC385 er aktiv i løpet av BT1P (som er en busstilstand henvist til i de siterte Intelpublikasjonene).

PIPECYC386 er lav i løpet av tilstanden T1P til CPU-lokalbussen 230.

CPUREADY er klarinngangen til 80386-prosessoren.

NCA er et signal dannet ved dekodering av adressekomponenten på CPU-lokalbussen 230 for å reflektere, når aktiv, en ikke-lagerbar aksess. Hurtiglagerbarheten er bestemt av en merkekomponent (A31 til A17) og programmerbar informasjon som definerer hva hvilke merker (om noen) henviser til hurtiglagerbare som motsatt til ikke-hurtiglagerbare adresser.

NACACHE er et signal lignende BNA-signalet. BNA er et systemgenerert signal som anmoder om neste adresse fra CPU-lokalbussen 230, og er henvist til i de siterte Intel-publikasj onene . NACACHE atskiller seg fra BNA kun med hensyn . til det faktum at BNA er dannet for 32K-hurtiglager mens NACACHE er dannet for et 64K-hurtiglager. Så lengde som hurtiglageret er 32K, som nevnt i Intelpublikasjonene, kunne NACACHE-signalet henvist til her bli erstatte av BNA-signalet.

READY0387 er klarutgangssignalet til 80387-matte-koprosessoren.

RDY387PAL er et utgang til ekstern logikk anvendt i tilfelle av at en 80387-matte-koprosessor ikke er installert for å forhindre at fraværet av matte-koprosessoren virker for-styrrende inn på systemoperasjonene.

Det skal bemerkes at ved bruk av foreliggende oppfinnelse ved et dobbelt-bussmikrodatamaskinsystem som anvender en 80386-prosessor og en 82385-hurtiglagerstyrer, er prosessoren betinget tillatt å PREEMPTE for bruk av systembussen under bestemte forhold. Nærmere bestemt for lokalbussperioder som strekker seg over en forutbestemt varighet kan prosessoren hevde /CPREEMPT betinget at der er andre brukere som anmoder om aksess til kilden og PREEMPT-valget har blitt klargjort (ENC-PUPREEMPT). Når PREEMPT'en blir effektiv (som signali-sert til prosessoren av arbitrærovervåkeren) forekommer imidlertid de to tilfellene samtidig. Det første tilfellet er at prosessoren aksesserer systembussen. Denne aksessen vil ikke forstyrre andre potensielle bussbrukere siden andre anmodende brukere er i arbitrærfasen i løpet av prosessorens aksessperiode. Samtidig med aksessen til systembussen av prosessoren kan således andre brukere arbitrære for aksess til tilgangsfasen som følger prosessorens bruk av bussen. Ved bruk av oppfinnelsen er prosessoren således klargjort til bruk av systembussen selv om andre anordninger anmoder samtidig om aksess for bussen. Ved overlapping av prosessorens bruk av bussen med arbi trærf asen (entret inn av andre anordninger), blir bussanvendelsen og effektiviteten øket.

Claims

1. Multi-bussmikrodatamaskinsystem innbefattende en prosessor (225) og et hurtiglagerdelsystem (260) forbundet sammen ved hjelp av en CPU-lokalbuss (230), et direktelager (255), en systembuss (250) og flere andre funksjonsenheter (275, 280, 285, 290, 295, 300, 305, 310, 315) forbundet sammen ved hjelp av systembussen (250), og innretninger (240) som kobler CPU-lokalbussen (230) og systembussen (250), karakterisert ved at systembussen (250) innbefatter flere ledere dedikert til arbitraeraksess til systembussen (250 ) ved hjelp av minst noen av de andre funksjonsenhetene, idet en av lederne fører et PREEMPT-signal til enhver funksjonsenhet med aksess til systembussen for å begrense varigheten av aksessen som reaksjon på mottakelse av PREEMPT-signalet, og at en PREEMPT-signalkilde (501, 502, 503) med innganger som reagerer på en CPU-lokalbussyklus som strekker seg forbi en minimumsvarighet for å bekrefte et PREEMPT-signal på systembussen (250).

2 . Multi-bussmikrodatamaskinsystem ifølge krav 1, karakterisert ved en arbi traerovervåker (335) innbefattende en kilde for arbitrærtillatelsesignal (ARB/GRANT), innretning som reagerer på PREEMPT-signalet for å preparere for en arbitraerfase, innretning for å starte en arbitraerf ase som reaksjon på et signal som representerer avslutningen av en løpende bussbrukers bruk av bussen, og innretning (HRQ) for å signalisere en ny arbitraerfase til prosessoren.

3. Multi-bussmikrodatamaskinsystem ifølge krav 2, karakterisert ved at prosessoren reagerer på signalisering (HRQ) fra arbitrærovervåkeren (335) som representerer en ny arbitraerf ase mens PREEMPT-signalet er påstått å umiddelbart aksessere systembussen (250).

4. Multi-bussmikrodatamaskinsystem ifølge et av de foregående krav, karakterisert ved at PREEMPT-signalkilden (501, 502, 503) reagerer ytterligere på et programmerbart signal (ENCPUPREEMPT) for å tillate frembringelse av PREEMPT-signalet i en tilstand av det programmerbare signalet og for å sperre frembringelse av PREEMPT-signalet når det programmerbare signalet er i en ytterligere tilstand.

5. Multi-bussmikrodatamaskinsystem ifølge et av de foregående krav, karakterisert ved en valgbuss (320) koblet med systembussen (250) og innretningen for kobling til CPU-lokalbussen (230), hvorved anordningen koblet med valgbussen kan arbitrære fra aksess til systembussen og reagerer på PREEMPT-signal fra PREEMPT-signalkilden for å avslutte en bussaksess som reaksjon på mottagelse av PREEMPT-signalet .

6. Multi-bussmikrodatamaskinsystem ifølge krav 1, karakterisert ved at flere ledere innbefatter en arbitrærtillatelseleder som bærer et arbitrærtillatelsesignal for å etablere en arbitrærfase for arbitræring av aksess blant flere anordninger når signalet er i en tilstand og en tillatelsefase for bruk av systembussen av den anordningen som får arbitrærfasen, og at CPU innbefatter en innretning for å aksessere systembussen i arbitrærfasen umiddelbart fulgt av PREEMPT-signalet.