NL8503515A - Halfgeleiderinrichting. - Google Patents
Halfgeleiderinrichting. Download PDFInfo
- Publication number
- NL8503515A NL8503515A NL8503515A NL8503515A NL8503515A NL 8503515 A NL8503515 A NL 8503515A NL 8503515 A NL8503515 A NL 8503515A NL 8503515 A NL8503515 A NL 8503515A NL 8503515 A NL8503515 A NL 8503515A
- Authority
- NL
- Netherlands
- Prior art keywords
- layer
- hemt
- gaas
- type
- gate electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 8
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 3
- 229910017401 Au—Ge Inorganic materials 0.000 description 16
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 125000005842 heteroatom Chemical group 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000001393 microlithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 polycide or silicide Chemical compound 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors with potential-jump barrier or surface barrier
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/432—Heterojunction gate for field effect devices
Description
; * x -1- » 4
Halfgeleiderinrichting
De onderhavige uitvinding betreft een halfgeleider-inrichting die het meest geschikt is voor een heterojunctie veldeffecttransistor.
Op conventionele wijze is een HEMT (Hoge Electron 5 Mobiliteit Transistor) die in fig.1 getoond is, bekend als een heterojunctie veldeffecttransistor. in de HEMT van fig.1 zijn achtereenvolgens een niet-gedoteerde GaAs-laag 2 een n-type AlxGai_xAs (x = 0,3)-laag 3 en een n-type GaAs-laag 4 epitaxiaal op een halfisolerend GaAs-substraat 1 gevormd. Een 10 poortelectrode 5 van Ti/Pt/Au een bronelectrode van Au-Ge en een afvoerelectrode 7 van Au-Ge zijn op de n-type GaAs-type laag 4 gevormd. Een brongebied 8 en een afvoergebied 9 zijn in delen van de n-type GaAs-laag 4 gevormd/ de n-type AlxGai_xAs-laag 3 en de GaAs-laag 2 onder de bronelectrode 6 15 en de afvoerelectrode 7. Het brongebied 8 en het afvoergebied 9 bestaan uit legeringslagen van de halfgeleiders en het Au-Ge van de electrode 6 en 7.
Bij de in fig. 1 getoonde HEMT wordt een afvoerstroom op een zodanige wijze gestuurd, dat een concentratie van een 20 twee-diraensionale electronengaslaag 12 die in een deel 2a van de GaAs-laag 2 in de nabijheid van een heterojunctie 10 tussen de GaAs-laag 2 en de n-type AlxGai_xAs-laag 3 is geïnitieerd, door een aan de poortelectrode 5 toegevoerde spanning wordt gestuurd.
25 Wanneer een IC door de in fig.1 getoonde, conven tionele HEMT wordt samengesteld, is een HEMT waarbij een drempelspanning Vth = 0 voorkomt, gewenst. De HEMT waarbij Vth = 0/kan worden geproduceerd door het op vooraf bepaalde waarde houden van de donorconcentratie en de dikte van de n-30 type AlxGai_xAs-laag 3. In de praktijk is het echter moeilijk deze waarde accuraat te beheersen. Daardoor is het uiterst moeilijk een HEMT, waarbij Vth = 0,te produceren.
Een DH (Dubbel-Hetero)-MISFET, die in fig.2 getoond is, is bekend als een heterojunctie veldeffecttransistor die 35 verschillend is van de in fig.1 getoonde HEMT. In de DH- MISFET zijn achtereenvolgens een niet-gedoteerde AlxGaj_xAs- 85335J5 ---—__ % i.
-2- laag 13 en een n+-type GaAs-laag 14 achtereenvolgens epi-taxiaal op een niet-gedoteerde GaAs-laag 2 die is aangebracht op een-halfisolerend GaA-substraat 1, gegroeid. Een poort-electrode 5 van een n-type GaAs-film, een Au-Ge-bronelectrode 5 6 en een Au-Ge-poortelectrode 7 zijn op de n+-type GaAs-laag 14 gevormd. Een n+-type brongebied 8 en een n+-type afvoergebied 9 zijn in de n+-type GaAs-laag 14, de AlxGai_xAs-laag 13 en de GaAs-laag 2 begraven. Het brongebied 8 en het afvoergebied 9 zijn door het ion-implanteren van n-type onzuiverheden 10 (bijvoorbeeld silicium) onder gebruikmaking van de poortelec-trode 5 als een masker, voordat de bronelectrode 6 en de afvoer electrode 7 zijn gevormd, gevormd.
Bij de in fig.2 getoonde DH-MISFET wordt een hetero junctie 10a tussen de niet-gedoteerde GaAs-laag 2 en de 15 niet-gedoteerde AlxGai_xAs-laag 13 gevormd en wordt een hetero junctie 10b tussen de n+-type GaAs-laag 14 en de niet-gedoteerde AlxGai_xAs-laag 13 gevormd. Een twee-dimensionale electronengaslaag 12 wordt in een deel 2a van de GaAs-laag 2 in de nabijheid van de heterojunctie 10a gevormd.
20 Bij de DH-MISFET van fig.2 geldt,indien grenshoogte bij de heterojuncties 10a en 10b gegeven zijn als Εχ en E2· vth = Ef - È2
Daardoor kan, indien Εχ = E2, een FET, waarbij Vth = 0 geproduceerd worden. In de praktijk echter is het moeilijk een 25 ohmisch .contact tussen de poortelectrode 5 en de n+-type GaAs-laag 14 te verkrijgen. Bovendien is het element-struc-tuurontwerp en het vervaardigingsproces dat poortlek voorkomt, uiterst moeilijk.
Het is een doel van de onderhavige uitvinding een 30 halfgeleiderinrichting te verschaffen, die vrij is van bovengenoemde nadelen volgens de stand van de techniek.
Een halfgeleiderinrichting volgens de onderhavige uitvinding, omvat: een GaAs-substraat7 een op het GaAs-substraat gevormde GaAs-35 laag met een lage onzuiverheidsconcentratie; een op de GaAs-laag gevormde AlGaAs-laag met een lage onzuiverheidsconcentratie; een op de AlGaAs-laag gevorm-de poortelectrode van 8503513 * s -3- siliciuin of een samenstelling van silicium en een metaal; en een bronelectrode en een afvoerelectrode, die op de AlGaAs-laag zijn gevormd.
Bij de bovengenoemde structuur kan een hoge elec-5 tronmobiliteits-transistor, waarbij een drempelspanning Vth in hoofdzaak 0 is, worden verkregen.
Verdere voordelen, kenmerken en details zullen duidelijk worden aan de hand van een tekening waarin tonen: fig.1 een doorsnede-aanzicht dat een conventionele 10 HEMT toont; fig.2 een doorsnede-aanzicht dat een conventionele DH MISFET toont; fig.3A tot 3E zijn doorsnede-aanzichten die achtereenvolgens een vervaardigingsproces van een HEMT volgens een 15 eerste uitvoeringsvorm van de onderhavige uitvinding toont; en fig.4A tot 4D zijn doorsnede-aanzichten die achtereenvolgens een vervaardigingswerkwijze voor een HEMT volgens een tweede uitvoeringsvorm van de onderhavige uitvinding 20 toont.
Een halfgeleiderinrichting volgens de uitvoeringsvorm van de onderhavige uitvinding die wordt toegepast bij een HEMT, zullen worden beschreven met verwijzing naar de bijgevoegde tekeningen. In de fig.3A tot 3E en fig.4A tot 4D 25 geven dezelfde verwijzingsnummers dezelfde delen aan als die in fig.1 en 2 en een gedetailleerde beschrijving daarvan zal worden weggelaten, indien dit noodzakelijk is.
De eerste uitvoeringsvorm van de onderhavige uitvinding zal hierna worden beschreven.
30 Allereerst zal een werkwijze voor het vervaardigen van een HEMT volgens een eerste uitvoeringsvorm worden beschreven. Zoals getoond is in fig.3A worden een niet-gedo-teerde GaAs-laag 2 met een dikte van 0,5 tot Ιμια en een niet-gedoteerde AlxGax_xAs (x = Q,3)-laag 13 met een dikte 35 van enkele honderden Angströms achtereenvolgens epitaxiaal op een halfisolerend GaAs-substraat 1 door een MBE- of een MOCVD-methode gevormd.
QRfi"S 1 λ y v v *
J V
-4-
Men laat dan silicium op de AlxGai_xAs (x = 0,3)-laag 13 door een CVD-methode groeien. Zodoende wordt, zoals getoond is in fig.3B een polykristallijne siliciumfilm 15 gevormd .
5 Zoals getoond is in fig.3B wordt vervolgens een fotolak 16 van een vooraf bepaald patroon op de polykristalli jne siliciumfilm 15 gevormd. De polykristallijne siliciumfilm 15 wordt dan selectief geëtst onder gebruikmaking van de fotolak 16 als een masker, waardoor een poortelectrode 5 van 10 de vooraf bepaalde vorm zoals in fig.3C getoond is, wordt gevormd .
Vervolgens wordt, zoals getoond is in fig.3D, Au-Ge op het gehele oppervlak van de resulterende structuur neergeslagen, waardoor zodoende een Au-Ge-bronelectrode 6 en een 15 Au-Ge-afvoerelectrode 7 worden gevormd. Daarna wordt een Au-Ge-film 17 op de fotolak 16 verwijderd samen met de fotolak 16, door een ophefmethode (lift-off).
De structuur wordt vervolgens onderworpen aan een verwarmings-(legerings)-proces bij een vooraf bepaalde tempe-20 ratuur, opdat het de bronelectrode 6 en de afvoerelectrode 7 vormende Au-Ge wordt gelegerd met de AlxGai_xAs-laag 13 en de GaAs-laag 2. Zodoende worden, zoals getoond is fig.3E, een brongebied 8 en een afvoergebied 9 van deze legeringslaag gevormd, waardoor de HEMT gecompleteerd wordt.
25 Bij de in fig.3E getoonde HEMT volgens een eerste uitvoeringsvorm kan niet slechts een HEMT die een zeer hoge electronenmobiliteit gelijk aan die van een conventionele HEMT, die bij hoge snelheden kan worden bediend, worden verschaft, maar eveneens kan een HEMT waarbij Vth = 0 worden 30 verschaft vanwege de volgende redenen. De electronenaffini-teitwaarden van silicium en GaAs liggen dicht bij elkaar (4,05 eV resp. 4,07 eV). Volgens de inrichting van de eerste uitvoeringsvorm wordt er, daar de met-gedoteerde AlxGai_xAs-laag 13 die een grotere bandafstand en een kleine-35 re electronenaffiniteit dan die van de polykristallijne silicium poortelectrode 5 en een niet-gedoteerde GaAs-laag 2 heeft, daartussen is aangebracht, een HEMT waarbij Vth ~ 0 verkregen.
8503515 -5-
S
Daar de poortelectrode 5 gevormd is uit polykris-tallijn silicium kan een reeds gevestigde siliciummicrolitho-grafie- of bedradingstechniek worden gebruikt en kan een IC gemakkelijk worden gevormd door de HEMT volgens de eerste 5 uitvoeringsvorm. Voorts is er, daar de Au-Ge-bronelectrode 6 en de Au-Ge-afvoerelectrode 7 geen ohmisch contact maken met het silicium van de poortelectrode 5, geen gevaar van poort-lek vanwege toeneming in poortdoorslagspanning.
Een tweede uitvoeringsvorm van de onderhavige uit-10 vinding zal nu worden beschreven.
Allereerst wordt een werkwijze voor het vervaardigen van een HEMT volgens de tweede uitvoeringsvorm beschreven .
Een niet-gedoteerde GaAs-laag 2, een niet-gedoteer-15 de AlxGai_xAs-laag 13 en een polykristallijne siliciumfilm 15 worden op een halfisolerend GaAs-substraat 1 gevormd, op dezelfde wijze als beschreven bij de eerste uitvoeringsvorm, zoals getoond is in fig.3B. Daarna worden een Al-film 19 op de polykristallijne siliciumfilm 15 door bijvoorbeeld een 20 sputter-methode gevormd, zoals getoond is in fig.4A.
Vervolgens wordt een fotolak 16 van een vooraf bepaald patroon op de Al-film 19 gevormd. De Al-film 19 wordt selectief geëtst onder gebruikmaking van de fotolak 16 als masker, waardoor een Al-film 19a van voorafbepaalde vorm 25 wordt gevormd, zoals getoond is in fig.4B. Daarna wordt de polykristallijne siliciumfilm 15 zijdelings geëtst door iso-tropische etsing onder gebruikmaking van de Al-film 19a als masker. Zodoende wordt, zoals getoond is in fig.4C een poortelectrode 5 van polykristallijn silicium met een breedte die 30 kleiner is dan die van de Al-film 19a, gevormd.
Dezelfde Au-Ge-neerslag als bij de eerste uitvoeringsvorm wordt uitgevoerd onder gebruikmaking van de fotolak 16 als een masker. Het Au-Ge-film fotolak 16 ophef-proces wordt dan gecompleteerd zodat dan een Au-Ge-bronelectrode 6 35 en een Au-Ge-afvoerelectrode 7 in een zichzelf oplijnende wijze ten opzichte van de poortelectrode 5 worden gevormd. Vervolgens worden een brongebied 8 en een afvoergebied 9 gevormd op dezelfde wijze als bij de eerste uitvoeringsvorm, 8303515 -6- f waardoor de HEMT gecompleteerd wordt.
Bij de HEMT van fig.4D, die volgens de tweede uitvoeringsvorm van de onderhavige uitvinding vervaardigd is, kan extra ten opzichte van de voordelen die bij de eerste 5 uitvoeringsvorm verkregen waren, kan, daar de bronelectrode 6 en de afvoerelectrode 7 van de poortelectrode 5 over een afstand w (overeenstemmend aan het overhangende deel van de Al-film 19a) zijn afgescheiden, het probleem van een afneming in poortdoorslagspanning vrijwel geheel worden opgelost.
10 De uitvoeringsvormen van de onderhavige uitvinding zijn boven beschreven. De onderhavige uitvinding is echter niet beperkt tot de twee bovengenoemde speciale uitvoeringsvormen en verscheidene veranderingen en modificaties kunnen gemaakt worden binnen de geest en strekking van de uitvin-15 ding. Bijvoorbeeld kunnen n-type of p-type onzuiverheden in de polykristallijne siliciumfilm 15 gedurende het groeiproces daarvan, indien noodzakelijk, worden gedoteerd. Zodoende kan de poortelectrode 5 een resulterende n-type of p-type polykristalli jne siliciumfilm omvatten. In dit geval kan, wanneer 20 de poortelectrode 5 een n-type polykristallijne silicumfilm omvat, een normaliter aangeschakelde HEMT worden verkregen (normally 0N_type). Voorts kan, wanneer de poortelectrode 5 een p-type polykristallijne siliciumfilm omvat, een normaliter uitgeschakelde HEMT worden verkregen (normally OFF-25 type). Bovendien kan de poortelectrode 5 een samenstelling (intermetallische samenstelling) van silicium en een metaal, zoals polycide of silicide in plaats van de polykristallijne siliciumfilm 15 indien noodzakelijk, omvatten.
Bij de bovengenoemde twee uitvoeringsvormen is de 30 samenstellingsverhouding x van de AlxGai_xAs-laag 13 0,3, maar de onderhavige uitvinding is hiertoe niet beperkt en een waarde groter dan 0,3 kan worden gebruikt, indien noodzakelijk. Voorts kunnen de AlxGaj__xAs-laag 13, de GaAs-laag 2 en dergelijke onzuiverheden met kleine concentraties, indien 35 noodzakelijk, bevatten. Andere soorten halfgeleiderlagen (bijvoorbeeld AlGaln, AlInP of dergelijke) kunnen worden gebruikt in plaats van AlxGai_xAs-laag 13.
*- v / ·>» «.Ί s·* „ \J j D I 0
Claims (4)
1. Een halfgeleiderinrichting gekenmerkt door: een GaAs-substraat (1); een op het GaAs-substraat (1) gevormde GaAs-laag (2) met een lage onzuiverheidsconcentratie; een op de GaAs-laag (2) gevormde AlGaAs-laag (13) met een lage 5 onzuiverheidsconcentratie; een op de AlGaAs-laag (13) gevormde poortelectrode (5) van silicium of een samenstelling van silicium en een metaal; en een bronelectrode (6) en een af-voerelectrode (7), die op de AlGaAs-laag (13) zijn gevormd.
2. Een halfgeleiderinrichting volgens conclusie 1/ 10 met het kenmerk dat de poortelectrode (5) polykristallijn silicium omvat.
3. Een halfgeleiderinrichting volgens conclusie 1 of 2, met het kenmerk dat de AlGaAs-laag (13) een niet-gedo-teerde AIq,3Gag,7As-laag is. 15
4. Een halfgeleiderinrichting volgens één van de conclusies 1 tot 3, met het kenmerk dat de GaAs-laag (2) een niet gedoteerde GaAs-laag is. w j 3 s Ó
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27035084 | 1984-12-21 | ||
JP59270350A JPS61147578A (ja) | 1984-12-21 | 1984-12-21 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
NL8503515A true NL8503515A (nl) | 1986-07-16 |
Family
ID=17485034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NL8503515A NL8503515A (nl) | 1984-12-21 | 1985-12-19 | Halfgeleiderinrichting. |
Country Status (7)
Country | Link |
---|---|
JP (1) | JPS61147578A (nl) |
KR (1) | KR940010557B1 (nl) |
CA (1) | CA1238122A (nl) |
DE (1) | DE3545434C2 (nl) |
FR (1) | FR2582152B1 (nl) |
GB (1) | GB2168847B (nl) |
NL (1) | NL8503515A (nl) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2600821B1 (fr) * | 1986-06-30 | 1988-12-30 | Thomson Csf | Dispositif semi-conducteur a heterojonction et double canal, son application a un transistor a effet de champ, et son application a un dispositif de transductance negative |
DE59010851D1 (de) * | 1989-04-27 | 1998-11-12 | Max Planck Gesellschaft | Halbleiterstruktur mit einer 2D-Ladungsträgerschicht und Herstellungsverfahren |
US5385865A (en) * | 1990-04-26 | 1995-01-31 | Max-Planck-Gesellschaft Zur Forderung Der Wissenschaften | Method of generating active semiconductor structures by means of starting structures which have a 2D charge carrier layer parallel to the surface |
US9035526B2 (en) | 2008-09-23 | 2015-05-19 | Aerovironment, Inc. | Compressed motor winding |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58212182A (ja) * | 1982-06-03 | 1983-12-09 | Fujitsu Ltd | 半導体装置 |
EP0206274B1 (en) * | 1985-06-21 | 1991-10-23 | Honeywell Inc. | High transconductance complementary ic structure |
-
1984
- 1984-12-21 JP JP59270350A patent/JPS61147578A/ja active Pending
-
1985
- 1985-12-13 KR KR1019850009394A patent/KR940010557B1/ko not_active IP Right Cessation
- 1985-12-16 CA CA000497744A patent/CA1238122A/en not_active Expired
- 1985-12-19 NL NL8503515A patent/NL8503515A/nl unknown
- 1985-12-20 GB GB08531441A patent/GB2168847B/en not_active Expired
- 1985-12-20 DE DE3545434A patent/DE3545434C2/de not_active Expired - Fee Related
- 1985-12-20 FR FR858518969A patent/FR2582152B1/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR2582152B1 (fr) | 1989-12-08 |
KR860005452A (ko) | 1986-07-23 |
JPS61147578A (ja) | 1986-07-05 |
DE3545434A1 (de) | 1986-07-03 |
GB2168847A (en) | 1986-06-25 |
GB8531441D0 (en) | 1986-02-05 |
DE3545434C2 (de) | 1995-07-20 |
FR2582152A1 (fr) | 1986-11-21 |
GB2168847B (en) | 1988-05-25 |
CA1238122A (en) | 1988-06-14 |
KR940010557B1 (ko) | 1994-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5614739A (en) | HIGFET and method | |
US4961194A (en) | Compound semiconductor device having nonalloyed ohmic contacts | |
US6627473B1 (en) | Compound semiconductor device with delta doped layer under etching stopper layer for decreasing resistance between active layer and ohmic electrode and process of fabrication thereof | |
GB2285175A (en) | High electron mobility transistor | |
JP3376078B2 (ja) | 高電子移動度トランジスタ | |
KR900005560B1 (ko) | 반도체장치 및 그 제조방법 | |
JPS634955B2 (nl) | ||
US5143856A (en) | Method of manufacturing MES FET | |
US5514891A (en) | N-type HIGFET and method | |
US6258639B1 (en) | Sintered gate schottky barrier fet passivated by a degradation-stop layer | |
NL8503515A (nl) | Halfgeleiderinrichting. | |
EP0317345B1 (en) | Field-effect transistor | |
EP0744773B1 (en) | Method of manufacturing semiconductor device having a plasma-processed layer | |
KR100548047B1 (ko) | 전계효과트랜지스터 | |
JP3141935B2 (ja) | ヘテロ接合電界効果トランジスタ | |
US7208777B1 (en) | Field-effect semiconductor device | |
US6410946B1 (en) | Semiconductor device with source and drain electrodes in ohmic contact with a semiconductor layer | |
JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
KR0160594B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
JP3064559B2 (ja) | 高電子移動度トランジスタの製造方法 | |
Havasy et al. | A highly manufacturable 0.2/spl mu/m AlGaAs/InGaAs PHEMT fabricated using the single-layer integrated-metal FET (SLIMFET) process | |
JPH04343440A (ja) | 半導体装置 | |
JPH0810701B2 (ja) | 接合型電界効果トランジスタの製造方法 | |
JP3141931B2 (ja) | 電界効果トランジスタ | |
JPH07106525A (ja) | 電界効果トランジスタおよび化合物半導体集積回路 |