JPS58212182A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58212182A JPS58212182A JP9576682A JP9576682A JPS58212182A JP S58212182 A JPS58212182 A JP S58212182A JP 9576682 A JP9576682 A JP 9576682A JP 9576682 A JP9576682 A JP 9576682A JP S58212182 A JPS58212182 A JP S58212182A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- semiconductor layer
- gate electrode
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 10
- 150000001875 compounds Chemical class 0.000 claims description 29
- 239000003870 refractory metal Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 11
- 229910052751 metal Inorganic materials 0.000 abstract description 8
- 239000002184 metal Substances 0.000 abstract description 8
- 238000002844 melting Methods 0.000 abstract description 7
- 230000008018 melting Effects 0.000 abstract description 7
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 abstract description 6
- 150000002500 ions Chemical class 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- -1 aluminum (Al) Chemical class 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/432—Heterojunction gate for field effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は半導体装置に係り、特に化合物半導体を用いた
ショットキゲート電界効果トランジスタの構造に関する
。
ショットキゲート電界効果トランジスタの構造に関する
。
Ｔｂ） 従来技術と問題点
化合物半導体を用いたショットキゲート電界効果トラン
ジスタ（ＭＥＳ ＦＥＴ）のゲート電極として、アル
ミニウム（Ａｌン、金（Ａａン、チタン（Ｔｉ）等の金
属を用いると、いずれも６００（’Ｃ）程度の加熱処理
でゲート電極の電気的特性１例えば障壁高さや逆方向耐
圧等が劣化し、トランジスタとしての動作は不能となる
。
ジスタ（ＭＥＳ ＦＥＴ）のゲート電極として、アル
ミニウム（Ａｌン、金（Ａａン、チタン（Ｔｉ）等の金
属を用いると、いずれも６００（’Ｃ）程度の加熱処理
でゲート電極の電気的特性１例えば障壁高さや逆方向耐
圧等が劣化し、トランジスタとしての動作は不能となる
。
そこで上記欠点を解消するためＴｉＷをゲート電極材料
として用いることが試みられた。しかしながらこれも、
例えば８５０（’Ｃ）の加熱処理には耐えられず、障壁
が失われ不安定になる。
として用いることが試みられた。しかしながらこれも、
例えば８５０（’Ｃ）の加熱処理には耐えられず、障壁
が失われ不安定になる。
そこで本発明の発明者らは、上記欠点を解消するため先
に、ゲート電極材料としてＴｉＷとＳｔとの合金のよう
な高融点金属のシリサイドを用いたＭＥＳ ＦＥＴＣ
第１図第１コ参照〕した。
に、ゲート電極材料としてＴｉＷとＳｔとの合金のよう
な高融点金属のシリサイドを用いたＭＥＳ ＦＥＴＣ
第１図第１コ参照〕した。
第１図はその一実施例を示す要部断面図で、１はＧａＡ
ｓ半絶縁性基板、２はｎ型層、３及び４はｎｌＪ型層で
それぞれソース領域及びドレイン領域、５はＴｉＷのシ
リサイドよりなるショットキゲート電極、６及び７はそ
れぞれＡｕＧｅ／ Ａｕ系合金よりなるソース電極及び
ドレイン電極である。
ｓ半絶縁性基板、２はｎ型層、３及び４はｎｌＪ型層で
それぞれソース領域及びドレイン領域、５はＴｉＷのシ
リサイドよりなるショットキゲート電極、６及び７はそ
れぞれＡｕＧｅ／ Ａｕ系合金よりなるソース電極及び
ドレイン電極である。
上記ＭＥＳ ＦＥＴにおいては、ショットキゲート電
極５の材料として高融点金属のシリサイドを使用したこ
とにより、８５０（”ｃ）以上の温度で加熱処理を施す
ことが可能となる。従ってショットキゲート電極５を形
成したのち、これをマスクとしてイオン注入法により例
えばシリコン（Ｓｔ）を注入し、しかるのち注入したＳ
ｉイオンを活性化するための加熱処理を施すことが出来
る。つまりＭＥＳ ＦＥＴをかかる構成とすることに
より、ソース領域３及びドレイン領域４とショットキゲ
ート電極５との相互位置関係を自己整合法で決定出来る
という長所を有する。
極５の材料として高融点金属のシリサイドを使用したこ
とにより、８５０（”ｃ）以上の温度で加熱処理を施す
ことが可能となる。従ってショットキゲート電極５を形
成したのち、これをマスクとしてイオン注入法により例
えばシリコン（Ｓｔ）を注入し、しかるのち注入したＳ
ｉイオンを活性化するための加熱処理を施すことが出来
る。つまりＭＥＳ ＦＥＴをかかる構成とすることに
より、ソース領域３及びドレイン領域４とショットキゲ
ート電極５との相互位置関係を自己整合法で決定出来る
という長所を有する。
しかし上記加熱処理工程において、注入されたＳｉはゲ
ート電極５とｎ型ＧａＡｓ層３との界面で横方向への異
常拡散が生じる。そのため闇値電圧の制：−１ 御性が悪くなり、またゲート耐圧が低下する。
ート電極５とｎ型ＧａＡｓ層３との界面で横方向への異
常拡散が生じる。そのため闇値電圧の制：−１ 御性が悪くなり、またゲート耐圧が低下する。
（Ｃ１発明の目的
本発明の目的は、ソース及びドレイン領域の位置をゲー
ト電極に自己整合させることが出来、しかも注入された
不純物の横方向への拡散を抑制することが可能な、化合
物半導体よりなるショットキゲート電界効果トランジス
タの改良された構造を提供することにある。
ト電極に自己整合させることが出来、しかも注入された
不純物の横方向への拡散を抑制することが可能な、化合
物半導体よりなるショットキゲート電界効果トランジス
タの改良された構造を提供することにある。
（ｄ＋ 発明の構成
本発明の特徴は、所定の禁制帯幅を有する第１の化合物
半導体層と、該第１の化合物半導体層表面に該第１の化
合物半導体層と同一導電型を有し互いに離隔して形成さ
れた高濃度領域と、前記第１の化合物半導体層上に形成
された前記第１の化合物半導体層の禁制帯幅より大なる
禁制帯幅を有する第２の化合物半導体層と、前記高濃度
領域に挾まれた領域直上部の前記第２の化合物半導体層
表面に前記第２の化合物半導体層とショットキ接触をな
す高融点金属のシリサイドよりなるゲート電極と、前記
第２の化、合物半導体層を貫通して前：熟 配置濃度領域とそれぞれオーミック接触をなすソース及
びドレイン電極とを具備することにある。
半導体層と、該第１の化合物半導体層表面に該第１の化
合物半導体層と同一導電型を有し互いに離隔して形成さ
れた高濃度領域と、前記第１の化合物半導体層上に形成
された前記第１の化合物半導体層の禁制帯幅より大なる
禁制帯幅を有する第２の化合物半導体層と、前記高濃度
領域に挾まれた領域直上部の前記第２の化合物半導体層
表面に前記第２の化合物半導体層とショットキ接触をな
す高融点金属のシリサイドよりなるゲート電極と、前記
第２の化、合物半導体層を貫通して前：熟 配置濃度領域とそれぞれオーミック接触をなすソース及
びドレイン電極とを具備することにある。
ｔｅ＋ 発明の実施例
以下本発明の一実施例を図面により説明する。
第２図ｔａＪ〜（５）は本発明の一実施例を製造工程の
順に示す要部断面図で、以下この図を参照しつつ説明す
る。
順に示す要部断面図で、以下この図を参照しつつ説明す
る。
同図（ａｌにおいて、１１は高抵抗のＧａＡｓ基板で、
本実施例では半絶縁性のＧａＡｓ基板、１２は上記半絶
縁性のＧａＡｓ基板と略脩子整合せるｎ−型＾ｌＧａＡ
ｓ層で不純物濃度は約１０ （ｃｍづ〕、厚さ凡そ８
０００ （人〕とした。このｎ−型＾ｌＧａＡｓ層１２
はその下層の半絶縁性ＧａＡｓ基板１１より大なる禁制
帯幅を有することが必要で、従って両者はへテロ接合を
形成する。
本実施例では半絶縁性のＧａＡｓ基板、１２は上記半絶
縁性のＧａＡｓ基板と略脩子整合せるｎ−型＾ｌＧａＡ
ｓ層で不純物濃度は約１０ （ｃｍづ〕、厚さ凡そ８
０００ （人〕とした。このｎ−型＾ｌＧａＡｓ層１２
はその下層の半絶縁性ＧａＡｓ基板１１より大なる禁制
帯幅を有することが必要で、従って両者はへテロ接合を
形成する。
次いで上記ｎ−型ＡｌＧａＡｓ層１２上の所定の位置に
高融点金属例えばＴｉＷのシリサイド（以下これをＴｉ
Ｗ ／ Ｓ ｉと略記する）よりなるゲート電極１３を
形成する〔同図（ｂ）〕。
高融点金属例えばＴｉＷのシリサイド（以下これをＴｉ
Ｗ ／ Ｓ ｉと略記する）よりなるゲート電極１３を
形成する〔同図（ｂ）〕。
このゲート電極１３をマスクとしてイオン注入法により
、例えば加速電圧１７５ （ｋ ｅν〕、ドーズ量１’
、 ７ Ｘ １０”（ｃｍ＝ ）をもってシリコン（Ｓ
ｉ）を上記ｎ−型ＡｌＧａＡｓ層１２を貫通してその下
層の半絶縁性ＧａＡｓ基板１１に注入し〔同図（Ｃ１）
、次いで７５０〜８００〔テ〕の温度をもって加熱処理
を施して注入したＳｉイオンを活性化し、ｎ・型領域１
４及び１５を形成する〔同図（ｄ）〕。
、例えば加速電圧１７５ （ｋ ｅν〕、ドーズ量１’
、 ７ Ｘ １０”（ｃｍ＝ ）をもってシリコン（Ｓ
ｉ）を上記ｎ−型ＡｌＧａＡｓ層１２を貫通してその下
層の半絶縁性ＧａＡｓ基板１１に注入し〔同図（Ｃ１）
、次いで７５０〜８００〔テ〕の温度をもって加熱処理
を施して注入したＳｉイオンを活性化し、ｎ・型領域１
４及び１５を形成する〔同図（ｄ）〕。
このようにして形成された２つのｎ◆型領領域それぞれ
ソース領域及びドレイン領域となるが、この両者は既に
明らかなようにゲート電極１３と自己整合法により形成
されるので、王者の相互位置関係はきわめて正確である
。しかも半絶縁性ＧａＡｓ基板１１とｎ−型ＡｌＧａＡ
ｓ層１２とはへテロ接合を形成し、略格子整合している
ため、注入されたＳｉイオンは横方向への異常拡散を生
じることがない。またＳｉはＡｌＧａＡｓ中では活性化
し難いので、上記活性化工程を施した後もｎ−型＾ｌＧ
ａＡｓ層１２は高抵抗のまま保持され、完成体において
は素子表面の保護膜として作用する。
ソース領域及びドレイン領域となるが、この両者は既に
明らかなようにゲート電極１３と自己整合法により形成
されるので、王者の相互位置関係はきわめて正確である
。しかも半絶縁性ＧａＡｓ基板１１とｎ−型ＡｌＧａＡ
ｓ層１２とはへテロ接合を形成し、略格子整合している
ため、注入されたＳｉイオンは横方向への異常拡散を生
じることがない。またＳｉはＡｌＧａＡｓ中では活性化
し難いので、上記活性化工程を施した後もｎ−型＾ｌＧ
ａＡｓ層１２は高抵抗のまま保持され、完成体において
は素子表面の保護膜として作用する。
次いで上記ｎ−型ＡｌＧａＡｓ層１２を貫通し２つのｎ
◆型領領域１４１５．つまりソース領域１４及びドレイ
ン領域Ｉ５にそれぞれオーミック接触するソース電極１
６及びドレイン電極１７を形成し〔同図（５））、本実
施例によるＭＥＳ ＦＥＴが完成する。かがるソース
電極１６．ドレイン電極１７の形成は、例えばｎ−型Ａ
ｌＧａＡｓ層１２を選択的にエツチングしてソース領域
１４゜ドレイン領域の一部を露出した後、電極材料を被
着し、これを選択エツチングすることにより形成される
。
◆型領領域１４１５．つまりソース領域１４及びドレイ
ン領域Ｉ５にそれぞれオーミック接触するソース電極１
６及びドレイン電極１７を形成し〔同図（５））、本実
施例によるＭＥＳ ＦＥＴが完成する。かがるソース
電極１６．ドレイン電極１７の形成は、例えばｎ−型Ａ
ｌＧａＡｓ層１２を選択的にエツチングしてソース領域
１４゜ドレイン領域の一部を露出した後、電極材料を被
着し、これを選択エツチングすることにより形成される
。
本実施例によれば、半絶縁性ＧａＡｓ基板１１表面にｎ
−型ＡｌＧａＡｓ層１２を設けたことにより、ソース及
びドレイン領域１４．１５の横方向の拡散が抑制され、
その結果闇値電圧の制御が容易で、ゲート耐圧が向上す
る。またｎ−型ＡｌＧａＡｓ１ｉｉ １２は素子表面の
保護膜として働くので素子の信頬度も向上する。しがも
ソース及びドレイン領域１４．１５の位置をゲート電極
１３に対して自己整合法で位置決め出来ることは従来の
半導体装置と同様である。
−型ＡｌＧａＡｓ層１２を設けたことにより、ソース及
びドレイン領域１４．１５の横方向の拡散が抑制され、
その結果闇値電圧の制御が容易で、ゲート耐圧が向上す
る。またｎ−型ＡｌＧａＡｓ１ｉｉ １２は素子表面の
保護膜として働くので素子の信頬度も向上する。しがも
ソース及びドレイン領域１４．１５の位置をゲート電極
１３に対して自己整合法で位置決め出来ることは従来の
半導体装置と同様である。
なお本発明は上記一実施例に限定されるものではなく、
更に種々変形して実施し得る。
更に種々変形して実施し得る。
即ち、本発明を実施するための第：１及び第２のｌ。
化合物半導体層材料の組合せとして□、上記一実施例で
説明したＧａＡｓ層と＾１ＧａＡｓ層との組合せ以外に
、ＩｎＧａＡｓ層とＩｎＡｌＡｓ層、或いはＩｎＧａＡ
ｓ１ｉｉｔとＩｎＰ層との組合せを用いることも出来る
。
説明したＧａＡｓ層と＾１ＧａＡｓ層との組合せ以外に
、ＩｎＧａＡｓ層とＩｎＡｌＡｓ層、或いはＩｎＧａＡ
ｓ１ｉｉｔとＩｎＰ層との組合せを用いることも出来る
。
また本発明を用いて作成し得る半導体装置は、ショット
キゲート電界効果トランジスタのみならず、ＨＥＭＴ
（高電子移動度トランジスタ）をも作成し得る。
キゲート電界効果トランジスタのみならず、ＨＥＭＴ
（高電子移動度トランジスタ）をも作成し得る。
更に、ゲート電極１３を形成するために使用し得る材料
も前述のＴｉＷ／Ｓｔに限らず、例えばモリブデンシリ
サイドやタンタルシリサイド等、通常用いられる高融点
金属のシリサイドであって良い。
も前述のＴｉＷ／Ｓｔに限らず、例えばモリブデンシリ
サイドやタンタルシリサイド等、通常用いられる高融点
金属のシリサイドであって良い。
（ｆｌ 発明の詳細
な説明した如く本発明により、闇値電圧の制御性がよく
、十分なゲート耐圧を有し、自己整合法で製作可能な化
合物半導体よりなる半導体装置が提供される。
、十分なゲート耐圧を有し、自己整合法で製作可能な化
合物半導体よりなる半導体装置が提供される。
第１図は従来の化合物半導体よりなる半導体装置を説明
するための要部断面−、第２図は本発明の一実施例をそ
の製造工程と共に示す要部断面図である。 図において、１１は第１の化合物半導体層、１２は第２
の化合物半導体層、１３は高融点金属のシリサイドから
なるゲート電極、１４及び１５は第１の化合物半導体層
１１表面に該第１の化合物半導体［１１と同一導電型を
有し互いに離隔して形成された高濃度領域、１６及び１
７はそれぞれ高濃度領域１４．１５に対するオーミック
接触電極を示す。 第１図 第２図
するための要部断面−、第２図は本発明の一実施例をそ
の製造工程と共に示す要部断面図である。 図において、１１は第１の化合物半導体層、１２は第２
の化合物半導体層、１３は高融点金属のシリサイドから
なるゲート電極、１４及び１５は第１の化合物半導体層
１１表面に該第１の化合物半導体［１１と同一導電型を
有し互いに離隔して形成された高濃度領域、１６及び１
７はそれぞれ高濃度領域１４．１５に対するオーミック
接触電極を示す。 第１図 第２図
Claims (1)
- 所定の禁制帯幅を有する第１の化合物半導体層と、該第
１の化合物半導体層表面に該第１の化合物半導体層と同
一導電型を有し互いに離隔して形成された高濃度領域と
、前記第１の化合物半導体層上に形成された前記第１の
化合物半導体層の禁制帯幅より大なる禁制帯幅を有する
第２の化合物半導体層と、前記高濃度領域に挾まれた領
域直上部の前記第２の化合物半導体層表面に前記第２の
化合物半導体層とショットキ接触をなす高融点金属のシ
リサイドよりなるゲート電極と、前記第２の化合物半導
体層を貫通して前記高濃度領域とそれぞれオーミック接
触をなすソース及びドレイン電極とを具備することを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9576682A JPS58212182A (ja) | 1982-06-03 | 1982-06-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9576682A JPS58212182A (ja) | 1982-06-03 | 1982-06-03 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58212182A true JPS58212182A (ja) | 1983-12-09 |
Family
ID=14146603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9576682A Pending JPS58212182A (ja) | 1982-06-03 | 1982-06-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58212182A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2582152A1 (fr) * | 1984-12-21 | 1986-11-21 | Sony Corp | Dispositif a semiconducteur de type transistor a effet de champ |
-
1982
- 1982-06-03 JP JP9576682A patent/JPS58212182A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2582152A1 (fr) * | 1984-12-21 | 1986-11-21 | Sony Corp | Dispositif a semiconducteur de type transistor a effet de champ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3229012B2 (ja) | 半導体装置の製造方法 | |
| JPH02205362A (ja) | ＧａＡｓ集積回路およびその製造方法 | |
| JPH04127480A (ja) | 高耐圧低抵抗半導体装置及びその製造方法 | |
| EP0244840B1 (en) | Method of manufacturing mes fet | |
| US5770489A (en) | Method of making a compound semiconductor field-effect transistor | |
| JPH0324782B2 (ja) | ||
| US4771324A (en) | Heterojunction field effect device having an implanted region within a device channel | |
| EP0228624A2 (en) | Field effect transistor | |
| JPS6356710B2 (ja) | ||
| EP0130774B1 (en) | Process for fabricating bipolar transistor | |
| JPS58212182A (ja) | 半導体装置 | |
| KR940010557B1 (ko) | 반도체장치 | |
| JPS594083A (ja) | 半導体装置の製造方法 | |
| JPS6318348B2 (ja) | ||
| JPH0249012B2 (ja) | Handotaisochinoseizohoho | |
| JPH0810701B2 (ja) | 接合型電界効果トランジスタの製造方法 | |
| EP0684633A2 (en) | Method for manufacturing a semiconductor device | |
| JP2991297B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH03108325A (ja) | オーム性電極の製造方法 | |
| JPS63115384A (ja) | 半導体装置の製造方法 | |
| JPS6143443A (ja) | 半導体装置の製造方法 | |
| JPS61102069A (ja) | 電界効果トランジスタ | |
| JPS5840347B2 (ja) | シヨトキ−障壁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS61222176A (ja) | シヨツトキゲ−ト電界効果トランジスタ及びその製造方法 | |
| JPS61274370A (ja) | 接合形電界効果トランジスタ |