NL8503250A

NL8503250A - Bewakingsschakeling voor een niet-gecodeerde binaire bitstroom.

Info

Publication number: NL8503250A
Application number: NL8503250A
Authority: NL
Original assignee: Philips Nv
Priority date: 1985-11-26
Filing date: 1985-11-26
Publication date: 1987-06-16
Also published as: EP0227145B1; JPH0710063B2; US4860293A; EP0227145A1; JPS62136940A; DE3677355D1

Description

Λ — ^^SaT - ' ê PHN.11.567 ^ N.V. Philips' Gloeilampenfabrieken "Bewakingsschakeling voor een niet-gecodeerde binaire bits troon"

De uitvinding heeft betrekking op een bewakingsschakeling voor een niet-gecodeerde binaire bits troon bij het doorlopen van \ een van een ingang en uitgang voorzien elastisch geheugen, waarbij \de bitsnelheid van de aan de ingang van het elastische geheugen g aangeboden bitstrocm verschilt met de bitsnelheid van de aan de uitgang van het elastisch geheugen optredende bits trocm, waarbij het elastisch geheugen n geheugenplaatsen omvat, waarbij middels een inleesregister telkens n bits van de binaire bitstroom serieel worden ingelezen en waarbij middels een uitleesregister deze n bits 10 weer serieel worden uitgelezen, waarbij cm niet uit het elastisch geheugen te Iepen, één van de registers namelijk, dat met de hoogste snelheid van tijd tot tijd gedurende één of meer bitperieden wordt stilgezet.

In PCM multiplex transmissiesystemen maakt een elastisch 15 geheugen deel uit van de blokconverters, welke zowel aan de zendzijde alsmede aan de entvangzijde van het transmissiesysteem aanwezig zijn.

Aan de zendzijde wordt het elastisch geheugen voorafgegaan door de serieschakeling van een egalisator, een regenerator en een code-omvormer, welke een binair uitgangssignaal af geeft. Dit binaire 20 uitgangssignaal wordt toegevoerd aan de ingang van het elastisch geheugen. Het binaire uitgangssignaal van het elastisch geheugen wordt toegevoerd aan de multiplexer van het transmissiesysteem.

Aan de ontvangzijde wordt aan de ingang van het elastisch geheugen het van de demultiplexer komend binaire signaal toegevoerd. Het 2g uitgangssignaal van het elastisch geheugen wordt toegevoerd aan een code-cmvormsr. Het hierboven staande is bijvoorbeeld beschreven in Philips Teleccnmunicatiais Review, vol. 38, nr. 1, januari 1980, blz. 11-22.

In het boven aangegeven multiplexsysteem worden de te 30 multiplexen binaire bits tronen, die geringe onderlinge frequentieverschillen vertonen, eerst op een gemeenschappelijke hogere snelheid gébracht. Dit gebeurt door elk van deze binaire bitstremen met zijn eigen klokfrequentie in een elastisch geheugen in te lezen en met de PHN.11.567 2 t __ i ~ gemeenschappelijke hogere klokfrequentie weer uit te lezen. Om te voorkomen, dat het elastisch geheugen leegloopt, wordt deze uitleesklok af en toe stilgezet. Het zal duidelijk zijn, dat er een variërende tijdrelatie aanwezig is tussen de ingaande en de uitgaande binaire 5 bitstrocm van het elastisch geheugen. Dit laatste heeft tengevolge dat het bewaken van de binaire bitstroom bij het doorlopen van het elastisch geheugen, niet door het zonder meer vergelijken van het binaire ingangssignaal met het binaire uitgangssignaal van het elastisch geheugen mogelijk is. Bovendien wordt de binaire bitstrocm bij het 10 doorlopen van het elastisch geheugen niet gecodeerd, zodat geen gebruik gemaakt kan worden van de redundantie, welke door codering van een bitstroom wordt aangebracht, waarbij op overtredingen van de coderegels kan worden bewaakt.

De uitvinding beoogt een inrichting voor het bewaken van 15 een niet-gecodeerde binaire bitstrocm aan te geven, bij het doorlopen van een elastisch geheugen. De uitvinding heeft als kenmerk, dat de ingang en de uitgang van het elastisch geheugen elk verbonden zijn met een data-ingang van een komparator, waarbij een klokuitgang van het inleesregister, welke een geheugenplaats van het geheugen bestuurt 20 tevens verbonden is met een eerste stuur ingang van de komparator voor het met een bepaalde herhalingstijd openen van een inleestijd-venster van n bits plus het aantal bitpericden, dat het inleesregister is stilgezet, waarbij een klokuitgang van het uitleesregister, welke met de genoemde klokuitgang van het inleesregister correspondeert, 25 verbanden is met een tweede stuur ingang van de komparator voor het met de bepaalde herhalingstijd openen van een uitleestijdvenster van n bits plus het aantal bitperioden, dat het uitleesregister is stilgezet, waarbij in de komparator het uitleestijdvenster vergeleken wordt met het inleestijdvenster.

30 De uitvinding zal beschreven worden aan de hand van de tekening.

Figuur 1 geeft een inrichting volgens de uitvinding veer.

Figuur 2 geeft tijdvolgordediagrairmen weer ter verklaring van de werking van de inrichting volgens figuur 1.

35 Figuur 3 geeft een mogelijk uitvoeringsvoorbeeld weer van een deel van de inrichting volgens figuur 1.

Figuur 4 geeft de opbouw weer van de EX-OR poort 62 uit het «> + PHN.11.567 3 uitvoeringsvocrbeeld volgens figuur 3.

m het uitvoeringsvoorbeeld volgens figuur 1 anvat het elastisch geheugen een geheugen 1 net 10 geheugenplaatsen, een inlees-teller 2 en een uitlees teller 3. Aan de ingang 5 wordt de data-input toegevoerd en aan de uitgang 19 wordt de data-cutput af genoten. Het 5 inleeskloksignaal, net bijvoorbeeld een frequentie van 139264 kHz, wordt toegevoerd aan de klokingang 4 van de inleesteller 2. Het uitleeskloksignaal, net bijvoorbeeld een frequentie van 141248 kHz, wordt toegevoerd aan de klokingang 6 van de uitleesteller 3. De klok- uitgangen 20 tot en net 29 van de inleesteller 2 zijn elk met een klokingang van één der geheugenplaatsen uit het geheugen 1 verbonden.

De data-uitgangen van de geheugenplaatsen uit het geheugen 1 zijn elk verbonden net een data-ingang van één der uitleespoorten 7 tot en net 16. De klokuitgangen 30 tot en net 39 van de uitleesteller 3 zijn elk met een klokingang van één der uitleespoorten 7 tot en met 15 16 verbonden. De data-uitgangen van de uitleespoorten 7 tot en met 16 zijn gezamenlijk verbonden net de data-uitgang 19 van het elastisch geheugen. De data-ingangen van de geheugenplaatsen uit het geheugen 1 zijn gezamenlijk verbonden met de data-ingang 5. De data-ingang 5 is tevens verbonden met een eerste signaal ingang 40 van een vergelijkings-schakeling 17, waarvan een tweede signaal ingang 41 verbonden is met de data-uitgang 19. De klokuitgang 20 van de inleesteller 2 is verbonden met een eerste stuuringang 42 van de vergelijkingsschakeling 17, waarvan een tweede stuuringang 43 verbonden is met de klokuitgang 31 25 van de uitleesteller 3. De klokuitgang 29 van de inleesteller 2 is verbonden met een derde stuuringang 44 van de vergelijkingsschakeling 17.

De werking van de inrichting volgens figuur 1 zal beschreven worden aan de hand van de tijdvolgordediagrairmen van figuur 2. In figuur 2a is de aan de ingang 5 aangeboden ingaande binaire bits trocm ^ weergegeven en in figuur 2f is de aan de uitgang 19 uitgaande binaire bits troon weergegeven. Aan de ingang 4 van de inleesteller 2 warden de inleesklökpulsen aangeboden. De pulsherhalingsfrequentie hiervan is bijvoorbeeld 139264 kHz. Aan elk der klokuitgangen 20 tot en met 29 treedt een kloksignaal op, dat een vorm vertoont zoals is aangegeven „ in figuur 2b, waarbij gaande van de klokuitgang 20 naar de klokuit-gang 29 dit signaal telkens over een tijd gelijk aan de tijdsduur van één databit verschoven is. Met behulp van de aan de klokuitgangen 20 tot en met 29 aanwezige kloksignalen worden telkens pakketjes van 1 4 : PHN.11.567 4 10 databits in de geheugenplaatsen van het geheugen 1 ingelezen, zie bijvoorbeeld de tijdsintervallen tot en met in figuur 2b met de daarbij behorende 10 databits volgens figuur 2a. Met behulp van het aan de klokuitgang 20 aanwezige kloksignaal wordt, bijvoorbeeld, 5 het eerste databit, een logische 1, uit het tijdsinterval in de bijbehorende geheugenplaats uit het geheugen 1 ingelezen. Vervolgens wordt met behulp van het aan de klokuitgang 21 aanwezige kloksignaal het tweede databit, een logische 1, uit het tijdsinterval in de bijbehorende geheugenplaats uit het geheugen 1 ingelezen, enzovoorts.

1Q Met het aan de klokuitgang 29 aanwezige kloksignaal, tenslotte, wordt het tiende databit, een logische 0, in de bijbehorende geheugenplaats uit het geheugen 1 ingelezen.

Aan de ingang 6 van de uitleesteller worden de uitlees-klokpulsen aangeboden. De pulsherhalingsfrequentie hiervan is bijvoor-15 beeld 141.248 kHz. Aan elk der klokuitgangen 30 tot en met 39 treedt een kloksignaal op, dat een vorm vertoont, zoals in figuur 2c is aangegeven, waarbij gaande van de klokuitgang 30 naar de klokuitgang 39 dit signaal telkens over een tijd gelijk aan de tijdsduur van één databit verschoven is. Aangezien de uitleessnelheid van het geheugen 1 20 groter is dan de inleessnelheid van het geheugen 1 zal, cm te voorkomen dat het geheugen 1 leegloopt, de uitleesklok aan de klokingang 6 van de uitleesteller 3 af en toe gedurende een of meer databits stilgezet worden. Dit is in figuur 2 aangegeven in het tijdsinterval T, waar de uitleesklok gedurende Δ T = de tijdsduur van drie databits is stil-2g gezet. Met hehulp van de aan de klokuitgangen 30 tot en met 39 aanwezige kloksignalen worden de tien geheugenplaatsen van het geheugen 1 uitgelezen. Met behulp van het aan de klokuitgang 30 aanwezige kloksignaal wordt via de uitleespoort 16 de in de ermee verbonden geheugenplaats uit het geheugen 1 opgeslagen logische 1 uitgelezen. Vervolgens wordt net behulp van het aan de klokuitgang 31

OU

aanwezige kloksignaal via de uitleespoort 15 de in de ermee verbonden geheugenplaats uit het geheugen 1 opgeslagen logische 1 uitgelezen, enzovoorts. Met het aan de klokuitgang 39 aanwezige kloksignaal, tenslotte, wordt via de uitleespoort 7, de in de ermee verbonden 35 geheugenplaats uit het geheugen 1 opgeslagen logische 0 uitgelezen.

In het tijdsinterval dus wordt het datapakket 1100111100 in het geheugen 1 ingelezen, figuren 2a"en b. In het tijdsinterval T wordt dit datapakket weer uitgelezen, figuren 2c en f. Aan de data- . 1· Λ .. . ; il ) PHN.11.567 5 uitgang 19 verschijnt het datapakket 110ÓÖÖ0111100

De drie bovenstreepte logische nullen zijn toegevoegd omdat de uitleesklok gedurende de tijdsduur van drie databits is stilgezet 5 ter voorkoming van leegloop van het geheugen 1. Op de plaats van deze drie nullen worden verderop in het systeem huishoudelijk bits toegevoegd.

Met behulp van het aan de klokuitgang 20 van het inlees-register 2 aanwezige kloksignaal, dat de eerste geheugenplaats van het geheugen 1 bestuurt, wordt een inleestijdvenster 1(1) geopend en gesloten, zie figuur 2d. Dit geschiedt met een bepaalde herhalings-tijd. In het gegeven voorbeeld is het inleestijdvenster 1(1) 10 bits lang met een herhalingstijd van 40 bits lang. Met behulp van het aan de klokuitgang 30 van het uitleesregister 3 aanwezige kloksignaal, 15 dat de eerste geheugenplaats van het geheugen 1 bestuurt, wordt een uitleestijdvenster 0(1) geopend en gesloten, zie figuur 2e. Dit geschiedt met dezelfde herhalingstijd als bij het inleestijdvenster 1(1). In het gegeven voorbeeld is het uitleestijdvenster 0(1) 13 bits lang net een herhalingstijd van 40 bits. Het inleestijdvenster 1(1) wordt 2(J vervolgens vergeleken net het uitleesvenster 0(1) met betrekking tot bijvoorbeeld het aantal flanken of de pariteit. In het gegeven voorbeeld is vergelijking van de pariteit niet zonder meer mogelijk, aangezien gedurende de tijd, dat de uitleesklok stilstaat het laatste bit wordt vastgehouden. In bovenstaand geval is dit een 0, zodat de pariteit niet wijzigt. Maar als dit laatste bit een 1 is zijn de drie bovenstreepte bits ook 1, waardoor de pariteit wel verandert. Het is echter wel mogelijk deze bits altijd 0 te maken, zodat de pariteit vergeleken kan warden. Hierbij zij opgemerkt dat het uitleesvenster 3 bitposities langer is dan het inleestijdvenster, omdat het uitlees-register 3 een tijd Δ T - 3 bitposities is stilgezet. Gedurende deze stilzetperiode A T behoudt de data-uitgang 19 de logische waarde, zoals deze was even voordat het uitleesregister 3 werd stilgezet. Er worden dus geen extra flanken aan het uitgangssignaal toegevoegd tijdens de tijd A T.

„ In figuur 3 is een mogelijke uitvoeringsvorm van de karpa- 35 rator 17 uit figuur 1 aangegeven. De koiparator 17 bevat de D-flip-flcps 50, 51, 60 en 61, de RS-flipflcps 54 en 57 en de poorten 52, 55, 56, 58, 59, 62 ai 63, welke op de in de figuur aangegeven wijze * ** w .. -Jt -* * % PHN.11.567 6 met elkaar verbonden zijn. Hierbij zij opgemerkt, dat een D-flipflop de eigenschap heeft, dat als aan de D-ingang een logische 1 aanwezig is en aan de klokingang CL een klokpuls wordt aangeboden, de flipflop geset wordt, dus Q = 1. Wanneer aan de D-ingang van de flipflop een g logische 0 aanwezig is en aan de klokingang CL een klokpuls wordt aangeboden, de flipflop gereset wordt, dus Q = 0. De beide flipflops 50 en 51 zijn zo met elkaar verbonden, dat deze tesamen een 4-deler vormen. Wanneer aan de ingang 42 van de komparator de aan de klok-uitgang 20 van de inleesteller 2 aanwezige klokpulsen worden toege-10 voerd, zullen er telkens 4 fasetoestanden optreden. Een eerste fase-stand waarin Q(50) = Q(51) =0, een tweede fasestand waarin Q(50) = 1, Q(51) = 0, een derde fasestand waarin Q(50) = Q(51) = 1 en een vierde fasestand Q(50) = 0, Q (51) = 1, zie figuur 2b.

Aan de ingangen van de OF-poort 58 worden de signalen Q(50) en Q (51) 1g aangeboden. De uitgang 66 van de poort 58 is verbonden met de enable ingang van de flipflop 60. Alleen wanneer het signaal aan deze enable ingang laag (=0) is, wordt via de leiding 40 het ingangs-datasignaal naar de flipflop 60 doorgelaten. Dit nu is alleen het geval in de fasestand . In de overige fasestanden T^, en 2Q is het aan de uitgang 66 van de poort 58 aanwezige logische signaal hoog (= 1) en wordt dus het ingangsdatasignaal geblokkeerd. In de eerste fasestand zal tengevolge van elke neergaande flank in het ingangsdatasignaal de flipflop 60 omklappen. Na afloop van deze fasestand zal de Q uitgang van deze flipflop 60 een logische waarde 2g van 1 of 0 aannemen afhankelijk van het aantal neergaande flanken, dat in het ingangsdatasignaal aanwezig was gedurende deze eerste fasestand.

De flipflop 57 tesamen net de beide NOR-poorten 55 en 56 vormen een zogenaamde clocked RS-flipflcp. De klokingang is de ingang 43 30 van de komparator 17. Aan de beide ingangen van de NOR-poort 52 worden alleen gedurende de fasestand van het ingangsdatatijdvenster 1(1) twee logische nullen aangeboden. Dus alleen gedurende deze fasestand is er aan de setingang S van de flipflop 54 een logische 1 aanwezig, welke enerzijds naar de resetingang R van de flipflop 54 toegevoerd 3g en anderzijds naar een. ingang van de poort 55. Tijdens de eerste klokpuls welke aan de ingang 43 van de komparator 17 wordt toegevoerd, zal de flipflop 17 geset worden. Aan de Q uitgang van de flipflop 57 verschijnt een logische 0, welke wordt toegevoerd aan de enable ingang :·. ·λ *-· ·*· s PHN.11.567 7 68 van de flipflop 61. Het uitgangsdatatijdvenster wordt nu geopend en via de leiding 41 wordt het uitgangsdatasignaal doorgelaten naar de flipflop 61. Na afloop van het ingangsdatatijdvenster verschijnt aan de setingang S van de flipflop 54 een logische 0. Aan de reset-5 Ingang R van de flipflop 54 was een logische 1 aanwezig. Hierdoor zal de flipflop 54 gereset worden. De aan de uitgang Q aanwezige logische 0 wordt toegevoerd aan een ingang van de poort 56. Tijdens de tweede klokpuls, welke via de leiding 43 aan de poert 56 wordt toegevoerd wordt de flipflop 57 gereset. Het uitgangsdatatijdvenster 0(1) wordt hierdoor gesloten en er wordt geen uitgangsdata neer doorgelaten naar de flipflop 61. Gedurende het epen zijn van het uitgangs-datavenster zal tengevolge van elke neergaande flank in het uitgangsdatasignaal de flipflop 61 omklappen. Na het dichtgaan van het uitgangsdatatijdvenster 0(1) zal de Q uitgang van de flipflop 61 een logische 15 waarde van 1 of 2 aannemen afhankelijk van het aantal neergaande flanken, dat in het uitgangsdatatijdvenster aanwezig was.

De Q en Q uitgangen van de beide flipflops 60 en 61 warden elk met een ingang 74 tot en met 77 van de exclusive-OR poort 62 verbonden. De epbeuw hiervan is in figuur 4 aangegeven. De ingangen 74 2Q en 77 worden elk verbanden met een ingang van de EN-poort 70. De ingangen 75 en 76 werden elk verbonden met een ingang van de EN-poort 71. De uitgangen van de beide poorten 70 en 71 worden elk verbonden met een ingang van de NOR-pcort 72. Wanneer na het sluiten van de beide datatijdvensters 1(1) en 0(1) de aan de uitgangen Q en Q aanwezige __ logische signalen verschillen, treedt aan de uitgang 78 van de poort 62 /5 een logische 0 op, welke wordt toegevoerd aan een enable ingang van de poort 63. In de.derde fasestand is Q(50) = Q(51) = 0. Deze signalen worden elk toegevoerd aan een enable ingang van de poort 63. Wanneer nu aan de klokuitgang 29 van de inlees teller 2 een klokpuls optreedt, wordt deze tevens via de leiding 44 naar de signaal ingang

OU

van de poort 63 geleid. In de genoemde fasestand wordt dan deze klokpuls naar de uitgang 18 van de poort 63 doorgelaten. Met behulp van deze doorgelaten puls kan men een alarncircuit in werking brengen.

In de vierde fasestand is Q(50) = 0 en Q(51) = 0. Deze signalen worden elk naar een enable ingang van de poort 59 toegevoerd. Wanneer

uO

nu aan de klokuitgang 26 van de inleesteller 2 een klokpuls optreedt, wordt deze tevens via de leiding 64 naar de signaalingang van de poort 59 toegevoerd. In de genoemde fasestand wordt dan deze klok- t EHN.11.567 8 pais naar de uitgang van de poort 59 doorgelaten. Met behulp van deze doorgelaten klokpuls worden de beide flipflops 60 en 61 gereset, waarna de cyclus van de vier fases tanden opnieuw begint.

Teneinde de vaste looptijd van de schakeling zijnde circa g 1 bit, te elimineren kan men het outputdatavenster ook openen en sluiten met behulp van het aan de klokuitgang 31 van de uitleesteller 3 aanwezige kloksignaal. Dit is gestippeld in figuur 1 aangegeven. De ingang 43 van de komparator 17 wordt dan verbonden net deze klokuitgang 31.

10 15 20 25 30 35 ir *. / --s - t

Claims

1. Bewakingsschakeling voor een niet-gecodeerde binaire bit- stroon bij het doorlopen van een van een ingang en uitgang voorzien g elastisch geheugen, waarbij de bitsnelheid van de aan de ingang van het elastisch geheugen aangeboden bits troon verschilt met de bitsnelheid van de aan de uitgang van het elastisch geheugen optredende bits troon, waarbij het elastisch geheugen n geheugenplaatsen omvat, waarbij middels een inleesregis ter telkens n bits van de binaire 10 bits troon serieel worden ingelezen en waarbij middels een uitlees- register deze n bits weer serieel warden uitgelezen, waarbij afhankelijk van de vulgraad van het elastisch geheugen één van de registers gedurende één of neer bitpericden wordt stilgezet, met het kenmerk, dat de ingang en de uitgang van het elastisch geheugen elk verbonden 15 zijn met een data-ingang van een korparatcr, waarbij een klokuitgang van het inleesregister, welke een geheugenplaats van het geheugen bestuurt tevens verbonden is met een eerste stuuringang van de kctrpa-ratcr voer het met een bepaalde, herhalingstijd openen van een inlees-tijdvenster van n bits plus het aantal bitperioden, dat het inlees-2Q register is stilgezet, waarbij een klokuitgang van het uitleesregister, welke met de genoemde klokuitgang van het inleesregister correspondeert verbonden is met een tweede stuuringang van de korparator voor het net de bepaalde herhalingstijd openen van een uitleestijdvenster van n bits plus het aantal bitperioden, dat het uitleesregister is stilge-25 zet, waarbij in de korparator het uitleestijdvenster vergeleken wordt met het inleestijdvenster.

2. Bewakingsschakeling volgens conclusie 1, net het kenmerk, dat het aantal flanken in het uitleesvenster vergeleken wordt net het aantal flanken in het inleestijdvenster. 3Q

3. Bewakingsschakeling volgens conclusie 1, met het kenmerk, dat de pariteit in het uitleesvenster vergeleken wordt met de pariteit in het inleesvenster. 35 i