NL8202448A

NL8202448A - MICRO COMPUTER.

Info

Publication number: NL8202448A
Application number: NL8202448A
Authority: NL
Original assignee: Sony Corp
Priority date: 1981-06-16
Filing date: 1982-06-16
Publication date: 1983-01-17
Also published as: DE3222704A1; CA1181528A; AU8477282A; FR2507799B1; AT388620B; AU561809B2; FR2507799A1; JPS57207970A; ATA233082A; GB2103398A; GB2103398B

Description

* ^ Λ γτ^—------------ '..... .....~ ; ; . ; · . ' ι ϊ : Micro-computer* ^ Λ γτ ^ —------------ '..... ..... ~; ; . ; ·. 'ι ϊ: Micro-computer

De uitvinding heeft betrekking op een micro-computer, meer in het bijzonder op een voor toepassing bij beeldzicht- ' • baarmaking door middel van een kathodestraalbuis bestemde i micro-computer.The invention relates to a micro-computer, more particularly to a micro-computer intended for use in image visualization by means of a cathode ray tube.

: 5· Sedert enige tijd is met een micro-computer uitge- ; ruste tafelapparatuur zeer in zwang gekomen. Daarbij bestaat ; de micro-computer gewoonlijk. uit een 8-bits centrale bewer-. kingseenheid (CPU), welke met 16-bits adressen werkt, zodat itoegang tot een geheugencapaciteit van 64K plaatsen mogelijk 10 is, dat wil zeggen van 000H - PFFH, waarbij iedere adres-; plaats 8-bits (gen byte) informatie bevat. Bij een "persoon-^ lijke” computer van dergelijk type met een 8-bits centrale bewerkingseenheid kunnen bijvoorbeeld 32K plaatsen van de geheugen capaciteit worden gebruikt als geheugen van het 15 ROM-type voor opslag van een monitorprogramma en/of als BASIC-interpreter, zodat de overige geheugencapaciteit van .32K plaatsen als geheugen van het RAM-type kan worden gebruikt.: 5 · A micro-computer has been released for some time; rested table equipment has become very popular. Thereby exists; the micro-computer usually. from an 8-bit central edit. king unit (CPU), which operates with 16-bit addresses, so that access to a memory capacity of 64K places is possible, that is, from 000H - PFFH, each address; insert 8-bit (gene byte) information. For example, in a "personal" computer of this type with an 8-bit central processing unit, 32K locations of the memory capacity may be used as memory of the ROM type for storage of a monitor program and / or as a BASIC interpreter, so that the remaining memory capacity of .32K places can be used as RAM type memory.

In geval van toepassing van een micro-computer voor : 20 beeldzichtbaarmaking op een kathodestraalbuis dient echter bovendien een geheugencapaciteit van het RAM-type voor op-slag van video-informatie ter beschikking te staan. Indien bijvoorbeeld een uit 640 x 400 stippen bestaand videobeeld I dient te worden zichtbaar gemaakt, waarbij aan iedere stip 25 steeds gen bit is toegevoegd, is daartoe een videogeheugen van het RAM-type met een capaciteit van ongeveer 32K bytes te worden toegepast. Dit heeft tot gevolg, dat voor prograra-mering door de gebruiker practisch geen geheugencapaciteit van het RAM-type meer overblijft. Teneinde dergelijke pro-30 blemen te vermijden, heeft men reeds voorgesteld, een aantal geheugenbanken toe te passen, welke onder besturing van de "software" van het systeem selectief met de centrale bewer- 8202448However, in the case of using a micro-computer for: image visualization on a cathode ray tube, a RAM-type memory capacity for storing video information must also be available. If, for example, a video image I consisting of 640 x 400 dots is to be made visible, with each bit 25 always having one bit added, a RAM-type video memory with a capacity of approximately 32K bytes can be used for this purpose. As a result, there is practically no more RAM-type memory capacity left for user programming. In order to avoid such problems, it has already been proposed to use a number of memory banks, which selectively operate with the central processing 8202448 under the control of the "software" of the system.

: ‘ · ' 2 I: "·" 2 I

: t . · : : kingseenheid kunnen worden gekoppeld. Aangezien overschakeling : tussen de verschillende geheugenbanken volgens een dergelijk I software-programma dient te geschieden, verloopt een derge- j : lijke overschakeling weinig gemakkelijk en niet zonder pro-* \ . 5’ blemen, terwijl de verwerkingssnelheid van het programma i * ; ; daalt. Bovendien leidt deze oplossing tot enige complicatie ! ·· van het programma, aangezien aan het voorkomen van fouten I ^ r · ! bijzondere zorg dient te worden besteed.: t. ·:: Kings unit can be linked. Since switching between the different memory banks is to be effected in accordance with such a software program, such switching is not very easy and not without pro-. 5 "while the processing speed of the program i *; ; drops. Moreover, this solution leads to some complication! ·· of the program, since I ^ r ·! special care should be taken.

I I Onderhavige uitvinding stelt zich niet ten doel, hier- i10: in verbetering te brengen en een micro-computer te verschaf-| i fen, waarbij de hiervoor genoemde problemen zich niet voor-: doen.The present invention is not intended to improve, herein, i10: to provide a micro-computer | where the aforementioned problems do not arise.

I ί t Meer in het bijzonder stelt de uitvinding zich ten • \ I ; doel, een micro-computer van het. tafeltype te verschaffen, ‘15 welke voor toepassing bij beeldzichtbaarmaking door middel i ; van een kathodestraalbuis in aanmerking komt.More particularly, the invention is concerned with the invention; target, a micro-computer of it. provide table type, "15 for use in image visualization by i; of a cathode ray tube is eligible.

! Een ander doel van de uitvinding is het verschaffen j van een micro-computer met een videobuffercapaciteit voor beeldzichtbaarmaking door middel. van een kathodestraalbuis, :20 waarbij het videobuffergeheugen in een I/O adresgebied van de micro-computer wordt gevormd.! Another object of the invention is to provide a micro-computer with a video buffer capacity for image visualization by means of. of a cathode ray tube, wherein the video buffer memory is formed in an I / O address region of the micro-computer.

Nog een ander doel van de uitvinding is het verschaf-'fen van een micro-computer, waarbij het voor programmering ... door de gebruiker bestemde gebied met rechtstreeks toeganke-25 lijke adressen niet wordt verkleind, zulks door een video-I buffergeheugen-gebied aan een I/O-adresgebied. van de micro-; computer toe te wijzen.Yet another object of the invention is to provide a micro-computer in which the user-programmed area with directly accessible addresses is not reduced by video-buffer memory. area to an I / O address area. of the micro; assign computer.

i ; Weer een ander doel van de uitvinding is het ver- i . ) | . schaffen van een micro-computer met een door I/O-instructies !30 van de centrale bewerkingseenheid geregeerd videobuffergeheu-; ; gen-gebied voor beeldzichtbaarmaking door middel van een kathodestraalbuis.i; Yet another object of the invention is to provide i. ) | . purchasing a micro-computer with a video buffer memory governed by I / O instructions from the central processing unit; ; gene region for image visualization by means of a cathode ray tube.

Daartoe verschaft de uitvinding een micro-computer, ; omvattende een centrale bewerkingseenheid voor n-bits infor-35 matie en m-bits adres informatie, een verdeelleiding, een via een verdeelleiding met de centrale bewerkingseenheid gekoppeld geheugen van het ROM-type voor opslag van een moni-torprogramma, een via de verdeelleiding met de centrale be- ;, 82 0 2 4 4 8 *c * ' : 3 ! , werkingseenheid gekoppeld, eerste geheugen van het RAM-type t voor een werkgebied, en voert een via de verdeelleiding met de centrale bewerkingseenheid gekoppeld, tweede en afzonder-: lijk geheugen van het RAM-type voor beeldzichtbaarmaking op • 5 basis van de centrale bewerkingseenheid afkomstige I/O-in-1 structies.To this end, the invention provides a micro-computer; comprising a central processing unit for n-bit information and m-bit address information, a distribution line, a memory of the ROM type coupled to the central processing unit via a distribution line for storage of a monitor program, and a distribution line with the central control;, 82 0 2 4 4 8 * c * ': 3! operating unit coupled, first RAM type memory t for a working area, and feeding a second RAM type memory, coupled via the distribution line to the central processing unit, for image visualization on the basis of the central processing unit I / O-in-1 constructions.

De uitvinding zal worden ...verduidelijkt in de nu ·>. 1 ; volgende beschrijving aan de hand van de bijbehorende teke-: ning van een uitvoeringsvoorbeeld waartoe de uitvinding zich j10 echter.niet beperkt. In de tekening tonen:The invention will be ... clarified in the now ·>. 1; The following description will be made on the basis of the accompanying drawing of an exemplary embodiment to which, however, the invention is not limited. Show in the drawing:

Fig. 1A en IB schematische weergaven. ter verduidelij-. s king van de werking van de centrale.bewerkingseenheid van een , t t j micro-computer volgens de uitvinding, ’ Fig. 2 een blokschema van een. micro-computer volgens 15 een uitvoeringsvoorbeeld van de uitvinding,Fig. 1A and IB schematic representations. for clarification. The operation of the central processing unit of a micro-computer according to the invention, fig. 2 a block diagram of one. micro-computer according to an exemplary embodiment of the invention,

Fig. 3A en 3B schematische weergaven ter verduidelij-: king van de geheugen-adresallocatie bij de micro-computer • volgens fig. 2, enFig. 3A and 3B are schematic representations for explaining the memory address allocation in the micro-computer of FIG. 2, and

Fig. 4A-4D enige schematische.weergaven ter verdui-20 delijking van de koppeling tussen de centrale bewerkingseenheid en het videobuffergeheugen volgens de onderhavige , uitvinding.Fig. 4A-4D show some diagrams to clarify the coupling between the central processing unit and the video buffer memory according to the present invention.

;. Zoals in fig. 2 laat zien, bevat een micro-computer .volgens een uitvoeringsvoorbeeld ..van de uitvinding een cen-25 trale bewerkingseenheid (CPU) 1, welke bijvoorbeeld van het [type Z80A-CPU van Zilog Inc. of van het type NSC-800 CPU van ; National Semiconductor kan zijn. Eenvoudigheidshalve zal in • het hierna volgende ervan worden. uitgegaan, dat de centrale bewerkingseenheid ! van het genoemde type Z80A-CPU is. De;. As shown in FIG. 2, a micro-computer according to an exemplary embodiment of the invention includes a central processing unit (CPU) 1, which is, for example, of the [type Z80A-CPU from Zilog Inc. or of the type NSC-800 CPU of; National Semiconductor can be. For the sake of simplicity, the following will follow. assuming that the central processing unit! of said type is Z80A CPU. The

30 micro-computer volgens de uitvinding bevat bovendien een ge-:heugen 2 van het ROM-type voor opslag van monitorprogramma en een "BASIC-interpreter"-programma met bijvoorbeeld 32KThe micro-computer according to the invention additionally contains a memory 2 of the ROM type for storage of the monitor program and a "BASIC interpreter" program with, for example, 32K

8-bits adresplaatsen van 00OH - 7FFFH, zoals fig. 3A laat zien. De micro-computer bevat bovendien een geheugen 3 van het RAM-35 type voor inlezing van een gebruikersprogramma, dat tevens als werkgebied voor de centrale bewerkingseenheid 1 dient.8-bit address locations from 00OH - 7FFFH, as shown in Figure 3A. The micro-computer also contains a memory 3 of the RAM-35 type for reading in a user program, which also serves as a working area for the central processing unit 1.

Zoals fig. 3B laat zien, bevat het geheugen 3 van het RAM-itype eveneens 32K 8-bits adresplaatsen van 80QGH - FFFFH.As Fig. 3B shows, RAM type memory 3 also contains 32K 8-bit address locations of 80QGH-FFFFH.

,8202448 * ! Γ · : "" ~ ~ 4 ’ ................. " " : j .Het zal duidelijk zijn, dat de zojuist voor aanduiding van 8-bits adresplaatsen gebruikte symbolen slechts als voorbeeld dienen en dat de uitvinding zich niet tot dergelijke speci-fieke symbolen of getallen beperkt. Een 8-bits informatie-; 5 verdeelleiding (data bus) 4, een 8-bits adresverdeelleiding • 5L voor lagere adressen en een 8-bits verdeelleiding 5H voor : hogere adressen zijn aangesloten aan de respectievelijk in aanmerking komende informatieaansluitingen - D^, adres-' aansluitingen Aq - A^ en adresaansluitingen Ag - A^g van 10 respectievelijk de centrale bewerkingseenheid l,het geheugen | > 2 van het ROM-type en het geheugen 3 van RAM-type en dienen I voor coxnmunicatie van informatie en adresinforraatie tussen ! ; deze eenheden., 8202448 *! : ·: "" ~ ~ 4 '................. "": j. It will be clear that the symbols just used to designate 8-bit address locations only serve as serve as an example and that the invention is not limited to such specific symbols or numbers. An 8-bit information; 5 distribution line (data bus) 4, an 8-bit address distribution line • 5L for lower addresses and an 8-bit distribution line 5H for: higher addresses are connected to the respective qualifying information terminals - D, address terminals Aq - A ^ and address terminals Ag - A ^ g of 10 and the central processing unit 1, the memory | > 2 of ROM type and memory 3 of RAM type and I serve for communication of information and address information between! ; these units.

Voor besturing van informatieuitlezing uit het ge-15, heugen 2 en het geheugen 3 levert de centrale bewerkingseenheid 1 een geheugenverzoeksignaal MREQ en/of uitlees-| signaal RD aan de respectieve ingangsaansluitingen van een . OF-pobrtschakeling 6, waaruit een geheugenuitleessignaal MEMR resulteert, dat aan de respectieve uitleesaansluitingen 20 R van de geheugens 2 en 3 wordt toegevoerd. Op soortgelijke wijze levert de centrale bewerkingseenheid voor besturing van informatieinlezing in het geheugen 3 van het RAM-type een inleessignaal WR, dat en/of het genoemde geheugenverzoeksignaal MREQ aan de respectieve ingangsaansluitingen van een 25 OF-poortschakeling 7 wordt toegevoerd. De laatstgenoemde : poortschakeling levert dan het geheugeninleessignaal MEMW • aan een inleesaansluiting W van het geheugen 3 van het RAM-type.For controlling information readout from memory 15 and memory 3, central processing unit 1 supplies a memory request signal MREQ and / or readout | signal RD to the respective input terminals of a. OR circuit 6, resulting in a memory read signal MEMR, which is applied to the respective read terminals 20 R of the memories 2 and 3. Similarly, the central processing unit for controlling information reading into the RAM-type memory 3 supplies a read-in signal WR, and / or the said memory request signal MREQ, is applied to the respective input terminals of an OR gate 7. The latter gate gate then supplies the memory read-in signal MEMW • to a read-in terminal W of the RAM-type memory 3.

Zoals fig. 2 laat zien,. kan bij een dergelijke micro-30 computer· volgens de uitvinding een maximaal aantal van 256 externe I/O-poorten 11 worden gekoppeld met de centrale bewerkingseenheid 1, waarbij deze poorten ieder zijn geiden-tificeerd met een van 00H tot FFH lopend poortnummer n. Het is echter ook mogelijk dat een geringe aantal I/O-poorten 35 11 dan 256 wordt toegepast. Zo kunnen bijvoorbeeld poorten 80H-FFH worden toegepast. Een aantal externe I/O-inrichtingen, zoals een toetsenbord 21 en een magneetbandcassette 22, kunnen aan de verschillende I/O-poorten worden aangesloten, ,,. 8202 448 •ii -frAs shown in Fig. 2,. in such a micro-computer according to the invention, a maximum number of 256 external I / O ports 11 can be coupled to the central processing unit 1, these ports each being identified with a port number n running from 00H to FFH. However, it is also possible that a small number of I / O ports than 11 256 is used. For example, ports 80H-FFH can be used. A number of external I / O devices, such as a keyboard 21 and a magnetic tape cassette 22, can be connected to the various I / O ports. 8202 448 • ii -fr

JJ

: 5 . : , waarbij maximaal 256 dergelijke exteme I/O-inrichtingen • kunnen worden aangesloten. Terwille van ’een eenvoudig begrip , van de onderhavige uitvinding zal nu slechts de in fig. 2 ; weergegeven, ene I/O-poort 11 worden beschreven. Deze is: 5. :, where up to 256 such external I / O devices can be connected. For the sake of a simple understanding, the present invention will now include only those shown in FIG. 2; 1 I / O port 11 are described. This one is

5 voorzien van informatieaanslui.tingen Dq - D^, welke aan de informatieverdeelleiding .4 ..zijn aangesloten, en van met de ; verdeelleiding 5L voor lagere adressen verbonden adresaan-! sluitingen AQ - A^. Op dezelfde wijze als reeds voor de ; geheugens 2 en 3 is beschreven,'bestuurt de centrale bewer-; 10 kingseenheid de informatieuitiezing en inlezing via de I/O-;.poort 11. Zo levert de centrale bewerkingseenheid 1 een : ; I/O-verzoeksignaal IORQ, dat en/of het uitleessignaal RD5 provided with information connections Dq - D ^, which are connected to the information distribution line .4 .., and with the; manifold 5L for lower addresses connected address-! closures AQ - A ^. In the same way as for the; memories 2 and 3 have been described, controls the central processing; 10 unit the information reading and reading in via the I / O port 11. Thus, the central processing unit 1 supplies a:; I / O request signal IORQ, which and / or read signal RD

: aan de respectieve ingangsaansluitingen van een OF-poort-i ; schakeling 8 wordt toegevoerd, hetgeen resulteert in een ; 15 aan de uitleesaansluiting R van I/O-poort 11 verschijnend i I/O-uitleessignaal IOR. Op soortgelijke wijze worden door de 5 .: to the respective input terminals of an OR gate-i; circuit 8 is supplied, resulting in a; 15 I / O readout signal IOR appearing at the readout terminal R of I / O port 11. Similarly, the 5.

' centrale bewerkingseenheid het I/O-verzoeksignaal IORQ en/of ; het inleessignaal WR aan de respectieve ingangsaansluitingen van een OF-poortschakeling 9 toegevoerd, welke dan op zijn 20 beurt een I/O-inleessignaal IOW aan de inleesaansluiting W ! van de I/O-poort 11 levert. Op deze wijze kan inlezing en : uitlezing van. informatie tussen de I/O-poort 11 en de centrale ! bewerkingseenheid 1 geschieden.the central processing unit the I / O request signal IORQ and / or; the read-in signal WR is applied to the respective input terminals of an OR gate circuit 9, which in turn then inputs an I / O read-in signal IOW to the read-in terminal W! from the I / O port 11. In this way, reading in and: reading out of. information between I / O port 11 and the exchange! processing unit 1 takes place.

Uitsluitend als voorbeeld zullen nu voor een centrale 25 bewerkingseenheid 1 van het type Z80A-CPU de bedrijfsinstruc-: ties voor informatieoverdracht tussen een externe I/O-poort 11 en de centrale bewerkingseenheid (dat wil zeggen het ge-heugen 3 van het RAM-type) worden beschreven.. In de eerste plaats wordt opgemerkt, dat de Z80A-CPU ten minste registers ! 30 A, B, C, D, E, H en L voor algmene doeleinden. bevat; de over-drachtvan 8-bits informatie tussen een externe.I/O-poort 11 en §§n of meer van deze registers geschiedt via de verdeelleiding 4. Respectievelijk bijbehorende adresinformatie wordt overgebracht via de 16-bits adresverdeelleiding, welke wordt 35 gevormd door de adresverdeelleiding 5H voor hogere adressen en de adresverdeelleiding 5L voor lagere adressen. Meer in het bijzonder kunnen de volgende I/O-instructies worden ge-bruikt: 1-1 IN A, n ,,.82 0 2 4 48 V *For example only, for a Z80A-CPU central processing unit 1, the operating instructions for information transfer between an external I / O port 11 and the central processing unit (ie the memory 3 of the RAM) will now be type). First of all, it should be noted that the Z80A CPU has at least registers! 30 A, B, C, D, E, H and L for general purposes. contains; the transfer of 8-bit information between an external I / O port 11 and one or more of these registers takes place via the distribution line 4. Respectively associated address information is transmitted via the 16-bit address distribution line, which is formed by the address distribution line 5H for higher addresses and the address distribution line 5L for lower addresses. More specifically, the following I / O instructions can be used: 1-1 IN A, n ,,. 82 0 2 4 48 V *

β Iβ I.

' ' 1-1 IN A, η : Deze instructie veroorzaakt overdracht van 8-bits informatie ί via een door het poort n (n = 255) naar het register A van , J de centrale bewerkingseenheid.1-1 IN A, η: This instruction causes transfer of 8-bit information ί through a gate N (n = 255) to the register A of the central processing unit.

: 5 1-2 OUT n, A: 5 1-2 OUT n, A

Deze instructie veroozaakt overdracht van 8-bits informatie van het register A van de centrale bewerkingseenheid naar 4 1 : een met het poortnummer n aangeduide uitgangspoort. Het zal : duidelijk zijn, dat dergelijke instructies tot gevolg hebben, :10, dat de 8-bits informatie van het register A zowel aan de i I · informatieaansluitingen Dq - als aan de adresaansluitingen 1 : A8 “ A15 verschijnt. In dat geval ontvangen de onderste 8-bits • adresaansluitingen Aq - A^ adresinformatie, wijzende op poort-i : nummer n, zoals fig. 1A laat zien.This instruction causes transmission of 8-bit information from the register A of the central processing unit to 41: an output port designated by the port number n. It will be appreciated that such instructions result in: 10 that the 8-bit information of the register A appears at both the II information terminals Dq and at the address terminals 1: A8 “A15. In that case, the bottom 8-bit address terminals Aq - A ^ receive address information, denoting port-i: number n, as shown in Fig. 1A.

15! II-l IN r, (C) ! : Deze instructie veroorzaakt informatie via een door poort nummer n gexdentificeerde poort, als aangewezen door het paar ; registers BC, naar een register r, dat wordt gevormd door ; ££n van de registers A, B, C, D, E, H en L.15! II-1 IN r, (C)! : This instruction produces information through a port identified by port number n, as designated by the pair; registers BC, to a register r, which is formed by; ££ one of registers A, B, C, D, E, H and L.

20 II-2 OUT (C), r r ; Deze instructie veroorzaakt informatieoverdracht van het : register r naar de met het poortnummer n gexdentificeerde J poort, ails aangewezen door het paar registers BC. In fig. IB jverschijnt de informatie voor het register r-aan de informatie-;25·. aansluitingen Dq - D^, terwijl het register C met het poort-: nummer n overeenkomende informatie van de adresaansluitingen | Aq - A^ bevat en het register B de bij de met de aangewezen ; poort gekoppelde I/O-inrichting behorende informatie van de ’ adresaansluitingen Ag - A^ bevat. Aangezien het register C 30 acht informatie bits bevat, kan aan iedere poort maximaal een i ; aantal van 256 I/O-inrichtingen (0 255)worden aangesloten.II-2 OUT (C), r r; This instruction causes information transfer from the register r to the J gate identified by the port number n, designated only by the pair of registers BC. In Fig. 1B, the information for the register r-appears at the information. terminals Dq - D ^, while register C corresponding to the port terminals number n of the address terminals | Aq - A ^ and register B contains the one designated by the; port coupled I / O device containing information from the address terminals Ag - A ^. Since the register C30 contains eight information bits, a maximum of one i; number of 256 I / O devices (0 255) are connected.

! Zoals uit de hiema volgende discussie nog duidelijk . zal worden, worden bij de centrale bewerkingseenheid 1 de volgende blokoverdrachtsinstructies gebruikt;! As is clear from the discussion below. the central processing unit 1 uses the following block transfer instructions;

35 III-l INIR, INDR35 III-1 INIR, INDR

Met behulp van deze instructies kan een aantal informatie-·.____bytes, dat wil zeggen een informatieblok, van een poort n naar j .....-- - - · . - . ................ ... ... . . . ... . _ 1 8202448 in;!;'iij iSf'to.piW» i»»«H»—v — . . : '* t; V £»t':· · ^ . !' ' 7 · : & ; het hoofdgeheugen worden overgebracht. In dat geval wordt het ^ * paar registers BC gebruikt voor bepaling van het poortnummer Λ ^ . (register C) en het aantal over te brengen bites (register D). Lr • Het informatieblok wordt overgebracht naar een geheugenplaats //' 5 waarvan het adres wordt bepaald door het paar registers HI*. J/ .Using these instructions, a number of information · .____ bytes, that is, an information block, can be passed from a port n to j ..... - - - ·. -. ................ ... .... . . .... _ 1 8202448 in;!; Iij iSf'to.piW »i» »« H »—v -. . : '* t; V £ »t ': · · ^. ! " '7:: &; the main memory are transferred. In that case, the ^ * pair of registers BC is used to determine the port number Λ ^. (register C) and the number of bites to be transferred (register D). Lr • The information block is transferred to a memory location // '5 whose address is determined by the pair of registers HI *. J /.

De laatste adresplaats, waarnaar de informatie dient te /,/.The last address where the information should be /, /.

; worden overgebracht, is bijvoorbeeld in het paar registers / - ; HL opgeslagen. Vervolgens wordt het register B gebruikt als // teller, dat wil zeggen voor aftelling tot 0. Meer in het bij- : k·"·» 10 zonder wordt de in het register B opgeslagen waarde continu met steeds Sin verminderd, waarbij tijdens iedere dergelijke · • vermindering met e§n steeds een byte van het blok wordt over- /' gebracht. Wanneer de in het register B opgeslagen waarde tot L'i/ 0 is gedaald, zijn.alle bytes van het informatieblok van de £-- 15 door het register C aangewezen I/O-poort overgebracht. £/- ’ III-2 OTIR, OTDR " -; are transferred, for example, in the pair registers / -; HL stored. Subsequently, register B is used as // counter, that is to say to count down to 0. More in particular: k · "·» 10 without, the value stored in register B is continuously decreased by Sin, during each such • • decrease by one and one byte of the block is transferred /. When the value stored in register B has fallen to L'i / 0, all bytes of the information block of the £ - 15 are I / O port designated by register C transferred. £ / - 'III-2 OTIR, OTDR' -

Met behulp van deze instructies kan een informatieblok van het geheugen worden overgebracht naar een door het register f-,/With the aid of these instructions, an information block can be transferred from the memory to a register f -, /

C aangewezen I/O-poort. Daarbij worden het paar registers :LVC designated I / O port. In addition, the pair of registers become: LV

20 HL en het register B op soortgelijke wijze als hiervoor be- schreven gebruikt. //.HL and register B are used in a similar manner as described above. //.

Als voorbeeld van dergelijke instructies wordt nu het // ; volgende overdrachtsprogramma beschouwd: fe' LD HL, 08FFH §/ - 25; LD BC, FF03H - f/ OTDR -- i ( / ; Bij dit programme. wordt het laatste adres van het hoofd- :?·· : geheugen, waarop de informatie is opgeslagen, door de invoer- / instructie LD, dat wil zeggen het laatste adres 08FFH, in het 30 paar registers HnL ingevoerd. In het register C wordt het poortnummer n, dat wil zeggen 03H ingevoerd, terwijl het aan-; tal over te brengen bytes, dat wil zeggen FFH, in het register B wordt ingevoerd. De in het register B ingevoerde waarde wordt dan continu met stappen van een verminderd totdat de 35 waarde nul is bereikt; tijdens iedere dergelijke stapsgewijze waardevermindering met §£n, wordt een byte van het op de f adressen 0800H - 08FFH van het hoofdgeheugen opgeslagen in- \ formatieblok naar de door het poortnummer 03H geidentificeerde [As an example of such instructions, the //; the following transfer program is considered: fe 'LD HL, 08FFH § / - 25; LD BC, FF03H - f / OTDR - i (/; In this program, the last address of the main:? ··: memory, on which the information is stored, is entered by the input / instruction LD, i.e. the last address 08FFH is entered in the 30 pair of registers HnL In the register C the port number n, that is, 03H is entered, while the number of bytes to be transmitted, that is FFH, is entered in the register B The value entered in register B is then continuously decreased in steps of one until the value zero is reached, during each such step-wise depreciation by § £ n, a byte of the main memory is stored at the f addresses 0800H - 08FFH information block to the port identified by port number 03H [

/8202448 I/ 8202448 I

• - ··; .• - ··; .

κ:'- ' gi . ' ·ν·. ;κ: '-' gi. . ;

. i_-Y. i_-Y

; - i;· ’·*' ,: ' 8 -ft \ ( v : poort' overgebracht. Wanneer de in het register B opgeslagen waarde gelijk nul is geworden, heeft overdracht van alle bytes van het informatieblok plaats gevonden. ^; - i; · ’· * ',:' 8 -ft \ (v: port '). When the value stored in register B has become equal to zero, all bytes of the information block have been transferred. ^

Volgens een bepaald aspect van de onderhavige.uit- YAccording to a certain aspect of the present invention

5; vinding dient een tweede of afzonderlijk videogeheugen 12 1 van het RAM-type als buffergeheugen bij de zichtbaarmaking van de bewerkte re suit a ten, zoals fig. 3B laat zien, heeft5; The invention serves a second or separate RAM-type video memory 12 1 as a buffer memory when the edited packages are displayed, as shown in FIG. 3B.

JOJO

: het afzonderlijke videogeheugen 12 van het RAM-type een r': ;capaciteit van 32K met bijvoorbeeld de adressen 0000H - 7FFFH. β;the separate RAM-type video memory 12, a capacity of 32K with, for example, addresses 0000H - 7FFFH. β;

10 Ter vergemakkelijking van informatieoverdracht tussen het ' Y10 To facilitate information transfer between the 'Y

‘ videogeheugen 12 van het RAM-type en de centrale bewerkings- YRAM-type video memory 12 and central processing Y.

: ώ.' | eenheid Z80A-CPU zijn, zoals fig. 2 laat zien, de onderste: ώ. " | unit Z80A-CPU are, as shown in Fig. 2, the bottom

;8-bits adresaansluitigen Aq - Ay van het geheugen. 12 ver- Y; 8-bit address connecting Aq - Ay of the memory. 12 ver Y

1 boriden met de bovenste adresverdeelleiding H, we Ike bij de 15 bovenste 8-bits adresaansluitingen Ag - A^^ van respectieve- l;.1 borids with the upper address distribution line H, we at the 15 upper 8-bit address terminals Ag - A ^ ^ of respective l ;.

lijk de centrale bewerkingseenheid 1, het geheugen 2 van het ROM-type en het geheugen 3 van het RAM-type behoort. Op soort-gelijke wijze zijn de bovenste 8-bits adresaansluitingen Ag - A15 van het geheugen 12 van het RAM-type verbonden met de : 20 onderste adresleiding 5L, welke bij de onderste 8-bits adres-.aansluitingen Aq - Ay van respectievelijk de centrale bewerkingseenheid 1, het geheugen 2 van het ROM-type en het' geheugen 3 van het RAM-type behoort. Bovendien worden het .. . ..- van de respectieve OF-poortschakelingen 8 en 9 afkomstige 25 I/O-uitleessignaal IOR en I/O-inleessignaal IOW aan de : respectieve inleesaansluiting . R. en uitleesaansluiting W ·.the central processing unit 1, the ROM-type memory 2 and the RAM-type memory 3 may belong. Similarly, the top 8-bit address terminals Ag-A15 of the RAM-type memory 12 are connected to the bottom address line 5L, which at the bottom 8-bit address terminals Aq-Ay of the central processing unit 1, the ROM-type memory 2 and the RAM-type memory 3. Moreover, the ... ..- I / O read-out signal IOR and I / O read-in signal IOW from the respective OR gates 8 and 9 at the: respective read-in terminal. R. and readout connection W ·.

van het geheugen 12 toegevoerd voor inlees- en uitleesbestu-ring daarvan. De informatieaansluitingen Dq - van het videogeheugen 12 zijn eveneens met de informatieverdeellei-30 ding 4 gekoppeld. Voor zichtbaarmaking van de inhoud van het videogeheugen 12 van het RAM-type is met dit geheugeneen CRT-besturingsinrichting 13 gekoppeld, welke de informatie sequentieel uit het videogeheugen 12 uitleest en aan de ^ voor zichtbaarmaking dienende kathodestraalbuis 23 toevoert.from the memory 12 for read-in and read-out control thereof. The information terminals Dq - of the video memory 12 are also coupled to the information distribution line 4. For visualization of the contents of the RAM-type video memory 12, a CRT controller 13 is coupled to this memory, which sequentially reads the information from the video memory 12 and supplies it to the cathode ray tube 23 for visualization.

35 Bij een dergelijke micro-computer volgens de uit- .vinding zijn, zoals fig. 2 laat zien, het geheugen 2 van het ROM-type en het geheugen 3 van het RAM-type aan respectieve geheugenbesturingsgebieden van de centrale bewerkingseenheid 8202448 + ...............- --- --- -- · -- ——— --, . .......... * · — - - - ....... ...... ... ......— 9 1 toegevoegd, terwijl het videogeheugen 12 vanhet RAM-type aan een I/O-gebied van de dentrale bewerkingseenheid is toegevoegd. Op die wijze is’het mogelijk, dat het videogeheugen 12 van het RAM-type in reactie op ontvangen I/O-instructies door het 5 paar registers BC van de centrale bewerkingseenheid wordt geadresseerd, zoals bijvoorbeeld hiervoor aan de hand van de instructies II-l en II-2 is beschreven. Als gevolg van een dergelijke allocatie van de geheugens 2, 3 en 12 wordt het programineerbare werkgebied van het geheugen 3 niet door toe-10 passing als videogeheugen van het RAM-type in beslag genomen, respectievelijk in. capaciteit vennindert, zodat voor de ge-bruiker een groter programmeringsgebied ter beschikking blijft. Aangezieri het beschikbare gebied of de capaciteit van het videogeheugen 12 van het RAM-type een omvang van 32K 15 bytes kan hebben, is zichtbaarmaking van een grafische functie met hoge*resolutie van bijvoorbeeld 640 x 400 stippen mogelijk. Opgemerkt wordt, dat de door de centrale. bewerkingseenheid 1 aan het geheugen 2 van het ROM -type en het geheugen 3 van het RAM-type geleverde instructies kunnen overeenkomen met de 20 bij een micro-computer van gebruikelijk type gebruikte in- -structies, terwijl de I/O-instructies 1-1, 1-2, II-l, II-2, III-l en III-2 gemakkelijk voor het videogeheugen 12 van het RAM-type kunnen worden gebruikt. Dit wil zeggen, dat de toepassi’ng van een afzonderlijk videogeheugen 12 van het 25 RAM-type, dat kan worden bereikt door middel van door de centrale bewerkingseenheid 1 geleverdeI/O-instructies, van belang is. Het videogeheugen 12 van het RAM-type kan derhalve worden beschouwd als een aanvullende I/O-poort of I/O-in-richting.In such a micro-computer according to the invention, as shown in Fig. 2, the ROM-type memory 2 and the RAM-type memory 3 are at respective memory control areas of the central processing unit 8202448 +. .............- --- --- - · - ——— -,. .......... * · - - - - ....... ...... ... ......— 9 1 added, while the video memory 12 of the RAM- type has been added to an I / O region of the central processing unit. In this way, it is possible that the RAM-type video memory 12 is addressed in response to received I / O instructions by the 5 pairs of registers BC of the central processing unit, as for example above with reference to instructions II-. 1 and II-2 have been described. Due to such an allocation of the memories 2, 3 and 12, the programmable working area of the memory 3 is not occupied, respectively, by using as RAM-type video memory. reduces capacity, so that a larger programming area remains available to the user. Since the available area or capacity of the RAM-type video memory 12 may be 32K 15 bytes in size, visualization of a high-resolution graphics function of, for example, 640 x 400 dots is possible. It should be noted that the central unit. processing unit 1 to the ROM-type memory 2 and the RAM-type memory 3 may correspond to the instructions used in a micro-computer of conventional type, while the I / O instructions 1- 1, 1-2, II-1, II-2, III-1 and III-2 can be easily used for RAM type video memory 12. This means that the use of a separate RAM memory video memory 12, which can be achieved by means of I / O instructions supplied by the central processing unit 1, is important. The RAM type video memory 12 can therefore be considered as an additional I / O port or I / O device.

30 Het zal duidelijk zijn, dat de verbindingen tussen de onderste 8-bits adresaansluitingen Aq - Ay en de bovenste 8-bits adresaansluitingen Ag - van het geheugen 12 van het RAM-type zijn verwisseld ten opzichte van die van de centrale bewerkingseenheid 1, het geheugen 2 van het ROM-type 35 en het geheugen 3 van het RAM-type, zoals de fig. 4A-4C laten zien; dit geldt in ieder geval wanneer de centrale bewerkingseenheid 1 van het type Z80A-CPU is. Als gevolg daarvan kan in reactie op de I/O-instructies III-l en III-2 informatie- ,,820 2 4 48 . 10 blokoverdracht van een eenheid met 256 bytes tussen het geheugen 3 en het videogeheugen 12 plaatsvinden. Zo kan bij-voorbeeld het hiervoor genoemde' programma OTDR worden ge-bruikt' ter verkrijging van een' dergelijke .inf ormatie blok-5 overdracht. In dat geval wijst de -in het register C opgeslagen waarde het videogeheugen 12 van het RAM-type aan. Bij toepassing van”een dergelijk programma kan van het geheugen 3 : van het RAM-type”afkomstige informatie gemakkelijk recht-.streeks, dat wil zeggen zonder toepassing van een biiffer-‘10 geheugen of dergelijke, naar het videogeheugen 12 van het -; RAM-type worden overgebracht. Zoals fig. 4d laat zien, komen ; de ondeirste’ 8-bits adressen Aq-A^ van de centrale bewerkings-' eenheid 1, welke in het register C daarvan zijn opgeslagen, • overeen met de respectieve adresplaatsen van. de I/O-poort 11 15 of het videogeheugen 12 van het RAM-type, zodat de I/O-in- : structies 1-1, 1-2, II-l, II-2, Ill-l en III-2 op soortgelijke wijze als bij een micro-computer van gebruikelijk type bij het videogeheugen 12 ’van het RAM-type kunnen worden toegepast.It will be clear that the connections between the bottom 8-bit address terminals Aq - Ay and the top 8-bit address terminals Ag - of the RAM-type memory 12 have been swapped from those of the central processing unit 1, the ROM 2 memory 2 and RAM type memory 3, as shown in FIGS. 4A-4C; this applies in any case when the central processing unit 1 is of the type Z80A-CPU. As a result, in response to I / O instructions III-1 and III-2, information 820 2 4 48. Block transfer of a unit with 256 bytes between the memory 3 and the video memory 12 takes place. For example, the aforementioned "OTDR program can be used" to obtain such an "information block-5 transfer. In that case, the value stored in register C designates the RAM-type video memory 12. When using such a program, information from memory 3: of the RAM type can readily be transferred directly, that is to say, without using a bioffer 10 memory or the like, to the video memory 12 of the; RAM type are transferred. As Fig. 4d shows, come; the lower 8-bit addresses Aq-A ^ of the central processing unit 1, which are stored in the register C thereof, correspond to the respective address locations of. the I / O port 11 15 or the RAM-type video memory 12, so that the I / O instructions 1-1, 1-2, II-1, II-2, Ill-1 and III- 2 can be used in a similar manner as with a conventional type micro-computer to the RAM type video memory 12 '.

Het zal duidelijk zijn, dat de onderhavige uitvinding 20 het overbodig. maakt om eerst een geheugenbank te kiezen en vervolgens toegang tot deze geheugenbank tot stand te brengen.It will be clear that the present invention makes it superfluous. allows to first select a memory bank and then access this memory bank.

De snelheid, waarmede het programma kan worden uitgevoerd, •neemt derhalve niet af, terwijl ook de vorming.van een ge- • compliceerd programma overbodig is.The speed at which the program can be executed therefore does not decrease, while the formation of a complicated program is also unnecessary.

25 De uitvinding beperkt zich niet tot het in het voor- i gaande beschrevene en in de tekeningen weergegeven uitvoerings voorbeeiden; verschillende wijzigingen kunnen in de beschreven componenten en in hun onderlinge samenhang worden aangebracht, zonder dat daarbij het kader van de uitvinding wordt over-30 schreden.The invention is not limited to the exemplary embodiments described above and shown in the drawings; various changes can be made in the described components and in their interrelationships, without exceeding the scope of the invention.

_ 82024488202448

Claims

Micro-computer, comprising a central processing unit; KsV unit for n-bit information and m-bit address information, J; a distribution line, a ROM-type memory for *. ·, coupled to the central & processing unit via the distribution line, 5 storage of a monitor program, and one via the distribution line Γ; . memory of the? coupled to the central processing unit; RAM type as working memory capacity, characterized by a second and separate RAM type memory 10 coupled via the distribution line to the central processing unit for storing video information to be displayed, which μ; second and separate RAM type memory by using | I / O instructions from the central processing unit : is accessible. |

2. A micro-computer according to claim 1, wherein & n e m rk, n = 8 and m = 16.;

Micro-computer according to claim 2, characterized in that the central processing unit is of the Z80A-CPU type.

Micro-computer as claimed in claim 3, wherein the distribution line comprises an address distribution line and the central processing unit has top 8-bit address connections and bottom; . has 8-bit address terminals, characterized in that the second and independent RAM-type memory has top 8-bit address terminals which are coupled via the address distribution line to the bottom 8-bit address terminals of the central processing unit, and has bottom 8-bit address terminals which are coupled via the address distribution line to top 8-bit address terminals of the central processing unit.

Micro-computer according to claim 4, characterized in that the address distribution line is an 8-bit higher address distribution line for coupling the top 8-bit address terminals of the central processing unit with the bottom 8-bit address terminals of the second and independent RAM type memory as well as an 8-bit lower address distribution line for coupling the lower 8202 4 48 fV. Contains 8-bit address terminals of the central processing unit with the top 8-bit address terminals of the second and independent RAM type memory.

Micro-computer as claimed in claim 1, wherein the distribution line comprises an information distribution line and the central processing unit has information connections, characterized in that the second and independent memory of the RAM type has information connections. which are coupled to the information connections of the central processing unit via the information distribution line.

Micro-computer according to claim 1, characterized by a display device for visualization; of a video image based on video information stored in the second and independent RAM type memory 8202448