KR100219160B1 - Apparatus of owning a memory jointly - Google Patents

Apparatus of owning a memory jointly Download PDF

Info

Publication number
KR100219160B1
KR100219160B1 KR1019960046904A KR19960046904A KR100219160B1 KR 100219160 B1 KR100219160 B1 KR 100219160B1 KR 1019960046904 A KR1019960046904 A KR 1019960046904A KR 19960046904 A KR19960046904 A KR 19960046904A KR 100219160 B1 KR100219160 B1 KR 100219160B1
Authority
KR
South Korea
Prior art keywords
memory
devices
cpu
area
present
Prior art date
Application number
KR1019960046904A
Other languages
Korean (ko)
Other versions
KR19980027977A (en
Inventor
김명석
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960046904A priority Critical patent/KR100219160B1/en
Publication of KR19980027977A publication Critical patent/KR19980027977A/en
Application granted granted Critical
Publication of KR100219160B1 publication Critical patent/KR100219160B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/443OS processes, e.g. booting an STB, implementing a Java virtual machine in an STB or power management in an STB
    • H04N21/4435Memory management
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/433Content storage operation, e.g. storage operation in response to a pause request, caching operations
    • H04N21/4332Content storage operation, e.g. storage operation in response to a pause request, caching operations by placing content in organized collections, e.g. local EPG data repository

Abstract

개시된 내용은 가입자가 원하는 시간에 원하는 영상 데이터(Data)를 실시간으로 제공하는 주문형 비디오(Video On Demand : VOD) 셋탑박스(Set-Top Box)에 사용되는 메모리 공유 장치에 관한 것이다. 본 발명의 장치는 전반적인 제어를 하고, 필요한 기능에 대한 명령을 출력하는 CPU와, CPU에서 출력되는 명령을 입력받아 해당기능을 수행하는 다수의 디바이스와, 다수의 디바이스에 대해 각각의 고정영역과 공유영역으로 할당되어 있는 단일 메모리부, 및 다수의 디바이스가 단일 메모리부에 할당된 영역을 적절하게 사용하도록 제어하는 논리부로 구성된다. 따라서, 본 발명은 메모리의 사용량을 줄임과 동시에 메모리 영역을 공유하므로써 보다 효율적으로 메모리를 사용할 수 있는 효과를 제공한다.Description of the Related Art [0002] The present invention relates to a memory sharing device used in a video on demand (VOD) set-top box that provides desired video data in real time at a desired time of a subscriber. The apparatus of the present invention includes a CPU for performing overall control and outputting a command for a required function, a plurality of devices for receiving a command output from the CPU and performing a corresponding function, A single memory unit allocated to the area, and a logic unit for controlling the plurality of devices to appropriately use the area allocated to the single memory unit. Therefore, the present invention provides an effect of using the memory more efficiently by sharing the memory area while reducing the amount of memory used.

Description

메모리 공유 장치Memory Sharing Device

본 발명은 가입자가 원하는 시간에 원하는 영상 데이터(Data)를 실시간으로 제공하는 주문형 비디오(Video On Demand; VOD) 셋탑박스에 관한 것으로, 보다 상세하게는, 셋탑박스에 사용되는 메모리 공유 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a Video On Demand (VOD) set-top box that provides desired video data (Data) in real time at a desired time, and more particularly to a memory sharing device used in a set- .

일반적으로 멀티미디어 네트워크의 단말장치로 사용되는 셋탑박스는 D/A(Digital/Analog)통신 채널과 사용자의 멀티미디어를 연결시켜 주는 역할을 한다. 한편, 셋탑박스의 메모리장치는 각 디바이스마다 별도의 메모리가 연결되어 있어서 그 메모리 양이 많음을 알 수 있다. 이러한 종래의 메모리장치를 도 1에 도시하였다.In general, a set-top box used as a terminal device of a multimedia network connects a digital / analog (D / A) communication channel with a user's multimedia. On the other hand, the memory device of the set-top box has a large amount of memory because a separate memory is connected to each device. Such a conventional memory device is shown in Fig.

도 1은 종래 셋탑박스에서의 메모리장치를 나타내는 블록도로서, 중앙처리부(Central Processing Unit; 이하 CPU라 함)(11)는 명령을 내리고, 제1 및 제2 디바이스(12,15)는 CPU(11)로부터 인가되는 명령에 따라 동작하며, 제1 및 제2 메모리부(14,17)는 각 디바이스(12,15)에 대응하게 연결되어 해당 동작에 필요한 데이터를 저장 및 독출하는 역할을 한다. 또한, 제어기(13,18)는 각 디바이스(12,15)와 메모리부(14,17)사이에 연결되어 동작에 필요한 데이터를 주고 받을 수 있도록 제어한다.1 is a block diagram showing a memory device in a conventional set-top box, in which a central processing unit (hereinafter referred to as CPU) 11 issues a command and the first and second devices 12, 11 and the first and second memory units 14 and 17 are connected to corresponding devices 12 and 15 to store and read data necessary for the corresponding operation . In addition, the controllers 13 and 18 are connected between the devices 12 and 15 and the memory units 14 and 17, respectively, and control so that necessary data can be exchanged.

하지만, 위와 같이 구성된 종래 메모리장치는 CPU(11) 각각의 명령에 따라 제1디바이스(12)와 제2 디바이스(15)가 작동하는데 필요한 메모리 영역이 각각 상이하다. 또한, 제1디바이스(12)만 작동할 경우에는 제2메모리부(17)에 여분의 메모리 영역이 생기고 그 반대의 경우도 이와 같다. 결론적으로 두 개의 메모리 구간만이 따로 존재할 뿐이다. 즉, 메모리를 사용하는 소자마다 각각의 메모리를 연결하여 사용해야 한다. 그러므로, 동시에 모든 메모리를 사용하지 않으므로 사용하지 않는 여분에 메모리가 차지하는 구간이 생기게 된다. 이로 인하여, 메모리 소자의 양이 많아지는 문제점이 있다.However, in the conventional memory device configured as described above, memory areas required for the first device 12 and the second device 15 to operate in accordance with instructions from the CPU 11 are different from each other. In addition, when only the first device 12 is operated, an extra memory area is created in the second memory unit 17, and vice versa. In conclusion, there are only two memory sections. That is, each memory device must be connected to each memory device. Therefore, since all the memories are not used at the same time, the memory occupies an extra portion that is not used. As a result, the amount of the memory element is increased.

따라서, 본 발명의 목적은 전술한 문제점을 해결할 수 있도록 셋탑박스에서 사용되는 메모리 장치의 메모리 영역을 보다 효율적으로 사용하기 위한 제1메모리부(12)와 제2메모리부(15)의 각각의 메모리 영역을 논리부(24)에서 콘트롤하여 단일 메모리부에서 공유할 수 있는 메모리 공유 장치를 제공하는데 있다.SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide a first memory unit 12 for more efficiently using a memory area of a memory device used in a set- And to control the area in the logic unit 24 and share the same in a single memory unit.

제1도는 종래 메모리장치를 나타내는 블록도.1 is a block diagram showing a conventional memory device; Fig.

제2도는 본 발명의 바람직한 실시예에 따른 메모리 공유 장치를 나타내는 블록도.FIG. 2 is a block diagram showing a memory sharing apparatus according to a preferred embodiment of the present invention; FIG.

* 도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS

11, 21 : 중앙처리부(CPU) 12, 15, 22, 23 : 디바이스11, 21: central processing unit (CPU) 12, 15, 22, 23:

13, 16 : 제어기 14, 17, 25 : 메모리부13, 16: controller 14, 17, 25:

24 : 논리부24:

이와 같은 목적을 달성하기 위한 본 발명의 메모리 공유 장치는 다수의 디바이스를 위한 메모리장치에 있어서, 전반적인 제어를 하고, 필요한 기능에 대한 명령을 출력하는 CPU와, CPU에서 출력되는 명령을 입력받아 해당 기능을 수행하는 다수의 디바이스와, 다수의 디바이스에 대한 각각의 고정영역과 다수의 디바이스들이 공유하는 공유영역으로 할당되어 있는 단일메모리부, 및 다수의 디바이스가 단일 메모리부에 할당된 공유영역을 공유하여 데이터를 기록 및 독출하도록 제어하는 논리부를 ㅎ포함한다.According to an aspect of the present invention, there is provided a memory device for a plurality of devices, the memory device including: a CPU for performing overall control and outputting a command for a required function; A single memory unit allocated to a shared area shared by a plurality of devices and respective fixed areas for a plurality of devices and a plurality of devices sharing a shared area allocated to a single memory unit And a logic unit for controlling the recording and reading of data.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 메모리 공유 장치를 나타내는 블록도이다. 도시한 바와 같이, 본 발명의 장치는 종래 도 1 장치의 구성과 동일하게 구성되며, 단지 각 디바이스(12,15)에 대응하는 별도의 메모리부(14,17)대신에 각 디바이스(22,23)의 고정영역과 공유영역으로 구분되어 사용되는 단일 메모리부(25)와, 각 디바이스(22,23)와 단일 메모리부(25)간의 제어를 위한 논리부(24)를 포함하도록 구성된다.2 is a block diagram showing a memory sharing apparatus according to the present invention. As shown in the figure, the apparatus of the present invention is configured in the same manner as the conventional apparatus shown in Fig. 1, except that each of the devices 22 and 23 And a logic unit 24 for controlling each of the devices 22 and 23 and the single memory unit 25. The single memory unit 25 is used as a fixed area and a shared area of a single memory unit 25,

이와 같이 구성된 본 발명의 메모리 공유 장치에 대한 동작을 좀 더 구체적으로 설명한다.The operation of the memory sharing apparatus having the above-described structure will be described in more detail.

먼저, CPU(21)는 각 디바이스들(22,23)에 대한 필요한 동작명령의 데이터 뿐만 아니라 메모리 사용을 위한 어드레스(Address)도 지정한다. 예를 들어, CPU(21)에서 제3디바이스(22)의 어드레스를 0-1FFFFFH, 제4디바이스(23)의 어드레스를 200000H-3FFFFFH로 할당하여 사용하는 경우, 각각의 디바이스(22,23)에 2Mbyte의 어드레스가 할당된다. 그중 제3디바이스(22)는 1Kbyte만이 항상 사용되며, 제4디바이스(23)도 마찬가지로 1Kbyte만이 항상 사용된다. 따라서, 메모리부(25)는 각 디바이스(22,23)들이 항상 사용되는 고정영역을 가진다. 각 디바이스(22,23)에서 1Kbyte를 제외한 영역들을 제3및 제4디바이스(22,23)가 항상 사용하는 것이 아니라 CPU(21)에 의해 해당기능의 동작 수행시에만 사용한다. 또한, 각 디바이스(22,23)가 동시에 해당기능의 동작을 수행하지 않으므로 본 발명에서는 각 디바이스들(22,23)에게 메모리부(25)의 각 1Kbyte의 고정영역을 할당하고, 나머지 영역을 공유하도록 논리부(24)를 통해 제어한다.First, the CPU 21 designates not only the data of the necessary operation command for each of the devices 22 and 23, but also an address for memory use. For example, when the CPU 21 allocates the address of the third device 22 from 0 to 1FFFFFH and the address of the fourth device 23 from 200000H to 3FFFFFH, An address of 2 Mbyte is allocated. Of these, only 1 Kbyte is always used for the third device 22, and 1 Kbyte is always used for the fourth device 23 as well. Thus, the memory unit 25 has a fixed area where each device 22, 23 is always used. The areas excluding 1 Kbytes in each of the devices 22 and 23 are not always used by the third and fourth devices 22 and 23 but are used only by the CPU 21 when performing the corresponding function. In addition, since each of the devices 22 and 23 does not perform the corresponding function at the same time, in the present invention, each 1Kbyte fixed area of the memory unit 25 is allocated to each of the devices 22 and 23, Through the logic unit 24.

즉, 제3디바이스(22)가 그래픽 프로세서(Graphic Processor)이고, 제4디바이스(23)가 MPEG 디코더인 경우, CPU(21)에서 그래픽을 띄우라는 명령이 제3디바이스(22)로 인가되면, 제3디바이스(22)의 그래픽 프로세서는 논리부(24)를 통해 메모리부(25)의 고정영역과 공유영역을 사용하여 그래픽 프로세싱을 수행하여 화면상에 그래픽을 띄운다. 한편, CPU(21)에서 MPEG디코더인 제4디바이스(23)로 명령을 인가하면, MPEG디코더는 논리부(24)를 통해 메모리부(25)의 고정영역과 공유영역을 사용하여 MPEG명령을 수행한다. 여기에서, MPEG데이터를 처리하는 동안에는 메모리부(25)의 공유영역에 저장된 그래픽 데이터는 필요 없게 된다.That is, when the third device 22 is a graphic processor and the fourth device 23 is an MPEG decoder, when an instruction to display a graphic on the CPU 21 is applied to the third device 22 The graphics processor of the third device 22 performs graphic processing using the fixed area and the shared area of the memory part 25 via the logic part 24 to display graphics on the screen. On the other hand, when a command is applied from the CPU 21 to the fourth device 23 as an MPEG decoder, the MPEG decoder performs an MPEG command using the fixed area and the shared area of the memory part 25 through the logic part 24 do. Here, during the processing of the MPEG data, the graphic data stored in the shared area of the memory unit 25 becomes unnecessary.

이때, 논리부는 그래픽 프로세서와 MPEG 디코더가 내놓는 신호에 의해 해당되는 메모리의 어드레스에 데이터를 읽고 쓰는 역할을 한다.At this time, the logic unit reads and writes data to the address of the corresponding memory by the signals output by the graphics processor and the MPEG decoder.

상술한 바와 같이, 본 발명은 셋탑박스에 사용되는 메모리 공유 장치를 제공하여 메모리의 사용량을 줄임과 동시에 메모리 영역을 공유하므로써 보다 효율적으로 사용할 수 있는 효과를 갖는다.As described above, the present invention provides a memory sharing device used in a set-top box, thereby reducing the amount of memory used and sharing the memory area.

Claims (2)

다수의 디바이스를 위한 메모리장치에 있어서, 전반적인 제어를 하고, 필요한 기능에 대한 명령을 출력하는 CPU; 상기 CPU에서 출력되는 명령을 입력받아 해당 기능을 수행하는 다수의 디바이스; 상기 다수의 디바이스에 대한 각각의 고정영역과 다수의 디바이스들이 공유하는 공유영역으로 할당되어 있는 단일 메모리부; 및 상기 다수의 디바이스가 상기 단일 메모리부에 할당된 공유영역을 공유하여 데이터를 기록 및 독출하도록 제어하는 논리부를 포함하는 메모리 공유 장치.1. A memory device for a plurality of devices, comprising: a CPU for performing overall control and outputting commands for necessary functions; A plurality of devices for receiving a command output from the CPU and performing a corresponding function; A single memory unit allocated to each fixed area for the plurality of devices and a shared area shared by the plurality of devices; And a logic unit for controlling the plurality of devices to share and share data allocated to the single memory unit. 제1항에 있어서, 상기 CPU는 상기 다수의 디바이스들이 상기 메모리부의 공유영역을 동시에 사용하지 않도록 명령을 출력하는 것을 특징으로 하는 메모리 공유 장치.The memory sharing apparatus according to claim 1, wherein the CPU outputs a command such that the plurality of devices do not simultaneously use the shared area of the memory unit.
KR1019960046904A 1996-10-18 1996-10-18 Apparatus of owning a memory jointly KR100219160B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960046904A KR100219160B1 (en) 1996-10-18 1996-10-18 Apparatus of owning a memory jointly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960046904A KR100219160B1 (en) 1996-10-18 1996-10-18 Apparatus of owning a memory jointly

Publications (2)

Publication Number Publication Date
KR19980027977A KR19980027977A (en) 1998-07-15
KR100219160B1 true KR100219160B1 (en) 1999-09-01

Family

ID=19478095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960046904A KR100219160B1 (en) 1996-10-18 1996-10-18 Apparatus of owning a memory jointly

Country Status (1)

Country Link
KR (1) KR100219160B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930011764U (en) * 1991-11-01 1993-06-25 삼성전자 주식회사 Control device for simultaneous access of shared memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930011764U (en) * 1991-11-01 1993-06-25 삼성전자 주식회사 Control device for simultaneous access of shared memory

Also Published As

Publication number Publication date
KR19980027977A (en) 1998-07-15

Similar Documents

Publication Publication Date Title
US7533196B2 (en) Semiconductor integrated circuit device
US5977995A (en) Computer system for displaying video and graphical data
US6499086B2 (en) Processor with decompressed video bus
US20060140036A1 (en) Memory controller, display controller, and memory control method
KR100219160B1 (en) Apparatus of owning a memory jointly
JPH0425554B2 (en)
KR19990062876A (en) Set Top Box Integrated Circuits and Integration Methods
JP4826030B2 (en) Video signal generating apparatus and navigation apparatus
JP2002312233A (en) Signal processing device
JP4571255B2 (en) Control device
KR0155527B1 (en) Pc interfacing method of multi-media board and its apparatus
KR100308118B1 (en) Amplifier Audio Decoder
KR100469284B1 (en) Device for controling buffer bank of digital TV
JPH0471222B2 (en)
KR19980054412A (en) Graphic system improves the bottleneck of single memory structure
JP4376876B2 (en) Semiconductor integrated circuit device
KR100526531B1 (en) Address Decoding Circuit of Memory Device
JPH03196189A (en) Image signal processor
JP3322993B2 (en) Information processing device
JPS59223880A (en) Picture input device
JPH07114791A (en) Access circuit of dual port memory
JPS61184587A (en) Image display controller
JPS6289151A (en) Microcomputer unit
KR20020028533A (en) Multiple video input device
JPH04312134A (en) Information processor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080529

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee