NL166156C - Halfgeleiderinrichting bevattende ten minste een op een halfgeleidersubstraatlichaam aangebrachte halfge- leiderlaag met ten minste een isolatiezone, welke een in de halfgeleiderlaag verzonken isolatielaag uit door plaatselijke thermische oxydatie van het half- geleidermateriaal van de halfgeleiderlaag gevormd isolerend materiaal bevat en een werkwijze voor het vervaardigen daarvan. - Google Patents

Halfgeleiderinrichting bevattende ten minste een op een halfgeleidersubstraatlichaam aangebrachte halfge- leiderlaag met ten minste een isolatiezone, welke een in de halfgeleiderlaag verzonken isolatielaag uit door plaatselijke thermische oxydatie van het half- geleidermateriaal van de halfgeleiderlaag gevormd isolerend materiaal bevat en een werkwijze voor het vervaardigen daarvan.

Info

Publication number
NL166156C
NL166156C NL7107039.A NL7107039A NL166156C NL 166156 C NL166156 C NL 166156C NL 7107039 A NL7107039 A NL 7107039A NL 166156 C NL166156 C NL 166156C
Authority
NL
Netherlands
Prior art keywords
semiconductor layer
semiconductor
countersunk
insulation
insulating material
Prior art date
Application number
NL7107039.A
Other languages
English (en)
Dutch (nl)
Other versions
NL166156B (nl
NL7107039A (es
Original Assignee
Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Nv filed Critical Philips Nv
Priority to NL7107039.A priority Critical patent/NL166156C/xx
Priority to CA142,386A priority patent/CA975467A/en
Priority to AU42414/72A priority patent/AU473149B2/en
Priority to US05/254,604 priority patent/US4272776A/en
Priority to DE2224634A priority patent/DE2224634C2/de
Priority to GB2370072A priority patent/GB1393123A/en
Priority to CH753372A priority patent/CH555088A/xx
Priority to BE783737A priority patent/BE783737A/xx
Priority to SE7206614A priority patent/SE382281B/xx
Priority to AT439472A priority patent/AT341000B/de
Priority to IT24612/72A priority patent/IT955675B/it
Priority to ES403027A priority patent/ES403027A1/es
Priority to AR242127A priority patent/AR193866A1/es
Priority to JP47049965A priority patent/JPS5236394B1/ja
Priority to BR3232/72A priority patent/BR7203232D0/pt
Priority to FR7218312A priority patent/FR2138904B1/fr
Publication of NL7107039A publication Critical patent/NL7107039A/xx
Priority to ES417610A priority patent/ES417610A1/es
Priority to US05/539,782 priority patent/US3947299A/en
Priority to JP4463577A priority patent/JPS52144985A/ja
Priority to JP4463477A priority patent/JPS52144984A/ja
Publication of NL166156B publication Critical patent/NL166156B/xx
Application granted granted Critical
Publication of NL166156C publication Critical patent/NL166156C/xx

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
NL7107039.A 1971-05-22 1971-05-22 Halfgeleiderinrichting bevattende ten minste een op een halfgeleidersubstraatlichaam aangebrachte halfge- leiderlaag met ten minste een isolatiezone, welke een in de halfgeleiderlaag verzonken isolatielaag uit door plaatselijke thermische oxydatie van het half- geleidermateriaal van de halfgeleiderlaag gevormd isolerend materiaal bevat en een werkwijze voor het vervaardigen daarvan. NL166156C (nl)

Priority Applications (20)

Application Number Priority Date Filing Date Title
NL7107039.A NL166156C (nl) 1971-05-22 1971-05-22 Halfgeleiderinrichting bevattende ten minste een op een halfgeleidersubstraatlichaam aangebrachte halfge- leiderlaag met ten minste een isolatiezone, welke een in de halfgeleiderlaag verzonken isolatielaag uit door plaatselijke thermische oxydatie van het half- geleidermateriaal van de halfgeleiderlaag gevormd isolerend materiaal bevat en een werkwijze voor het vervaardigen daarvan.
CA142,386A CA975467A (en) 1971-05-22 1972-05-17 Semiconductor isolation structures and method of manufacturing same
US05/254,604 US4272776A (en) 1971-05-22 1972-05-18 Semiconductor device and method of manufacturing same
AU42414/72A AU473149B2 (en) 1971-05-22 1972-05-18 Semiconductor device and method of manufacturing same
IT24612/72A IT955675B (it) 1971-05-22 1972-05-19 Dispositivo semiconduttore e metodo per la fabbricazione dello stesso
GB2370072A GB1393123A (en) 1971-05-22 1972-05-19 Semiconductor device manufacture
CH753372A CH555088A (de) 1971-05-22 1972-05-19 Halbleiteranordnung und verfahren zu deren herstellung.
BE783737A BE783737A (fr) 1971-05-22 1972-05-19 Dispositif semiconducteur et procede de fabrication de ce dispositif
SE7206614A SE382281B (sv) 1971-05-22 1972-05-19 Halvledaranordning innefattande minst ett forsenkt isoleringsskikt vilket atminstone lokalt grensar till ett inbeddat isoleringsskikt och sett for att tillverka densamma.
AT439472A AT341000B (de) 1971-05-22 1972-05-19 Halbleiteranordnung mit in dem halbleiter versenkter schicht aus isoliermaterial und verfahren zu deren herstellung
DE2224634A DE2224634C2 (de) 1971-05-22 1972-05-19 Verfahren zur Herstellung einer Halbleiteranordnung
ES403027A ES403027A1 (es) 1971-05-22 1972-05-20 Un dispositivo semiconductor.
AR242127A AR193866A1 (es) 1971-05-22 1972-05-22 Dispositivo semiconductor y metodo para su fabricacion
JP47049965A JPS5236394B1 (es) 1971-05-22 1972-05-22
BR3232/72A BR7203232D0 (pt) 1971-05-22 1972-05-22 Um dispositivo semicondutor e processo de fabricacao do mesmo
FR7218312A FR2138904B1 (es) 1971-05-22 1972-05-23
ES417610A ES417610A1 (es) 1971-05-22 1973-08-06 Un metodo de fabricacion de un dispositivo semiconductor.
US05/539,782 US3947299A (en) 1971-05-22 1975-01-09 Method of manufacturing semiconductor devices
JP4463577A JPS52144985A (en) 1971-05-22 1977-04-20 Method of producing semiconductor device
JP4463477A JPS52144984A (en) 1971-05-22 1977-04-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7107039.A NL166156C (nl) 1971-05-22 1971-05-22 Halfgeleiderinrichting bevattende ten minste een op een halfgeleidersubstraatlichaam aangebrachte halfge- leiderlaag met ten minste een isolatiezone, welke een in de halfgeleiderlaag verzonken isolatielaag uit door plaatselijke thermische oxydatie van het half- geleidermateriaal van de halfgeleiderlaag gevormd isolerend materiaal bevat en een werkwijze voor het vervaardigen daarvan.

Publications (3)

Publication Number Publication Date
NL7107039A NL7107039A (es) 1972-11-24
NL166156B NL166156B (nl) 1981-01-15
NL166156C true NL166156C (nl) 1981-06-15

Family

ID=19813232

Family Applications (1)

Application Number Title Priority Date Filing Date
NL7107039.A NL166156C (nl) 1971-05-22 1971-05-22 Halfgeleiderinrichting bevattende ten minste een op een halfgeleidersubstraatlichaam aangebrachte halfge- leiderlaag met ten minste een isolatiezone, welke een in de halfgeleiderlaag verzonken isolatielaag uit door plaatselijke thermische oxydatie van het half- geleidermateriaal van de halfgeleiderlaag gevormd isolerend materiaal bevat en een werkwijze voor het vervaardigen daarvan.

Country Status (16)

Country Link
US (1) US4272776A (es)
JP (3) JPS5236394B1 (es)
AR (1) AR193866A1 (es)
AT (1) AT341000B (es)
AU (1) AU473149B2 (es)
BE (1) BE783737A (es)
BR (1) BR7203232D0 (es)
CA (1) CA975467A (es)
CH (1) CH555088A (es)
DE (1) DE2224634C2 (es)
ES (2) ES403027A1 (es)
FR (1) FR2138904B1 (es)
GB (1) GB1393123A (es)
IT (1) IT955675B (es)
NL (1) NL166156C (es)
SE (1) SE382281B (es)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4396933A (en) * 1971-06-18 1983-08-02 International Business Machines Corporation Dielectrically isolated semiconductor devices
US3955269A (en) * 1975-06-19 1976-05-11 International Business Machines Corporation Fabricating high performance integrated bipolar and complementary field effect transistors
US3961999A (en) * 1975-06-30 1976-06-08 Ibm Corporation Method for forming recessed dielectric isolation with a minimized "bird's beak" problem
FR2408914A1 (fr) * 1977-11-14 1979-06-08 Radiotechnique Compelec Dispositif semi-conducteur monolithique comprenant deux transistors complementaires et son procede de fabrication
JPS54142688A (en) * 1978-04-28 1979-11-07 Shimada Burasuto Kougiyou Kk Inner surface machining method and device of pipe
US4238278A (en) * 1979-06-14 1980-12-09 International Business Machines Corporation Polycrystalline silicon oxidation method for making shallow and deep isolation trenches
USRE32090E (en) * 1980-05-07 1986-03-04 At&T Bell Laboratories Silicon integrated circuits
US4353086A (en) * 1980-05-07 1982-10-05 Bell Telephone Laboratories, Incorporated Silicon integrated circuits
US4467312A (en) * 1980-12-23 1984-08-21 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor resistor device
GB2104722B (en) * 1981-06-25 1985-04-24 Suwa Seikosha Kk Mos semiconductor device and method of manufacturing the same
NL8203323A (nl) * 1982-08-25 1984-03-16 Philips Nv Geintegreerde weerstand.
US4637125A (en) * 1983-09-22 1987-01-20 Kabushiki Kaisha Toshiba Method for making a semiconductor integrated device including bipolar transistor and CMOS transistor
US4583282A (en) * 1984-09-14 1986-04-22 Motorola, Inc. Process for self-aligned buried layer, field guard, and isolation
US4574469A (en) * 1984-09-14 1986-03-11 Motorola, Inc. Process for self-aligned buried layer, channel-stop, and isolation
JPH0779133B2 (ja) * 1986-06-12 1995-08-23 松下電器産業株式会社 半導体装置の製造方法
US5023690A (en) * 1986-10-24 1991-06-11 Texas Instruments Incorporated Merged bipolar and complementary metal oxide semiconductor transistor device
US4737468A (en) * 1987-04-13 1988-04-12 Motorola Inc. Process for developing implanted buried layer and/or key locators
US4951115A (en) * 1989-03-06 1990-08-21 International Business Machines Corp. Complementary transistor structure and method for manufacture
US5139966A (en) * 1990-04-02 1992-08-18 National Semiconductor Corporation Low resistance silicided substrate contact
JPH04112565A (ja) * 1990-08-31 1992-04-14 Nec Corp 半導体抵抗素子及びその製造方法
US5504363A (en) * 1992-09-02 1996-04-02 Motorola Inc. Semiconductor device
EP1801855B1 (en) * 2005-12-22 2009-01-14 Freiberger Compound Materials GmbH Processes for selective masking of III-N layers and for the preparation of free-standing III-N layers or of devices
US7691734B2 (en) * 2007-03-01 2010-04-06 International Business Machines Corporation Deep trench based far subcollector reachthrough
DE102007029756A1 (de) * 2007-06-27 2009-01-02 X-Fab Semiconductor Foundries Ag Halbleiterstruktur zur Herstellung eines Trägerwaferkontaktes in grabenisolierten SOI-Scheiben
US9176173B2 (en) * 2011-11-28 2015-11-03 Texas Instruments Incorporated Method for detecting imperfect mounting of a rod-shaped metallic object in a metallic hollow shaft and a device
KR101874586B1 (ko) * 2012-08-06 2018-07-04 삼성전자주식회사 포토키를 이용한 반도체 소자의 제조 방법
US20190305128A1 (en) * 2018-04-03 2019-10-03 Vanguard International Semiconductor Corporation Semiconductor structure and method for forming the same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3461003A (en) * 1964-12-14 1969-08-12 Motorola Inc Method of fabricating a semiconductor structure with an electrically isolated region of semiconductor material
US3372063A (en) * 1964-12-22 1968-03-05 Hitachi Ltd Method for manufacturing at least one electrically isolated region of a semiconductive material
US3598664A (en) * 1964-12-29 1971-08-10 Texas Instruments Inc High frequency transistor and process for fabricating same
US3386865A (en) * 1965-05-10 1968-06-04 Ibm Process of making planar semiconductor devices isolated by encapsulating oxide filled channels
US3534234A (en) * 1966-12-15 1970-10-13 Texas Instruments Inc Modified planar process for making semiconductor devices having ultrafine mesa type geometry
FR1527898A (fr) * 1967-03-16 1968-06-07 Radiotechnique Coprim Rtc Agencement de dispositifs semi-conducteurs portés par un support commun et son procédé de fabrication
US3432792A (en) * 1967-08-03 1969-03-11 Teledyne Inc Isolated resistor for integrated circuit
US3607466A (en) * 1967-11-22 1971-09-21 Sony Corp Method of making semiconductor wafer
FR1601776A (fr) * 1967-12-05 1970-09-14 Sony Corp Procédé de fabrication de circuits semi-conducteurs intégrés et circuits ainsi obtenus
US3617822A (en) * 1967-12-05 1971-11-02 Sony Corp Semiconductor integrated circuit
US3649386A (en) * 1968-04-23 1972-03-14 Bell Telephone Labor Inc Method of fabricating semiconductor devices
US3648128A (en) * 1968-05-25 1972-03-07 Sony Corp An integrated complementary transistor circuit chip with polycrystalline contact to buried collector regions
US3702790A (en) * 1968-12-02 1972-11-14 Nippon Electric Co Monolithic integrated circuit device and method of manufacturing the same
US3659162A (en) * 1968-12-27 1972-04-25 Nippon Electric Co Semiconductor integrated circuit device having improved wiring layer structure
US3621346A (en) * 1970-01-28 1971-11-16 Ibm Process for forming semiconductor devices with polycrystalline diffusion pathways and devices formed thereby
US3703420A (en) * 1970-03-03 1972-11-21 Ibm Lateral transistor structure and process for forming the same
US3657612A (en) * 1970-04-20 1972-04-18 Ibm Inverse transistor with high current gain
US3865624A (en) * 1970-06-29 1975-02-11 Bell Telephone Labor Inc Interconnection of electrical devices
NL169936C (nl) * 1970-07-10 1982-09-01 Philips Nv Halfgeleiderinrichting omvattende een halfgeleiderlichaam met een althans ten dele in het halfgeleiderlichaam verzonken oxydepatroon.
US3736193A (en) * 1970-10-26 1973-05-29 Fairchild Camera Instr Co Single crystal-polycrystalline process for electrical isolation in integrated circuits
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
US3796613A (en) * 1971-06-18 1974-03-12 Ibm Method of forming dielectric isolation for high density pedestal semiconductor devices
GB1516304A (en) * 1974-07-25 1978-07-05 Dunlop Ltd Outflow meter

Also Published As

Publication number Publication date
FR2138904B1 (es) 1980-04-04
ATA439472A (de) 1977-05-15
DE2224634C2 (de) 1982-04-22
ES417610A1 (es) 1976-06-16
ES403027A1 (es) 1975-04-16
NL166156B (nl) 1981-01-15
JPS52144984A (en) 1977-12-02
NL7107039A (es) 1972-11-24
JPS5236394B1 (es) 1977-09-14
JPS52144985A (en) 1977-12-02
FR2138904A1 (es) 1973-01-05
AT341000B (de) 1978-01-10
CA975467A (en) 1975-09-30
AR193866A1 (es) 1973-05-31
IT955675B (it) 1973-09-29
SE382281B (sv) 1976-01-19
US4272776A (en) 1981-06-09
GB1393123A (en) 1975-05-07
CH555088A (de) 1974-10-15
BR7203232D0 (pt) 1973-08-09
DE2224634A1 (de) 1972-11-30
AU473149B2 (en) 1976-06-17
BE783737A (fr) 1972-11-20
AU4241472A (en) 1973-11-22

Similar Documents

Publication Publication Date Title
NL166156C (nl) Halfgeleiderinrichting bevattende ten minste een op een halfgeleidersubstraatlichaam aangebrachte halfge- leiderlaag met ten minste een isolatiezone, welke een in de halfgeleiderlaag verzonken isolatielaag uit door plaatselijke thermische oxydatie van het half- geleidermateriaal van de halfgeleiderlaag gevormd isolerend materiaal bevat en een werkwijze voor het vervaardigen daarvan.
NL151560B (nl) Werkwijze voor het vervaardigen van een halfgeleiderinrichting voorzien van een isolerende glaslaag en halfgeleiderinrichting vervaardigd volgens de werkwijze.
NL158655B (nl) Werkwijze voor het vervaardigen van een halfgeleiderinrichting omvattende een halfgeleiderlichaam met een vlakke, gelijkrichtende overgangszone, die begrensd wordt door een ringvormig passiverend gebied.
NL7802011A (nl) Werkwijze voor het vormen van, uit dielektrisch isolatiemateriaal bestaande gebieden in een struktuur van silicium en halfgeleiderinrich- ting vervaardigd volgens deze werkwijze.
NL175358C (nl) Veldeffekttransistor voor hoog vermogen en hoge werkspanning omvattende een schijfvormig lichaam van halfgeleidermateriaal en een door een isolatielaag van een oppervlak van het schijfvormig lichaam gescheiden stuurelektrode.
NL170901C (nl) Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
NL185483C (nl) Werkwijze voor het vervaardigen van een halfgeleidereenheid met veldeffecttransistors met geisoleerde poort van de verarmingssoort en de verrijkingssoort.
NL7604986A (nl) Werkwijze voor het vervaardigen van een halfgeleider- inrichting, en inrichting vervaardigd door toe- passing van de werkwijze.
NL7606929A (nl) Inrichting voor het geleiden van drukknoop- elementen.
NL7613893A (nl) Halfgeleiderinrichting met gepassiveerd opper- vlak, en werkwijze voor het vervaardigen van de inrichting.
NL158025B (nl) Werkwijze voor het vervaardigen van een halfgeleiderinrichting en halfgeleiderinrichting, vervaardigd volgens deze werkwijze.
NL176364C (nl) Werkwijze voor het isoleren van etheenoxyde.
NL171912C (nl) Werkwijze voor het vervaardigen van ijzerfoelie.
NL161922B (nl) Halfgeleiderinrichting bevattende een halfgeleider- lichaam met twee onderling gescheiden delen van een halfgeleiderschakelelement, die grenzen aan een opper- vlak van het halfgeleiderlichaam, en een door een isolerende laag van het oppervlak gescheiden elektrisch geleidende laag tegenover het halfgeleiderlichaam tussen de twee delen.
NL147789B (nl) Werkwijze voor het afzetten van een isolerende laag door verstuiven van materiaal uit een di-elektrische trefplaat, alsmede voorwerp, voorzien van een isolatielaag, verkregen volgens deze werkwijze.
NL148289B (nl) Werkwijze voor het bereiden van een glas en halfgeleiderinrichting, waarvan halfgeleider en elektroden althans gedeeltelijk zijn bedekt met een materiaal, verkregen door dit glas gedeeltelijk te kristalliseren.
NL162432B (nl) Inrichting voor het stoppen van het afsteekgat van een schachtoven.
NL151213B (nl) Werkwijze voor het vervaardigen van een planaire halfgeleiderinrichting, voorzien van een vrijwel uitsluitend uit palladium bestaande laag, alsmede de aldus vervaardigde halfgeleiderinrichting.
NL169121C (nl) Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een halfgeleiderlichaam, dat aan een oppervlak is voorzien van een althans ten dele in het halfgeleiderlichaam verzonken, door thermische oxydatie gevormd oxydepatroon.
NL164157C (nl) Geintegreerde halfgeleiderschakeling van het ladings- gekoppelde type en werkwijze voor het vervaardigen van een dergelijke halfgeleiderschakeling.
NL140363B (nl) Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een geleidend kanaal en halfgeleiderinrichting vervaardigd door toepassing van de werkwijze.
NL147884B (nl) Werkwijze voor de vervaardiging van halfgeleiderinrichtingen met een vlak systeem van een of meer geleidende en isolerende lagen.
NL169802C (nl) Werkwijze voor het vervaardigen van een door dielektrisch materiaal geisoleerde, geintegreerde halfgeleiderschakeling.
NL7606603A (nl) Warmteisolatieplaat en werkwijze en inrichting voor het vervaardigen van een dergelijke plaat.
NL7403470A (nl) Werkwijze voor het vervaardigen van een half- geleiderinrichting met een in een halfgelei- derlichaam verzonken isolatielaag en halfge- leiderinrichting vervaardigd volgens deze werkwijze.

Legal Events

Date Code Title Description
V1 Lapsed because of non-payment of the annual fee