KR980012861A - 트랜스 콘덕턴스를 이용한 차단 주파수 안정화 장치 - Google Patents

트랜스 콘덕턴스를 이용한 차단 주파수 안정화 장치 Download PDF

Info

Publication number
KR980012861A
KR980012861A KR1019960028195A KR19960028195A KR980012861A KR 980012861 A KR980012861 A KR 980012861A KR 1019960028195 A KR1019960028195 A KR 1019960028195A KR 19960028195 A KR19960028195 A KR 19960028195A KR 980012861 A KR980012861 A KR 980012861A
Authority
KR
South Korea
Prior art keywords
terminal
transconductance
transistor
drain terminal
drain
Prior art date
Application number
KR1019960028195A
Other languages
English (en)
Other versions
KR100187200B1 (ko
Inventor
김천섭
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960028195A priority Critical patent/KR100187200B1/ko
Priority to CA002209666A priority patent/CA2209666C/en
Priority to JP09183935A priority patent/JP3095137B2/ja
Priority to IN1301CA1997 priority patent/IN192576B/en
Priority to DE69728328T priority patent/DE69728328T2/de
Priority to EP97305117A priority patent/EP0818884B1/en
Priority to RU97111586A priority patent/RU2146414C1/ru
Priority to CN97115960A priority patent/CN1076143C/zh
Priority to US08/892,027 priority patent/US5880641A/en
Publication of KR980012861A publication Critical patent/KR980012861A/ko
Application granted granted Critical
Publication of KR100187200B1 publication Critical patent/KR100187200B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
    • H03H11/0472—Current or voltage controlled filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
    • H03H11/0466—Filters combining transconductance amplifiers with other active elements, e.g. operational amplifiers, transistors, voltage conveyors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

본 발명은 트랜스 콘덕턴스를 이용한 차단 주파수 안정화 장치에 관한 것으로, 보다 상세하게는 필터 회로를 집적 회로(Intergrated Circuit. 이하 IC)에 내장시 온도, 제조 공정 및 전원 전압의 변동에 관계없이 안정된 주파수 특성을 갖도록 하는 트랜스 콘덕턴스를 이용한 차단 주파수 안정화 장치에 관한 것이다.
이를 위한 본 발명은 소정의 설정된 주파수 대역만을 통과시키는 필터부(100)와, 상기 필터부(17)의 트랜스콘덕턴스를 설정하는 트랜스 콘덕턴스 설정부(200)와. 상기 트랜스 콘덕턴스 설정부(200)의 트랜스 콘덕턴스를 제어하는 외부 제어부(300)로 구성한다.

Description

트랜스 콘덕턴스를 이용한 차단 주파수 안정화 장치
본 발명은 트랜스 콘덕턴스를 이용한 차단 주파수 안정화 장치에 관한 것으로, 보다 상세하게는 필터 회로를 집적 회로(Intergrated Circuit, 이하 IC)에 내장시 온도, 제조 공정 및 전원 전압의 변동에 관계없이 안정된 주파수 특성을 갖도록 하는 트랜스 콘덕턴스를 이용한 차단 주파수 안정화 장치에 관한 것이다.
도 1A는 종래 기술에 따른 스위치(1)와 캐패시터(CR)로 저항을 구현한 필터 회로의 개념도이며. 도 18는 도 1A의 등가 회로도로서, 여기서 스위치는 소정의 주파수에 따라 온/오프되는 주파수를 갖는 스위치를 의미 한다.
도 IC는 도 1A를 이용한 실제 필터 회로도로서, 트랜지스터 Q1, Q2의 게이트 단자에 서로 역위상의 클럭 신호를 인가하여 상기 트랜지스터 Q1,Q2를 서로 배타적으로 온/호프시킴으로써 입력 전압 V1을 충방전시켜 필터링된 주파수 전압 V2를 얻는 회로이다.
도 2A는 도 1A를 이용하여 구현한 필터 회로의 실시예로서, 입력 전압 V1을 제어하는 저항 R1과. 상기 저항 R1으로부터 발생되는 신호를 증폭하여 출력 전압 VOUT을 출력하는 연산 증폭기(Operatienal Amplifier 이하 OP엠프)(2)와, 상기 OP엠프(2)의 출력 가운데 필터링할 주파수의 전압을 궤환시켜 제거하는 캐패시터 C1으로 구성된다.
도 2B는 도 1A를 이용하여 구현한 필더 회로의 또다른 실시 예로서, 입력전압 V1을 소정의 주파수로 샘플링하는 스위치(1)와, 상기 스위치(1)에 입력되는 전압을 충방전하는 캐패시터 CR과, 상기 스위치(1)로부터 발생되는 신호를 증폭하여 출력 전압 VOUT을 출력하는 OP엠프(3)와, 상기 OP엠프(3)의 출력 가운데 필터링할 주파수의 전압을 궤환시켜 제거하는 캐패시터 C2로 구성된다.
이와같이 구성된 종래의 필터 회로를 설명하면 다음과 같다.
도 1A∼도 2B에 도시된 바와 같이, 입력되는 신호를 소정의 주파수로 스위칭하는 스위치(1)에 입력되는 전압을 충방전하는 캐패시터 CR는 저항 R과의 수식이 성립된다. 여기서 FC는 스위치 주파수 즉 샘플링 주파수를 의미한다.
따라서. 상기 도먼 도 2A 및 도 2B의 필터 회로를 IC에 내장시키게 되면 제조 공정상의 오차로 인하여 저항과 캐패시터가 각각 ±20%의 오차를 발생하므로 스위치 주파수 즉 샘플링 주파수 FC를 변화시켜 원하는 필터 회로의 차단 주파수를 얻을 수 있다. 여기서 상기 샘플링 주파수는 입력 신호가 갖는 주파수에 대하여 최소 2배 이상이어야 한다
그러나, 이와 같은 종래의 집적 회로에 내장된 필터 회로는 스위칭 주파수 FC를 무한정으로 증가시킬 수는 없으므로 그 적용 범위가 저주파 필터로 제한되며 또한 스위칭 주파수에서 필연적으로 발생되는 노이즈로 인하여 회로의 불안정성이 초래되는 문제점이 있었다. 따라서. 본 발명의 목적은 이와같은 종래의 문제점을 감안하여 필터 회로를 IC에 내장시 클럭 주파수에 의한 노이즈, 온도, 제조 공정 및 전원 전압의 변동에 무관하게 안정된 주파수 특성을 갖도록 하기 위한 것으로. 특히 고주파 등에 주로 사용되고 있는 트랜스 콘덕턴스를 이용한 트랜스 콘덕턴스를 이용한 차단 주파수 안정화 장치를 제공함에 있다.
이와같온 본 발명의 목적을 달성하기 위한 트랜스 콘덕턴스를 이용한 차단 주파수 안정화 장치는 IC 내부에 내장된 소정외 설정된 주파수·대역만을 통과시키는 필터부와. 상기 필터부의 트랜스 콘덕턴스를 제어하는 트랜스 콘덕턴스 설정부와. IC 외부에 설치되어 상기 트랜스 콘덕턴스 설정부의 트랜스 콘덕턴스를 제어하는 제어 수단을 포함하는 것을 특징으로 한다.
도 1A는 종래 기술에 따른 스위치와 캐패시터로 저항을 구현한 필터 회로의 개념도.
도 1B는 도 1A의 등가 회로도.
도 IC는 도 1A를 이용한 실제 회로도.
도 2A는 도 1A를 이용하여 구현한 필터 회로의 실시예.
도 2B는 도 1A를 이용하여 구현한 필터 회로의 또다른 실시예.
도 3은 본 발명에 따른 트랜스 콘덕턴스를 이용한 차단 주파수 안정화 장치의 구성을 나타낸 블록도.
도 4는 도 3의 트랜스 콘덕턴스 설정부 및 외부 제어부의 일실시예를 나타낸 회로도이다.
*도면의 주요부분에 대한 부호의 설명
10 : 트랜스 콘덕턴스 20,211.231,241 : OP엠프
30 : 캐패시터 100 : 필터부
200 : 트랜스 콘덕턴스 설정부 210 : 바이어스 전압 인가부
220 : 커런트 미러부 23D : 제 1 트랜스 콘덕턴스 제어부
240 : 제2트랜스 콘덕턴스 제어부 250 : 트랜스 콘덕턴스
300 : 외부 제어부 Q1,Q2,Q3,Q4Q5,Q6,Q7,Q8,Q9,Q10
: 트랜지스터
Rl,R2,R3,R4 : 저항 Q7 : 제 1 트랜스 콘덕턴스
Q8 : 제 2 트랜스 콘덕턴스
이하 본 발명에 따른 트랜스 콘덕턴스를 이용한 차단 주파수 안정화 장치를 상세히 설명하면 다음과 같다.
도 3는 본 발명에 따른 트랜스 콘덕턴스를 이용한 차단 주파수 안정화 장치와 구성을 나타낸 블록도로서, 소정의 설정된 주파수 대역만을 통과시키는 필터부(170)와. 상기 필터부(100)의 트랜스 콘덕턴스를 설정하는 트랜스 콘덕턴스설정부(200)와, 상기 트랜스 콘덕턴스 설정부(270)의 트랜스 콘덕턴스를 제어하는 제어 수단인 외부 제어부(700)로 구성한다.
여기서. 상기 필터부(100)는 흐르는 전류에 따라 저항값을 변화시키는 트랜스 콘덕턴스(10)와, 상기 트랜스 콘덕턴스(10)로부터 발생되는 신호를 입력받아 증폭하는 OP앰프(20)와, 상기 OP앰프(20)의 출력 가운데 설정된 주파수 대역 이와의 신호를 궤한시키는 캐패시터(30)로 구성한다.
여기서, 상기 트랜스 콘덕턴스 설정부(207)는 르랜스 콘덕턴스를 동작시키기 위한 바이어스 전압을 설정하는 바이어스 전압 인가부(210)과. 전원 전압(VDD)을 인가받아 2개의 출력 단자 A, B에 같은 양의 전류를 출력 하는 커런트 미러부(220)와, 상기 커런트 미러부(220)의 출력 단자 A,B에 접속되어 2개의 트렌스 콘덕턴스 Q7,Q8를 제어하며 상기 필터부(100)의 트랜스 콘덕턴스(10)에 동작 전압은 인가하는 제 2 트랜스 콘덕턴스 제어부(230)와, 상기 커런트 미러부(220)와 한 출력 단자인 노드 B에 접속되어 흐르는 전류를 분기 및 제어함으로써 트랜스 콘덕턴스 Q7,Q8를 제어하는 제 1 트랜스 콘덕턴스 제어부(240)로 구성한다.
여기서, 상기 바이어스 전압 인가부(210)는 반전 단자(-)에 소정의 직류 전압이 입력되고 비반전 단자(+)는 서로 직렬 연결된 저항 R1,R2,R3를 거쳐 접지되며 출력 단자는 트랜지스터 Q9의 게이트 단자에 접속되는 OP엠프(211)와, 게이트 단자가 상기 OP엠프(211)의 출력 단자에 접속되고 소오스 단자가 전원 전압(VDD)에 접속되며 드레인 단자가 저항 R4를 거쳐 상기 OP엠프(211)의 비반전 단자에 접속되는 트랜지스터 Q9으로 구성 한다.
여기서, 상기 커런트 미러부(220)는 소오스 단자가 전원 전압에 접속되고 게이트 단자가 트랜지스터 Q2의 게이트 단자에 접속되며 드레인 단자가 트랜지스터 Q3의 소오스 단자에 접속되는 트랜지스터 Q1와 게이트 단자가 상기 트랜지스터 Q1의 게이트 단자 밋 자신의 드레인 합자에 공통 접속되며 소오스 단자가 전원 전압에 접속되고 드레인 단자가 트랠지스터 Q4의 소오스 단자에 접속되는 트랜지스터 Q2와. 소오스 단자가 상기 트랜지스터 Q1의 드레인 단자에 접속되며 게이트 단자가 트랜지스터 Q4의 게이트 단자에 접속되고 드레인 단자가 OP엠프(231)의 비반전 단자(+)인 노드 A에 접속되는 트랜지스터 Q3와, 게이트 단자가 상기 트랜지스터 Q3의 게이트 단자 및 자신의 드레인 단자에 접속되며 소오스 단자가 상기 트랜지스터 Q2의 드레인 단자에 접속되고 드레인 단자가 OP엠프(231)의 반전 단자(-)인 노드 B에 접속되는 트랜지스터 Q4로 구성한다.
여기서, 상기 제 2 트랜스 콘덕턴스 제어부(237)는 비반전 단자(+)가 상기 트랜지스터 Q3의 드레인 단자에 접속되며 반전 단자(-)가 상기 트랜지스터 Q4의 드레인 단자에 접속되고 출력 단자가 상기 필터부(107)의 트랜스 콘덕턴스(17)의 게이트 단자에 접속되는 OP엠프(231)와, 드레인 단자가 상기 트랜지스터 Q3의 드레인 단자 및 상기 OP엠프(231)의 비반전 단자에 공통 접속되며 게이트 단자가 상기 OP엠프(231)의 출력 단자 및 트랜지스터 Q6의 게이트 단자에 공통 접속되고 소오스 단자가 트랜지스터 Q7의 드레인 단자에 접속되는 트랜지스터 Q5와, 게이트 단자가 상기 OP엠프(231)의 출력 단자 및 트랜지스터 Q5의 게이트 단자에 공통 접속되며 드레인 단자가 상기 트랜지스터 Q4의 드레인 단자 및 상기 QP엠프(231)의 반전 단자에 공통 접속되고 소오스 단자가 트랜지스터 Q8의 드레인 단자에 접속되는 트랜지스터 Q6로 구성한다.
여기서, 상기 제 1 트랜스 콘덕턴스 제어부(240)는 소오스 단자가 노드 B인 트랜지스터 Q4의 드레인 단자에 접속되며 게이트 단자가 OP엠프(241)와 출력 단자에 접속되고 드레인 단자가 외부 저항 R의 일측에 접속되는 트랜지스터 Q10과, 비반전 단자가 트랜스 콘덕턴스를 제어하기 위한 외부 전압 인가 단자(E)에 접속되고 반전 단자가 상기 트랜지스터 Q10의 드레인 단자에 접속되며 출력 단자가 상기 트랜지스터 Q10의 게이트 단자 에 접속되는 OP엠프(241)로 구성한다.
여기서, 상기 트랜스 콘덕턴스부(250)는 게이트 단자가 상기 트랜지스터 Q9의 드레인 단자에 접속되며 드레인 단자가 상기 트랜지스터 Q5의 소오스 단자에 접속되고 소오스 단자가 접지되는 제 1 트랜스 콘덕턴스 Q7과 게이트 단자가 상기 직렬 연결된 저항 Rl,R2의 공통 접속점인 노드 C에 접속되며 드레인 단자가 상기 트랜지스터 Q6의 소오스 단자에 접속되고 소오스 단자가 접지되는 제 2 트랜스 콘덕턴스 Q8로 구성한다.
이와같이 구성된 본 발명에 따른 트랜스 콘덕턴스를 이용한 차단 주파수 안정화 장치를 상세히 설명하면 다음과 같다.
도 3에 도시된 바와 같이, 필터부(100)와 트랜스 콘덕턴스 설정부(200)를 IC내에 내장한 후 외부 제어부(300)의 외부 저항 R과 외부 전압 인가 단자(E)를 IC외부에 설치하여 트랜스 콘덕턴스(gm)를 다음과 같이 제어함으로써 IC내에 필터를 구성할 때 발생되는 온도, 전원 변동 및 제조 공정상의 오차와 무관하게 안정된 원하는 차단 주파수를 얻을 수가 있다.
먼저, IC내에 내장된 트랜스 콘덕턴스 설정부(200)의 모스 트랜지스터로 구성된 트랜스 콘덕턴스(gm)를 동작시키기 위하여 바이어스 전압 인가부(210)의 OP엠프(211)와 반전 단자(-)에 2.5볼트를 인가한다.
따라서, OP엠프의 특성에 의하여 비반전 단자(+)도 2.5볼트가 되므로 서로 직렬 연결된 저항의 각 단의 전압은 각각의 저항비로 분압되어 노드 C는 3볼트가 되고, 노드 D는 2볼트가 된다. 상기 노드 C와 노드 D로부터 발생된 전압은 각각 제 1 트랜스 콘덕턴스 Q7과 제 2 트랜스 콘덕턴스 Q8의 게이트 단자에 인가된다.
상기 제 1 트랜스 콘덕턴스 Q7과 제 2 트랜스 콘덕턴스 Q8는 동일 특성의 트랜지스터이고 각각의 게이트단자에 인가된 전압이 1볼트의 차이를 가지므로 제 1 트랜스 콘덕턴스인 Q7에 흐르는 전류인 I2가 제 2 트랜스 콘덕턴스인 Q8에 흐르는 전류인 I3보다 크게 되어 노드 A의 전압이 노드 B의 전압보다 크게 된다.
여기서, 상기 트랜지스터 Q7과 Q8에 흐르는 전류는 2단으로 구성된 커런트 미러부(220)의 두 개의 출력 단자인 노드 A와 노드 B로부터 공급된다.
이때, 상기 노드 A의 전압과 노드 B의 전압차를 보상하기 위하여 노드 A의 전압과 노드 B의 차전압이 OP엠프(231)에 의하여 증폭되어 출력 단자에 출력되므로 상기 출력 단자에 접속된 트랜지스터 Q5, Q6의 게이트 단자의 전압도 증가하게 된다.
즉, 트랜지스터 Q5,Q6의 게이트 단자의 전압이 증가되므로 상기 트랜지스터 Q5,Q6의 소오스 단자의 전압도 문턱 전압만큼의 차이를 가지면서 증가하게 된다.
그러므로 트랜지스터 Q7, Q8의 드레인 단자와 소오스 단자사이의 전압인 VDS가 증가하게 되어 트랜스 콘덕턴스 gm=βVDS의 관계식에 의하여 트랜스 콘덕턴스 즉 전류도 증가하게 된다.
즉, 트랜스 콘덕턴스는 저항의 역수이기 때문에 트랜스 콘덕턴스를 가변시킬 수 있다는 것은 저항값을 원하는 값으로 제어할 수 있다는 것을 의미하므로 트랜스 콘덕턴스 설정부(200)의 출력 단자인 OP엠프(231)의 출력 단자를 필터부(107)의 트랜스 콘덕턴스(10)의 게이트 단자에 접속함으로써 필터부(100)의 트랜스 콘덕턴스를 원하는 값으로 가변시켜 필터부(100)에 구성된 캐패시터와 용량값이 ±20%로 변화되더라도 안정된 필터 회로를 구성할 수 있다는 것을 의미한다.
여기서, 트랜스 콘덕턴스를 원하는 값으로 가변시키는 방식은 상기 노드 A의 전압과 노드 B의 전압차에 따라 흘러 나가는 전류 I1제어함으로써 가능하다.
따라서, IC 외부에 위치된 외부 저항 R을 가변시킴으로써 전류 I1크기를 제어할 수 있고 전류 11의 크기가 제어됨으로써 트랜스 콘덕턴스의 크기도 제어될 수 있다.
즉, 외부 저항 R값을 작게 하면 저항 R에 흐르는 전류는 증가하게 되어 Q6의 드레인 건압이 강하되므로 트랜지스터 Q8의 드레인 전압도 강하되어 트랜스 콘덕턴스(250)의 재 2 트랜스 콘덕턴스 Q8도 떨어지게 된다.
이때, OP엠프(231)는 발셍된 노드 A,B사이의 차전압을 증폭하여 출력단자(0UT)에 출력하고 상기 출력된 증폭된 전압은 필터부(100)의 트랜스 콘덕턴스(10)의 게이트 단자(미도시)에 인가됨으로써 트랜스 콘덕턴스(10)를 원하는 값으로 제어할 수 있고 이때 외부 저항 R을 1% 오차를 갖는 저항을 사용하면 필터 구성을 1% 오차를 갖도록 설계할 수 있다.
또한, 제 2 트랜스 콘덕턴간 제어부(240)의 외부 전압 인가 단자(E)에 인가되는 전압의 크기를 제어하면 노드 E의 전압이 가변되므로 외부 저항 R에 흐르는 전류도 가변되어 저항값을 가변시킬 때와 동일하게 제 2트랜스 콘덕턴스(Q8)를 가변시켜 OP엠프(231)의 출력을 제어하여 필터부(tOn)의 트랜스 콘덕턴스(10)를 가변 시켜 원하는 주파수 대역의 필터 구성 및 증폭도를 얻을 수 있다.
그리고 상기 트랜스 콘덕턴스를 이용한 차단 주파수 안정화 장치는 필터 회로에만 국한되는 것이 아니라 필터 회로(100)의 궤환용 캐패시터(30)를 저항으로 대치하면 증폭 회로에도 동일하게 적용 가능하다.
이상에서 상세히 설명한 바화 같이. 본 발명에 따르면 스위치 주파수가 불필요하므로 노이즈에 강하며 또한 고주파 필터 회로에 대응할 수 있을 뿐만 아니라 트랜스 콘덕턴스를 이용함으로써 IC 제조 공정, 온도 및 전원 전압에 무관하게 차단 주파수를 안정화시킬 수 있다.

Claims (12)

  1. 트랜스 콘덕턴스를 변화시킴으로써 궤환용 캐패시터의 용량 변화에 무관하게 차단 주파수를 안정화시키는 필터부와 트랜스 콘덕턴스 설정부를 IC내부에 내장한 트랜스 콘덕턴스를 이용한 차단 주파수 안정화 장치에 있어서, 소정의 설정된 주파수 대역만을 통과시키는 필터부와, 상기 필터부의 트랜스 콘덕턴스를 설정하는 트랜스 콘덕턴스 설정부와. IC 외부에 설치되어 상기 트랜스 콘덕턴스 선정부의 트랜스 콘덕턴스를 제어하는 제어 수단을 포함하는 것을 특징으로 하는 트랜스 콘덕턴스를 이용한 차단 주파수 안정화 장치.
  2. 제 1 항에 있어서, 상기 필터부는 입력되는 전류에 의하여 저항값을 변화시키는 트랜스 콘덕턴스와. 상기 트랜스 콘덕턴스에서 발생되는 입력 신호에서 설정된 특정 주파수 대역만을 통과시키는 궤환용 캐패시터를 갖는 OP앰프를 포함하는 것을 특징으로 하는 트랜스 콘덕턴스를 이용한 차단 주파수 안정화 강치.
  3. 제 1 항에 있어서, 상기 트랜스 콘덕톤스 설정부는 트랜스 콘덕턴스를 동작시키기 위한 바이어스 전압을 발생하는 바이어스 전압 인가부와, 일정 전류를 흘려 주는 2단으로 구성된 커런트 미러부화. 상기 커런트 미러부로 발생되는 전류에 의하여 트랜스 콘덕턴스를 제어하는 제 1 트랜스 콘덕턴스 제어부, 상기 제 1 트랜스 콘덕턴스 제어부으로부터 발생되는 전압에 따라 2개의 트랜스 콘덕턴스가 제어되는 트랜스 콘덕턴스부와, 외부 전압 인가 단자에 인가되는 전압에 따라 트랜스 콘덕턴스부의 제 2 트랜스 콘덕턴스를 제어하는 제 2 트랜스 콘덕턴스 제어부를 포함하는 것을 특징으로 하는 트랜스 콘덕턴스를 이용한 차단 주파수 안정화 장치.
  4. 제 1 항에 있어서, 상기 제어 수단은 트랜스 콘덕턴스 설정부에 접속되어 설정된 저항값에 따라 트랜스 콘덕턴스를 제어하는 외부 저항(R)은 포함하는 것을 특징으로 하는 트랜스 콘덕턴스를 이용한 차단 주파수 안정화 장치.
  5. 제 1 항에 있어서. 상기 제어 수단은 트랜스 콘덕턴스 설정부에 접속되어 인가된 전압에 따라 트랜스 콘덕턴스를 제어하는 외부 전압 인가 단자를 포함하는 것을 특징으로 하는 트랜스 콘덕턴스를 이용한 차단 주파수 안정화 장치.
  6. 제 3 항에 있어서, 상기 바이어스 전압 인가부는 반전 단자(-)에 소정의 직류 전압이 입력되고 비반전 단자(+)는 서로 직렬 연결된 저항 R1, R2, R3를 거쳐 접지되며 출력 단자는 트랜지스터 Q9의 게이트 단자에 접속되는 OP엠프와, 게이트 단자가 상기 OP엠프의 출력 단자에 접속되고 소오스 단자가 전원 전압에 접속되며 드레인 단자가 저항 R4를 거쳐 상기 OP엠프의 비반전 단자에 접속되는 트랜지스터(79)을 포함하는 것을 특징으로 하는 트랜스 콘덕턴스을 이용한 차단 주파수 안정화 장치.
  7. 제 5 항에 있어서, 상기 저항 R1은 5K, R2 및 R3는 10K이고 R4는 5K임을 특징으로 하는 트랜스 콘덕탄스를 이용한 차단 주파수 안정화 장치.
  8. 제 3 항에 있어서, 상기 커런트 미러부는 소오스 단자가 전원 전압에 접속되고 계이트 단자가 트랜지스터 Q2의 게이트 단자에 접속되며 드레인 단자가 트랜지스터 Q3의 소오스 단자에 접속되는 트랜지스터(Q1)과 게이트 단자가 상기 트랜지스터 Q1의 게이트 단자 및 자신의 드레인 단자에 공통 접속되며 소오스 단자가 전원 전압에 접속되고 드레인 단자가 트랜지스터 Q4의 소오스 단자에 접속되는 트랜지스터 (Q2)와. 소오스 단자가 상기 트랜지스터 Q1의 드레인 단자에 접속되며 게이트 단자가 트랜지스터 Q4의 게이트 단자에 접속되고 드레인 단자가 OP엠프(231)의 비반전 단자(+)인 노드 A에 접속되는 트랜지스터(Q3)와, 게이트 단자가 상기 트랜지스터 Q3의 게이트 단자 및 자신의 드레인 단자에 접속되며 소오스 단자가 상기 트랜지스터 Q2의 드레인 단자에 접속되고 드레인 단자가 OP엠프(231)의 반전 단자(-)인 노드 B에 접속되는 트랜지스터(04)를 포함하는 것을 특징으로 하는 트랜스 콘덕턴스를 이용한 차단 주파수 안정화 장치.
  9. 제 5 항에 있어서, 상기 커런트 미러부는 2단으로 구성됨을 특징으로 하는 트랜스 콘덕턴스를 이용한 차단 주파수 안정화 장치.
  10. 제 3 항에 있어서, 상기 제 1 트랜스 콘덕턴스 제어부는 소오스 단자가 노드 E인 트랜지스터 Q4의 드레인 단자에 접속되며 게이트 단자가 OP엠프의 출력 단자에 접속되고 드레인 단자가 외부 저항 R의 일측에 접속되는 트랜지스터(710)과, 비반전 단자가 트랜스 콘덕턴스를 제어하기 위한 외부 전압 인가 단자(E)에 접속 되고 반전 단자가 상기 트랜지스터 Q10의 드레인 단자에 접속되며 출력 단자가 상기 트랜지스터 Q10의 게이트 단자에 접속되는 OP엠프를 포함하는 것을 특징으로 하는 트랜스 콘덕턴스를 이용한 차단 주파수 안정화 장치.
  11. 제 3 항에 있어서, 상기 트랜스 콘덕턴스부는 게이트 단자가 상기 트랜지스터 Q9의 드레인 단자에 접속되며 드레인 단자가 상기 트랜지스터 Q5의 소오스 단자에 접속되고 소오스 단자가 접지되는 제 1 트랜스 콘덕턴스 (Q7)과, 게이트 단자가 상기 직렬 연결된 저항 Rl,R2의 공통 접속점인 노드 C에 접속되며 드레인 단자가 상기 트랜지스터 Q6의 소오스 단자에 접속되고 소오스 단자가 접지되는 제 2 트랜스 콘덕턴스(Q8)을 포함하는 것을 특징으로 하는 트랜스 콘덕턴스를 이용한 차단 주파수 안정화 장치.
  12. 제 3 항에 있어서. 상기 제 2 트랜스 콘덕턴스 제어부는 비반전 단자(+)가 상기 트랜지스터 Q3의 드레인 단자에 접속되며 반전 단자(-)가 상기 트랜지스터 Q4의 드레인 단자에 접속되고 출력 단자가 상기 필터부의 트랜스 콘덕턴스의 게이트 단자에 접속되는 OP엠프와, 드레인 단자가 상기 트랜지스터 Q3의 드레인 단자 및 상기 OP엠프의 비반전 단자에 공통 접속되며 게이트 단자가 상기 OP엠프의 출력 단자 및 트랜지스터 Q6의 게이트 단자에 공통 접속되고 소오스 단자가 트랜지스터 Q7의 드레인 단자에 접속되는 트랜지스터(05)와 게이트 단자가 상기 OP엠프의 출력 단자 및 트랜지스터 Q5의 게이트 단자에 공통 접속되며 드레인 단자가 상기 트랜지스터 Q4의 드레인 단자 및 상기 OP엠프의 반전 단자에 공통 접속되고 소오스 단자가 트랜지스터 Q8의 드레인 단자에 접속되는 트랜지스터(Q6)를 포함하는 것을 특징으로 하는 트랜스 콘덕턴스를 이용한 차단 주파수 안정화 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960028195A 1996-07-12 1996-07-12 트랜스 컨덕턴스를 이용한 차단 주파수 안정화 장치 KR100187200B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1019960028195A KR100187200B1 (ko) 1996-07-12 1996-07-12 트랜스 컨덕턴스를 이용한 차단 주파수 안정화 장치
CA002209666A CA2209666C (en) 1996-07-12 1997-07-07 Apparatus for stabilizing cut-off frequency using a transconductance
IN1301CA1997 IN192576B (ko) 1996-07-12 1997-07-09
JP09183935A JP3095137B2 (ja) 1996-07-12 1997-07-09 トランスコンダクタンスを利用した遮断周波数安定化装置
DE69728328T DE69728328T2 (de) 1996-07-12 1997-07-10 Einrichtung zur Stabilisierung der Grenzfrequenz unter Benutzung einer Transkonduktanz
EP97305117A EP0818884B1 (en) 1996-07-12 1997-07-10 Apparatus for stabilizing cut-off frequency using a transconductance
RU97111586A RU2146414C1 (ru) 1996-07-12 1997-07-11 Устройство для стабилизации частоты отсечки
CN97115960A CN1076143C (zh) 1996-07-12 1997-07-12 利用跨导稳定截止频率的装置
US08/892,027 US5880641A (en) 1996-07-12 1997-07-14 Apparatus for stabilizing cut-off frequency using a transconductance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960028195A KR100187200B1 (ko) 1996-07-12 1996-07-12 트랜스 컨덕턴스를 이용한 차단 주파수 안정화 장치

Publications (2)

Publication Number Publication Date
KR980012861A true KR980012861A (ko) 1998-04-30
KR100187200B1 KR100187200B1 (ko) 1999-04-15

Family

ID=19466168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960028195A KR100187200B1 (ko) 1996-07-12 1996-07-12 트랜스 컨덕턴스를 이용한 차단 주파수 안정화 장치

Country Status (9)

Country Link
US (1) US5880641A (ko)
EP (1) EP0818884B1 (ko)
JP (1) JP3095137B2 (ko)
KR (1) KR100187200B1 (ko)
CN (1) CN1076143C (ko)
CA (1) CA2209666C (ko)
DE (1) DE69728328T2 (ko)
IN (1) IN192576B (ko)
RU (1) RU2146414C1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101278951B1 (ko) * 2006-05-24 2013-06-26 페어차일드코리아반도체 주식회사 혼합형 주파수 보상회로, 제어회로, dc-dc 컨버터 및 이들의 제어 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2341741B (en) 1998-09-18 2003-03-26 Nec Technologies Stabilisation of passband active filters
US6191655B1 (en) 1999-08-27 2001-02-20 Conexant Systems, Inc. Six inverting amplifier transconductance stage and methods for its use
US6741131B2 (en) * 2002-09-23 2004-05-25 Telefonaktiebolaget Lm Ericsson (Publ) DC-compensation loop for variable gain amplifier
US7202645B2 (en) * 2003-01-09 2007-04-10 Audio Note Uk Ltd. Regulated power supply unit
JP5355648B2 (ja) * 2011-09-22 2013-11-27 株式会社東芝 高周波増幅器
KR101382438B1 (ko) * 2013-04-03 2014-04-08 한국과학기술원 Q팩터 강화 회로를 이용한 rf 필터 시스템
CN103684344B (zh) * 2013-11-28 2016-04-20 成都位时通科技有限公司 转角频率可调的跨导电路
US10048714B2 (en) 2014-01-31 2018-08-14 Analog Devices, Inc. Current source calibration tracking temperature and bias current
CN104359455B (zh) * 2014-12-03 2016-09-07 张石 基于背景噪声消除的光电二极管电路及激光测距系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4918338A (en) * 1988-10-04 1990-04-17 North American Philips Corporation Drain-biassed transresistance device for continuous time filters
US4868519A (en) * 1988-11-02 1989-09-19 Dnic Brokerage Company Microprocessor-controlled amplifier
JPH05315859A (ja) * 1992-05-14 1993-11-26 Nec Corp 演算増幅回路
DE69226862T2 (de) * 1992-07-24 1999-01-21 Alsthom Cge Alcatel Frequenzabstimmungssystem für ein Paar C-Transkonduktanzoperationsverstärker
US5508570A (en) * 1993-01-27 1996-04-16 Micro Linear Corporation Differential amplifier based integrator having a left-half plane pole
JP3318725B2 (ja) * 1994-01-12 2002-08-26 株式会社日立製作所 アナログフィルタ回路
US5673003A (en) * 1996-03-29 1997-09-30 Motorola, Inc. Amplifier circuit having a variable bandwidth

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101278951B1 (ko) * 2006-05-24 2013-06-26 페어차일드코리아반도체 주식회사 혼합형 주파수 보상회로, 제어회로, dc-dc 컨버터 및 이들의 제어 방법

Also Published As

Publication number Publication date
RU2146414C1 (ru) 2000-03-10
US5880641A (en) 1999-03-09
EP0818884B1 (en) 2004-03-31
JPH1079643A (ja) 1998-03-24
CN1175127A (zh) 1998-03-04
IN192576B (ko) 2004-05-01
KR100187200B1 (ko) 1999-04-15
EP0818884A3 (en) 1998-09-30
DE69728328D1 (de) 2004-05-06
CN1076143C (zh) 2001-12-12
CA2209666A1 (en) 1998-01-12
EP0818884A2 (en) 1998-01-14
CA2209666C (en) 2000-11-28
DE69728328T2 (de) 2004-08-26
JP3095137B2 (ja) 2000-10-03

Similar Documents

Publication Publication Date Title
JP3234293B2 (ja) デジタル利得設定を備えたモノリシック集積差動増幅器
US4730168A (en) CMOS output stage with large voltage swing and with stabilization of the quiescent current
JP3318725B2 (ja) アナログフィルタ回路
US7123082B2 (en) Variable time constant circuit and filter circuit using the same
KR100299740B1 (ko) 필터회로
US4959623A (en) Low impedance buffer circuit
KR20040048988A (ko) 연산 증폭기 및 연산 증폭기 회로
US4069431A (en) Amplifier circuit
US5150076A (en) Emitter-grounded amplifier circuit with bias circuit
KR980012861A (ko) 트랜스 콘덕턴스를 이용한 차단 주파수 안정화 장치
EP0648010A1 (en) Frequency compensation circuit for stabilising a differential amplifier with cross-coupled transistors
KR19990005443A (ko) 트랜스컨덕터
JP3852866B2 (ja) 高周波電力増幅器
US9231540B2 (en) High performance class AB operational amplifier
US4333025A (en) N-Channel MOS comparator
WO2004105234A1 (en) Improvements in or relating to transconductor circuits
JPH06164315A (ja) 集積キャパシタンスマルチプライヤ回路
JPH05121953A (ja) 増幅器
JPH07122950A (ja) 可変利得増幅器
JP6964880B2 (ja) コンダクタンスアンプ
KR0133390B1 (ko) 트랜지스터 바이어스 회로
JP2005286822A (ja) コンダクタンスアンプ
JP2002164748A (ja) 増幅回路
JPH03154508A (ja) 増幅器回路
JP3305746B2 (ja) 電流源発生装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031128

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee