KR980011542A - 유전체 세라믹 조성물 및 이를 이용한 적층 세라믹 커패시터 - Google Patents

유전체 세라믹 조성물 및 이를 이용한 적층 세라믹 커패시터 Download PDF

Info

Publication number
KR980011542A
KR980011542A KR1019970031194A KR19970031194A KR980011542A KR 980011542 A KR980011542 A KR 980011542A KR 1019970031194 A KR1019970031194 A KR 1019970031194A KR 19970031194 A KR19970031194 A KR 19970031194A KR 980011542 A KR980011542 A KR 980011542A
Authority
KR
South Korea
Prior art keywords
oxide
dielectric ceramic
layer
multilayer ceramic
dielectric
Prior art date
Application number
KR1019970031194A
Other languages
English (en)
Other versions
KR100271099B1 (ko
Inventor
하루노부 사노
히로유키 와다
유키오 하마지
Original Assignee
무라따 미치히로
가부시끼가이샤 무라따 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26497525&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR980011542(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 무라따 미치히로, 가부시끼가이샤 무라따 세이사꾸쇼 filed Critical 무라따 미치히로
Publication of KR980011542A publication Critical patent/KR980011542A/ko
Application granted granted Critical
Publication of KR100271099B1 publication Critical patent/KR100271099B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Abstract

본 발명은 유전체 세라믹 조성물과 이 조성물을 사용하여 제조한 적층 세라믹 커패시터에 관한 것이다. 유전체 세라믹 조성물은 티탄산 바륨(barium titanate); 산화 스칸듐(scandium oxide), 산화 이트륨(yttrium oxide), 산화 망간(manganese oxide) 및 산화 니켈(nickel oxide)로 이루어지고 하기의 화학식 1의 조성을 갖는 주성분 100몰에 대하여, 부성분으로서 산화 마그네슘(magnesium oxide)을 MgO로 환산하여 0.5-3.0몰, 산화 규소(silicon oxide)를 SiO2로 환산하여 0.2-5.0몰을 포함하고 있다:
(1-α-β){BaO}mㆍTiO2+αM2O3+β(Mn1-xNix)O(식중에서, M203은 Sc2O3과 Y2O3중에서 선택된 적어도 1종이고, α,β,m, 및 x의 범위는 다음과 같다.
0.0025≤α≤0.020 0.0025≤β≤0.04β/α≤4
0≤x1.0 1.000

Description

유전체 세라믹 조성물 및 이를 이용한 적층 세라믹 커패시터
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
본 발명은 유전체 세라믹 조성물 및 전자기기에 사용되는 적층 세라믹 커패시터에 관한 것으로, 특히 니켈이나 니켈합금으로 구성된 내부전극을 구비한 적층 세라믹 커패시터에 관한 것이다.
적층 세라믹 커패시터(momolithic ceramic capacitor)는 일반적으로 하기의 제조공정에 의해 제조된다.
먼저, 그의 표면에 내부전극이 될 전극재료를 도포한 시트상의 유전체 세라믹층을 준비한다. 예를 들어, 유전체 세라믹층은 주성분으로 BaTiO3으로 이루어질 수 있다. 그 후에, 각각 전극재료가 도포된 다수개의 시트상의 유전체 세라믹층을 적층하여, 열압착시켜 일체화하고, 얻은 적층체를 자연 분위기 중에서, 1250℃～1350℃에서 소성하여, 내부전극을 구비한 세라믹 적층체를 얻는다. 세라믹 적층체의 양단면에는, 내부전극과 전기적으로 도통하는 외부전극을 고정시키고 소성한다. 이렇게 하여, 적층 세라믹 커패시터가 얻어진다.
따라서, 이런 내부전극용 재료는 하기의 조건을 만족해야 한다.
1. 세라믹 적층체와 내부전극을 동시에 소성하기 때문에, 내부전극용 재료의 융점은 세라믹 적층체의 소성온도 이상이어야 한다.
2. 내부전극용 재료는 산화성의 고온 분위기 중에서도 산화되지 말아야 하고, 유전체 세라믹층과 반응하지 말아야 한다.
지금까지 이러한 조건을 만족하는 전극으로서, 백금, 금, 팔라듐, 은-팔라듐 합금 등의 귀금속이 사용되어 왔다.
그러나, 이들 전극재료는 우수한 특성을 갖는 반면, 고가이다. 따라서, 전극재료 비용이 적층 세라믹 커패시터 한 개의 총 비용의 30～70％에 달하며, 종래의 적층 세라믹 커패시터의 제조비용을 상승시키는 최대요인이다.
귀금속 이외에, 융점이 높은 Ni, Fe, Co, W, 및 Mo 등의 비금속(base metal)이 알려져 있다. 그러나, 이런 비금속은 산화성의 고온 분위기 중에서 쉽게 산화되어, 전극으로서의 기능을 쉽게 잃어버린다. 그러므로, 이런 비금속을 적층 세라믹 커패시터의 내부전극으로서 사용하는 경우, 이들을 유전체 세라믹층과 함게 중성이나 환원성 분위기 중에서 소성해야한다. 그러나, 종래의 유전체 세라믹 재료는, 중성이나 환원성 분위기 중에서 소성하는 경우, 환원되어 반도체화되는 결점이 있었다.
이러한 문제점을 극복하기 위해, 예를 들어 일본특허 공고 57-42588호 공보에 기재되어 있는 바와 같이, 티탄산바륨 고용체에서, 바륨 사이트/티타늄 사이트의 비가 화학양론비보다 큰 티탄산바륨 고용체를 포함하는 유전체 세라믹 재료나; 일본특허 공개 61-101459호 공보에 기재되어 있는 바와 같이, 티탄산바륨 고용체를 포함하고, 거기에 La, Nd, Sm, Dy, Y 등의 희토류 금속 산화물이 첨가된 유전체 세라믹 재료가 제안되었다.
또한, 일본특허 공개 62-256422호 공보에 기재되어 있는 바와 같이, BaTiO3-CaZrO3-MnO-MgO계 조성의 유전체 세라믹 재료와; 일본특허 공고 61-14611호 공보에 기재되어 있는 바와 같이, BaTiO3-(Mg,Zn,Sr,Ca)O-B2O3-SiO2계 조성의 유전체 세라믹 재료도 제안되었다.
이들 유전체 세라믹 재료를 사용하여, 세라믹 적층체를 얻었고, 이 적층체는 환원성 분위기 중에서 소성하여도, 반도체화되지 않았다. 그 결과, 니켈 등의 비금속으로 구성된 내부전극을 포함하는 적층 세라믹 커패시터를 제조하는 것이 가능해졌다.
최근의 전자 공학의 발전으로, 전자부품의 소형화가 급속히 진행되고 있으며, 이에 부응하여 적층 세라믹 커패시터도 소형화, 대용량화가 크게 요구되고 있다.
이러한 이유료, 이 분야에서, 최근에는 유전체 세라믹 재료의 고유전율화와 유전체 세라믹층의 박층화가 급속하게 진행되고 있다. 따라서, 고유전율을 가지면서, 유전율의 온도변화가 작고, 신뢰성이 높은 유전체 세라믹 재료에 대한 수요가 높다.
그러나, 일본특허 공고 57-42588호 공보 및 일본특허 공개 61-101459호 공보에 기재되어 있는 유전체 세라믹 재료는, 얻어지는 세라믹 적층체 자체는 고유전율을 갖고 있지만, 세라믹 적층체를 구성하는 결정입자가 크기 때문에, 예를 들어, 두께가 10㎛ 이하로 박층화된 유전체 세라믹층으로 적층 세라믹 커패시터를 구성하는 경우, 하나의 층에 존재하는 세라믹 결정입자의 수가 감소되고, 따라서 적층 세라믹 커패시터의 신뢰성이 저하되어 버리는 결점이 있다. 게다가, 유전체 세라믹 재료는, 유전체 세라믹의 유전율의 온도변화가 크다는 또 다른 문제가 있다. 이러한 이유로, 종래의 유전체 세라믹 재료는 시장의 요구에 부응할 수 없다.
한편, 일본특허 공개 62-256422호 공보에 기재되어 있는 유전체 세라믹 재료에서는, 유전체 세라믹 재료의 유전율이 비교적 높고, 세라믹 적층체를 구성하는 결정입자가 작으며, 유전율의 온도변화가 작지만, CaZrO3과, 소성과정에서 생성하는 CaTiO3가 종종 Mn 및 그 외 다른 물질들과 함께 2차상을 형성하여, 재료를 포함하는 커패시터의 고온에서의 신뢰성을 저하시키는 문제가 있다.
일본특허 공고 61-14611호 공보에 기재되어 있는 유전체 세라믹 재료에서는, 유전체 세라믹 재료의 유전율이 2000～2800이기 때문에, 소형, 대용량화라는 점에서 불리하다는 결점이 있었다. 게다가, 이 재료는 EIA 규격에서 규정하는 정전용량 특성규격(capacitance characteristic standard), 즉, 온도범위 -55℃～+125℃사이에서 정전 용량의 변화율이 +/-15％ 이내를 만족하지 못하는 또 다른 문제가 있다.
일본특허 공개 63-10386호 공보에 기재되어 있는 비환원성 유전체 세라믹 재료에서는, 그의 절연저항 및 그의 용량의 온도변화율이 재료를 구성하고 있는 주성분인 BaTiO3결정의 입자크기에 크게 영향을 받기 때문에 안정한 특성을 얻기 위해 제어하는 것이 곤란하다는 문제가 있다. 게다가, 재료의 절연저항에 대해서도, 절연저항치와 정전용량치와의 곱(CR곱)이 1000～2000(ΩㆍF)으로, 실용적이지 않다.
지금까지 이 분야에서 제안해 왔던 이상에서와 같은 비환원성 유전체 세라믹 조성물에서, 고온부하수명시험에서 이들의 절연저항이 양호한 약간의 개선이 있었지만, 내습부하시험에서 이들의 절연저항의 개선은 여전히 불만족스럽다.
상기의 문제점을 해결하기 위해. 예를 들어, 일본특허 공개 05-9066호, 05-9067호 및 05-9068호에서 다른 조성물들이 제안되었다. 그러나, 이들 조성물은 최근에 시장에서 심각하게 요구되고 있는 커패시터의 소형화와 대용량화를 여전히 만족시킬 수 없었다. 보다 구체적으로는, 최근 시장에서는, 유전체 세라믹층의 박층화와 높은 신뢰성이 요구되고 있다. 그러므로, 신뢰성이 높고, 적층 세라믹 커패시터의 유전체 세라믹층을 박층화할 수 있는 유전체 세라믹 재료에 대한 요구는 여전히 높다. 따라서, 이러한 상황에서 고온고습상태에서도 신뢰성 특성이 우수한 소형, 대용량 및 고신뢰성의 적층 세라믹 커패시터를 제공할 필요가 있다.
따라서, 본 발명의 주목적은, 유전율이 3000 이상이고, 절연저항이 정전용량과의 곱(CR곱)으로 표기하여, 실온 및 125℃에서 6000MΩㆍ㎌이상이며, 정전용량의 온도특성이 JIS 규격에서 규정하는 B급 특성규격 및 EIA 규격에서 규정하는 X7R급 특성규격을 만족하고, 고온부하, 고습부하조건에서도 내후성이 우수한, 저비용의 소형 및 대용량의 적층 세라믹 커패시터를 제공하는 것이다.
제1도는 본 발명의 적층 세라믹 커패시터의 한 구현예의 개략 단면도이다.
제2도는 본 발명에서 제조한, 내부전극을 구비한 유전체 세라믹층의 한 구현예의 개략 평면도이다.
제3도는 본 발명에서 제조한 세라믹 적층체의 한 구현예의 분해 사시도이다.
* 도면의 주요 부분에 대한 부호의 설명
1 : 적층 세라믹 커패시터 2 : 유전체 세라믹층
2a : 내부전극을 갖지 않은 유전체 세라믹층 2b : 내부전극을 갖는 유전체 세라믹층
3 : 세라믹 적층체 4 : 내부전극
5 : 외부전극 6 : 도금 제 1층
7 : 도금 제 2층
본 발명은 상기한 목적을 고려하여 완성된 것이다.
구체적으로, 본 발명에 의하면, 다수개의 유전체 세라믹층과, 각각의 한쪽 말단이 유전체 세라믹층의 어느 한쪽 단면에 노출되도록 유전체 세라믹층간에 형성된다수개의 내부전극, 및 노출된 내부전극에 전기적으로 접속되는 외부전극들을 포함하는 적층 세라믹 커패시터로서,
상기한 유전체 세라믹층 각각이, 불순물로서 알칼리금속 산화물을 0.02중량％ 이하 함유한 티탄산바륨과, 산화 스칸듐, 산화 이트륨, 산화 망간 및 산화 니켈로 이루어지고 하기의 화학식 2의 조성:
(1-α-β){BaO}mㆍTiO2+αM2O3+β(Mn1-xNix)O
(식중에서, M203은 Sc2O3과 Y2O3중에서 선택된 적어도 1종이고, α,β,m, 및 x의 범위는 다음과 같다.
0.0025≤α≤0.020
0.0025≤β≤0.04 (Ⅱ)
β/α≤4
0≤x1.0
1.000m≤1.035)
을 갖는 주성분 100몰에 대하여, 부성분으로서 산화 마그네슘을 MgO로 환산하여 0.5～3.0몰, 산화 규소를 SiO2로 환산하여 0.2～5.0몰을 함유하는 재료로 구성되며,
상기한 내부전극 각각이 니켈 또는 니켈합금으로 구성됨을 특징으로 하는 적층 세라믹 커패시터가 제공된다. 또한, 본 발명의 적층 세라믹 커패시터에서, 각각의 외부전극이 유리프릿(glass frit)을 첨가한 도전성 금속분말의 소결층으로 구성되는 것이 바람직하다. 또한, 각각의 외부전극이 유리프릿을 첨가한 도전성 금속분말의 소결층인 제 1층고, 제 1층위에 형성된 도금층인 제 2층으로 구성되는 것이 바람직하다.
이하, 본 발명의 실시형태를 자세히 설명한다.
본 발명의 실시형태에서는 본 발명의 적층 세라믹 커패시터를 구성하는 유전체 세라믹층의 재료로서, 산화스칸듐, 및 산화 이트륨 중에서 선택된 적어도 1종의 산화물과, 산화 망간 및 산화 니켈을 상술한 바와 같이, 특정의 조성비로서 포함하며, 산화 마그네슘과 산화 규소를 상술한 범위 내로 함유하는 유전체 세라믹 재료가 사용된다. 그러므로, 유전체 세라믹 재료는 환원성 분위기 중에서도 그의 특성을 악화시키지 않고 잘 소성될 수 있다. 그 결과, 본 발명에 따르면, 정전용량의 온도 특성이 JIS 규격에서 규정하는 B급 특성규격 및 EIA 규격에서 규정하는 X7R급 특성규격을 만족하고, 실온 및 고온에서도 절연저항이 높으며, 신뢰성이 높은 적층 세라믹 커패시터를 얻을 수 있다. 부가적으로, 본 발명의 커패시터를 구성하는 소결된 유전체 세라믹에 존재하는 결정입자가 1㎛ 이하로 작기 때문에, 하나의 유전체 세라믹층 중에 존재하는 결정입자의 수를 증가시킬 수 있다. 따라서, 유전체 세라믹층이 박층화된 경우에도, 이러한 박층화된 유전체층을 포함하는 커패시터의 신뢰성은 저하되지 않는다. 본 발명에서 사용되는, 티탄산바륨과, 산화 스칸듐과 산화 이트륨 중에서 선택된 적어도 1종의 산화물과, 산화 망간 및 산화 니켈과 같은 유전체 세라믹 재료의 주성분 중에서, 티탄산바륨중에 존재하는 불순물, 예를 들어 SrO과 CaO 등의 알칼리 토금속 산화물; Na2O와 K2O 등의 알칼리금속 산화물의 함유량은 본 발명의 커패시터의 전기적 특성에 큰 영향을 끼친다고 확인되었다. 특히, 유전체 세라믹 재료에서, 티탄산바륨 중에 불순물로서 존재하는 알칼리금속 산화물의 함유량을 0.02중량％ 이하로 하는 경우, 유전체 세라믹을 포함하는 본 발명의 커패시터는 3000 이상의 유전율을 가질 수 있음이 확인되었다.
본 발명에서, 유전체 세라믹층에 산화 규소를 첨가하는 이유는, 소성과정중의 비교적 고온상태에서, 소성 분위기를 Ni/NiO의 평형산소분압 부근의 산소분압으로 조정하는 경우, 이러한 첨가가 층의 소결성을 향상시키며, 또한 이들 층들을 포함하는 커패시터의 내습부하특성을 향상시키기 때문이다.
상술한 유전체 세라믹 재료를 본 발명의 적층 세라믹 커패시터를 구성하는 유전체 세라믹층을 형성하는데 사용하는 경우, 커패시터의 내부전극을 형성하는데에 비금속인 니켈 또는 니켈합금을 사용할 수 있다. 또한, 내부전극에, 세라믹층과 동일한 조성의 재료를 포함하고 그 외 다른 산화물을 소량으로 함유하는 세라믹 첨가물을 첨가할 수 있다.
본 발명의 커패시터의 외부전극의 조성은 특별히 한정되지 않는다. 구체적으로는, 예를 들면, 외부전극들은 Ag, Pd, Ag-Pd, Cu 또는 Cu 합금등의 다양한 도전성 분말과, B2O3-Li2O-SiO2-BaO계, B2O3-SiO2-BaO계, Li2O-SiO2-BaO계 등의 다양한 종류의 유리프릿을 포함하는 소결층으로 구성될 수 있다. 더욱 바람직하게는, 소결층 위에 도금층을 피복한다. 도금층은 Ni, Cu등을 포함할 수 있으며, 또한 땜납, 주석 등의 추가 도금층을 더 피복할 수도 있다.
이하, 본 발명을 하기의 구현예들을 참조하여 더욱 상세하게 설명한다. 그러나, 이들 구현예들이 본 발명의 범위를 한정하는 것은 아니다.
본 발명의 적층 세라믹 커패시터의 한 구현예를 설명한다. 도 1은 본 발명의 적층 세라믹 커패시터의 한 구현예의 개략 단면도이다. 도 2는 본 구현예에 따른 내부전극을 구비한 유전체 세라믹층의 개략 평면도이다. 도 3은 본 구현예에 따른 세라믹 적층체를 보여주는 분해 사시도이다.
본 발명의 적층 세라믹 커패시터 1은, 도 1에 나타낸 바와 같이, 내부전극 4를 사이에 두고 다수개의 유전체 세라믹층 2a와 2b를 적층시켜서 얻은 세라믹 적층체 3의 양단면에, 외부전극 5와, 니켈, 구리 등으로 구성된 제 1도금층 6 및 땜납, 주석 등으로 구성된 제 2 도금층 7이 형성되어 있는, 직사각형의 평행 6면체 칩의 형태이다.
이하, 본 발명의 적층 세라믹 커패시터 1의 제조방법을 제조공정 순서대로 하기에서 설명한다.
먼저, 세라믹 적층체 3을 형성한다. 이 세라믹 적층체 3을 다음과 같이 제조한다. 도 2에 나타낸 바와 같이, 티탄산바륨; 산화 스칸듐 및 산화 이트륨 중에서 선택된 적어도 1종의 산화물; 산화 망간, 산화 니켈, 산화 마그네슘; 및 주로 산화 규소로 이루어진 산화물을 포함하는 재료분말을 슬러리(slurry)화하고, 그런 다음 시트(sheet)화하여 유전체 세라믹층 2a(그린 시트 : green sheet)를 준비한다. 그런 시트의 한쪽 표면에, 니켈 혹은 니켈 합금으로 구성된 내부전극 4를 형성한다. 내부전극 4를 형성하는 방법은, 스크린 인쇄법(screen printing), 금속 증착법(metal vapor deposition) 혹은 도금법(plating) 중의 어느 방법이든지 가능하다.
각각 표면에 내부 전극 4가 형성된 유전체 세라믹층 2b를 소정의 매수로 적층하고, 그런 다음 도 3에 나타낸 바와 같이, 내부전극 4가 형성되지 않은 두 개의 유전체 세라믹층 2a 사이에 삽입한 후, 압착하여 적층체를 얻는다. 그런 다음, 유전체 세라믹층 2a, 2b,...2b, 2a로 구성된 적층체를 환원성 분위기 중에서, 소정의 온도에서 소성하여, 세라믹 적층체 3을 얻는다.
그 후, 세라믹 적층체 3의 양단면에, 내부전극 4와 접속하는 두 개의 외부전극 5를 형성한다. 외부전극 5의 재료는 내부전극 4와 동일한 재료를 사용할 수 있다. 이것과는 별도로, 은, 팔라듐, 은-팔라듐 합금, 구리, 구리 합금 및 그 외 다른것들을 외부전극 5의 재료로서 사용할 수 있으며, 여기에 B2O3-SiO2-BaO계 또는 Li2O-SiO2-BaO계 유리 등의 유리프릿을 첨가할 수 있다. 본 발명의 적층 세라믹 커패시터의 사용용도와 사용 장소를 고려하여, 외부전극 5의 재료를 적절히 선정한다. 도전성 금속분말의 페이스트 재료를 소성처리한 세라믹 적층체 3에 도포하여, 이것을 소성함으로써, 외부전극 5를 형성할 수 있다. 또는, 페이스트 재료를 소성처리 하지 않은 세라믹 적층체 3에 도포한 후, 동시에 소성처리할 수도 있다. 이후에, 외부전극 5 위에 니켈, 구리 등을 도금하여, 제 1도금층 6을 형성할 수 있다. 마지막으로, 제 1 도금층 6 위에 땜납, 주석 등으로 구성된 제 2 도금층 7을 피복한다. 이렇게 하여, 본 발명의 칩형의 적층 세라믹 커패시터 1이 제조된다.
하기의 구현예는 본 발명을 더욱 상세하게 설명하기 위한 것이다.
실시예 1
먼저, 출발 원료로서, 다양한 순도의 TiCl4와 Ba(NO3)2를 준비하고 칭량하였다. 이것들을 옥살산으로 처리하여, 티타닐 옥살레이트(BaTiO(C2O4)ㆍ4H2O)의 침전물 얻었다. 이 침전물을 1000℃ 이상의 온도에서 열분해하여, 표 1에 나타낸 바와 같이, 4 종류의 티탄산바륨(BaTiO3)을 얻었다.
[표1]
그 후에, 순도 99％ 이상인 Sc2O3, Y2O3, MnO, 및 MgO와, SiO2로 환산하여 이산화규소를 20중량％ 함유하는 콜로이달 실리카(colloidal silica)를 준비하였다.
[표 1]
그런 다음, 이들 출발원료를 표 2에 나타낸 다양한 조성비로 혼합하여, 다양한 조성물을 준비하였다. 각각의 조성물을 볼밀(ball mill)로 습식혼합하고 증발건조하여, 분말상의 출발원료 혼합물을 얻었다.
[표2]
얻은 혼합물에 폴리비닐 부티랄(polyvinyl butyral) 결합재와 에탄올 등의 유기용매를 가하여 볼밀로 습식혼합하여, 세라믹 슬러리를 얻었다. 이 세라믹 슬러리를 닥터 블레이드법(doctor blading)에 따라 시트화하여, 두께가 11㎛인 직사각형의 그린시트를 얻었다. 그 후에, Ni을 주성분으로하는 도전성 페이스트를 세라믹 그린시트에 인쇄하여, 이후에 내부전극이 될 도전성 페이스트층을 형성하였다.
[표 2]
[표 2 계속]
각각 도전성 페이스트층이 형성된 다수개의 세라믹 그린시트를 한 시트의 도전성 페이스트가 인출되어 있는측이 다른 시트의 도전성 페이스트가 인출되어 있지 않은 측과 교대되도록 적층하였다. 이렇게 하여 적층체를 얻었다. 이 적층체를 N2분위기 중에서 350℃에서 가열하여 결합재(binder)를 연소시킨 후, H2, N2, H2O 기체를 포함하며 산소 분압이 10-11～10-8MPa인 환원성 분위기 중에서, 표 3에 나타낸 다양한 온도에서 2시간 동안 소성하여, 세라믹 소결체를 얻었다.
얻은 세라믹 소결체 표면을 주사형 전자 현미경(scanning, electronic microscope)으로 배율을 1500배로 하여 관찰하여, 시야에서 관찰되는 입자의 크기를 측정하였다.
B2O3-Li2O-SiO2-BaO계 유리프릿을 함유하는 은 페이스트를 얻은 세라믹 소결체의 양단면에 도포하고, N2분위기 중에서, 600℃에서 다시 소성하여, 내부전극과 전기적으로 접속하는 외부전극을 형성하였다.
이렇게 얻은 이들 적층 커패시터 각각의 외형 치수는 폭 1.6㎜ ×길이 3.2㎜ ×두께 1.2㎜이었고, 내부 전극 사이에 삽입된 각 유전체 세라믹층의 두께는 8㎛이었다.
유효 유전체 세라믹층의 총수는 19이었고, 한 세라믹층당 대향전극(facing electrode)의 면적은 2.1㎟이었다.
각 시료의 정전용량(C) 및 유전체 손실(tan)을 자동 브리지식 측정기(automatic bridge-type meter)를 이용하여 주파수 1 KHz, 1V rms, 온도 25℃에서 측정하였다. 이렇게 측정된 정전용량으로부터, 유전율()을 산출하였다. 그 후에, 각 시료의 절연저항(R)을 측정하기 위해, 절연저항기(insulation resistancd meter)를 이용하여, 16V의 직류전압을 25℃에서 각 시료에 2분간 인가하였다. 이렇게 하여 각 시료의 절연저항(R)을 측정한 후, 정전용량(C)과 절연저항(R)과의 곱, 즉, 각 시료의 CR곱을 얻었다. 또한, 각 시료의 온도변화에 대한 정전용량의 변화율을 측정하였다.
온도변화에 대한 정전용량의 변화율에 대해서는, 20℃에서의 정전용량을 기준으로한 -25℃～85℃| 에서의 정전용량의 변화율(△C/C20℃)과, 25℃에서의 정전용량을 기준으로한 -55℃～125℃에서의 정전용량의 변화율(△C/C25℃)및 -55℃～125℃의 범위 내에서 절대치로서 정전용량의 최대 변화율(△Cmax)을 얻었다.
각 시료의 고온부하수명을 측정하기 위해, 각 시료의 36개 시편에 대해 고온부하시험을 실시하였는데, 150℃에서 각 시편에 100V의 직류전압을 인가하여 시간 경과에 따른 각 시편의 절연저항을 측정하였다. 이 시험에서, 각 시편의 절연저항치(R)가 106Ω이하인 시간을 각 시편의 수명시간으로서 간주한다. 모든 시편들의 평균을 산출하여, 각 시료의 평균수명을 얻었다.
또한, 각 시료의 내습부하수명을 측정하기 위해, 각 시료의 72개 시편에 대해 내습부하시험을 실시하였는데, 121℃, 2기압하에(상대습도: 100％) 각 시편에 16V의 직류전압을 인가하여, 시간 경과에 따른 각 시편의 절연적항을 측정하였다. 이 시험에서, 250시간 내에, 절연저항치(R)가 106Ω 이하인 시료의 개수를 세었다. 이상의 결과를 표 3에 나타내었다.
[표 3]
[표 3 계속]
표 1, 표 2, 및 표 3에서 명백한 바와 같이, 본 발명의 적층 세라믹 커패시터 시료들은 유전율가 3000 이상으로 높고, 유전체 손실 tan가 2.5％이하이며, 온도에 대한 정전용량의 변화율이, -25℃～85℃의 범위 내에서 JIS 규격에서 규정하는 B급 특성규격 및 -55℃～125℃의 범위 내에서 ELA 규격에서 규정하는 X7R급 특성규격을 만족한다.
게다가, 본 발명의 이들 시료들의 절연저항을 25℃에서 측정한 경우, CR곱으로 표시하여, 6000 MΩㆍ㎌ 이상으로 높았다. 또한, 이들은 300시간 이상의 긴 평균수명을 가짐을 알 수 있고, 내습부하시험에서 불량의 발생이 없었다.
게다가, 이들은 1300℃ 이하의 비교적 저온에서 소결되었고, 소결된 시료의 결정입자의 크기가 1㎛ 이하로 작았다. 이들 시료들의 유전체 세라믹층에 존재하는 결정입자가 1㎛ 이하로 작기 때문에, 하나의 유전체 세라믹층중에 존재하는 결정입자의 수를 증가시킬 수 있다. 따라서, 이들 층을 포함하는 세라믹 적층체가 박충화된 경우에도, 적층체를 포함하는 커패시터의 신뢰성은 저하되지 않는다.
이하, 본 발명의 조성을 한정하는 이유를 설명한다.
먼저, (1-α-β){BaO}mㆍTiO2+αM2O3+β(Mn1-xNix)O (식중에서, M203은 Sc2O3과 Y2O3중에서 선택된 적어도 1종이다)의 조성에서, α를 0.0025≤α≤0.020 의 범위로 한정하는 이유를 설명한다. 시료번호 1에서처럼, M2O3의 양, α가 0.0025 미만인 경우, 정전용량의 온도변화율이 크고, 평균수명이 매우 짧다.
한편, 시료번호 18에서처럼, M2O3의 양 α가 0.020을 초과하는 경우, 유전율이 3000 미만이고, 25℃에서의 절연저항이 낮으며, 평균수명이 짧고, 몇몇 시편은 내습부하시험에서 불량이 발생하였고, 소결온도가 높다.
β를 0.0025≤β≤0.04 의 범위로 한정하는 이유는 다음과 같다. 시료번호 2에서처럼,(Mn,Ni)의 양, β가 0.0025 미만인 경우, 환원성 분위기 중에서 소성하였을 때, 유전체 세라믹이 환원되어 반도체화 되었으며, 이것에 의해 절연저항이 저하되었다.
시료번호 19에서처럼,(Mn,Ni)의 양, β가 0.04를 초과하는 경우, 25℃에서의 절연저항이 6000 MΩㆍ㎌ 보다 작고, 평균수명이 300시간보다 짧으며, 정전용량의 온도변화율이 너무 커서 EIA 규격의 X7R급 특성규격을 만족하지 못한다.
x를 0x1.0의 범위로 한정하는 이유는 다음과 같다. 시료번호 20에서처럼, NiO의 양, x가 1.0인 경우, 25℃에서의 절연저항이 6000 MΩㆍ㎌ 보다 작고, 평균수명이 300시간보다 짧다.
β/α를 β/α4의 범위로 한정하는 이유는 다음과 같다. 시료번호 21에서처럼, M2O3의 양 α에 대한(Mn,Ni)O의 양 β의 비율, β/α가 4를 초과하는 경우, 정전용량의 온도변화율이 크고, 평균수명이 300시간보다 짧다.
m을 1.000m1.035의 범위로 한정하는 이유는 다음과 같다. 시료번호 3과 시료번호 4에서처럼, 티탄산바륨의 몰비, m이 1.000이하인 경우에는, 환원성 분위기 중에서 소성하였을 때, 유전체 세라믹이 환원되어 반도체화 되었고, 이것에 의해 커패시터의 절연저항이 낮아졌다.(시료번호 3); 혹은 커패시터의 절연저항이 낮아졌고, 이것의 평균수명이 짧아져서, 유전체 세라믹을 박층의 세라믹 적층체를 제작하는데 사룔할 수가 없었다(시료번호 4).
한편, 시료번호 22에서처럼, 몰비, m이 1.035를 초과하는 경우, 시료의 소결성이 매우 불량하다.
산화 마그네슘의 함유량을 MgO로 환산하여 0.5～3.0몰의 범위로 한정하는 이유는 다음과 같다. 시료번호 5에서처럼, MgO의 양이 0.5몰 미만인 경우, 절연저항이 낮고, 정전용량의 온도변화율이 JIS 규격에서 규졍하는 B급 특성규격은 만족하지만, EIA 규격에서 규정하는 X7R급 특성규격은 만족할 수 없다.
한편, 시료번호 23에서처럼, MgO의 양이 3.0몰읠 초과하는 경우, 소결온도가 너무 높아져서, 유전율이 3000을 넘을 수 없었으며, 이 시료의 많은 시편들이 내습부하시험에서 불량으로 나타났다.
산화 규소의 함유량을 SiO2로 환산하여 0.2～5.0몰의 범위로 한정하는 이유는 다음과 같다. 시료번호 6에서처럼, SiO2의 함유량이 0인 경우, 시료를 소결할 수 없었다. 시료번호 7에서처럼, SiO2의 함유량이 0.2몰 미만인 경우, 소결온도가 너무 높아져서, 절연저항이 낮고, 이 시료의 많은 시편들이 내습부하시험에서 불량으로 나타났다.
한편, 시료번호 24에서처럼, SiO2의 함유량이 5.0몰을 초과하는 경우, 3000을 넘을 수 없었고, 25℃에서의 절연저항이 6000 MΩㆍ㎌를 넘을 수 없었다.
티탄산바륨 중의 불순물인 알칼리금속 산화물의 함유량을 0.02중량％ 이하로 한정하는 이유는 다음과 같다.
시료번호 25에서처럼, 티탄산바륨의 불순물인 알칼리금속 산화물의 함유량이 0.02％를 초과하는 경우, 유전율이 낮다.
상기한 실시예에서는, 옥살산법(oxalic acid method)에 따라 준비한 티탄산바륨 분말을 사용하였지만, 한정적인 것은 아니다. 이외에, 알콕사이드법(alkoxide method) 혹은 수열합성법(hydrothemal reaction)에 따라 준비한 티탄산바륨 분말을 사용할 수도 있다. 후자의 분말을 사용하는 경우, 커패시터의 특성을 본 실5시예에서 나타낸 특성보다도 향상시킬 수 있다.
본 실시예에서는 산화 스칸듐, 산화 이트륨, 산화 망간 및 산화 니켈과 같은 불말을 사용하였지만, 또한 한정적인 것은 아니다. 본 발명의 범위 내에서 유전체 세라믹층을 구성하도록 배합되기만 하면 이런 산화물 분말 대신에, 알콕사이드 혹은 유기 금속 화합물 용액을 사용할 수 있으며, 제조되는 커패시터의 특성은 전혀 저하되지 않는다.
본 밞여의 적층 세라믹 커패시터에서는, 유전체 세라믹층이. 환원성 분위기 중에서 소성하여도 환원되어 반도체화되지 않는 유전체 세라믹 재료로 구성된다. 그러므로, 니켈 혹은 니켈합금 등의 비금속(卑金屬)을 커패시터의 전극재료로서 사용할 수 있다. 게다가, 유전체 세라믹 재료를 1300℃ 이하의 비교적 저온에서 소설할 수 있기 때문에, 커패시터의 제조비용을 절감할 수 있다.
게다가, 이런 유전체 세라믹 재료로 구성된 세라믹층을 포함하는 본 발명의 적층 세라믹 커패시터는 유전율이 3000 이상이고, 고유전율 커패시터의 온도변화율이 작다. 또한, 커패시터는 절연저항이 높고, 특성이 우수하며, 이들의 특성은 고온하 및 고습하에서도 악화되지 않는다.
게다가, 유전체층을 구성하는 결정입자의 크기가 1㎛ 이하로 작기 때문에, 종래의 적층 세라믹 커패시터를 구성하는 세라믹층과는 달리, 결정입자의 수를 감소하지 않고도 유전체층을 박층화할 수 있다. 그러므로, 본 발명에 따르면, 신뢰성이 높은, 소형, 대용량의 적층 세라믹 커패시터를 얻을 수 있다.
이상에서 특정한 구현예들을 참조하여 본 발명을 상세하게 설명하였지만, 본 발명의 요지와 범위를 벗어나지 않는 범위 내에서, 다양한 변화와 변형이 가능하다는 것은 당업계에서는 명백한 일이다.

Claims (14)

  1. 유전체 세라믹 조성물에 있어서, 티탄산바륨과; 산화 스칸듐, 산화 이트륨, 산화 망간 및 산화 니켈로 이루어지고 하기의 화학식 3의 조성을 갖는 주성분 100몰에 대하여, 부성분으로서, 산화 마그네슘을 MgO로 환산하여 0.5～0.3몰, 산화 규소를 SiO2로 환산하여 0.2～5.0몰을 함유하는 것을 특징으로 하는 유전체 세라믹 조성몰:
    (1-α-β){BaO}mㆍTiO2+αM2O3+β(Mn1-xNix)O
    (식중에서, M203은 Sc2O3과 Y2O3중에서 선택된 적어도 1종이고, α,β,m, 및 x는
    0.0025≤α≤0.020
    0.0025≤β≤0.04 (Ⅲ)
    β/α≤4
    0≤x1.0
    1.000m≤1.035)
  2. 제1항에 있어서, 상기한 티탄산바륨이 불순물로서 적어도 1종의 알칼리금속 산화물을 함유하는 것을 특징으로 하는 유전체 세라믹 조성물.
  3. 제2항에 있어서, 상기한 티탄산바륨이 알칼리금속 산화물을 0.02중량％ 이하 함유하는 것을 특징으로 하는 유전체 세라믹 조성물.
  4. 제2항에 있어서, 상기한 알칼리4금속 산화물이 SrO, CaO, SiO2및 Al2O3중에서 선택된 적어도 1종의 산화물을 포함하는 것을 특징으로 하는 유전체 세라믹 조성물.
  5. 적층 세라믹 커패시터에 있어서, 유전체 세라믹층; 각각의 한쪽 말단이 상기한 유전체 세라믹층의 어느 한쪽 단면에 노출되도록 상기한 유전체 세라믹층간에 형성된 적어도 두 개의 내부전극들; 및 노출된 내부전극에 전기적으로 접속되는 외부전극들로 구성된 적층 세라믹 커패시터로서, 상기한 유전체 세라믹층 각각이, 티탄산바륨과; 산화 스칸듐, 산화 이트륨, 산화 망간 및 산화 니켈로 이루어지고 하기의 화학식 4의 조성:
    (1-α-β){BaO}mㆍTiO2+αM2O3+β(Mn1-xNix)O
    (식중에서, M203은 Sc2O3과 Y2O3중에서 선택된 적어도 1종이고, α,β,m, 및 x는
    0.0025≤α≤0.020
    0.0025≤β≤0.04 (Ⅳ)
    β/α≤4
    0≤x1.0
    1.000m≤1.035이다)
    을 갖는 주성분 100몰에 대하여, 부성분으로서 산화 마그네슘을 MgO로 환산하여 0.5～3.0몰, 산화 규소를 SiO2로 환산하여 0.2～5.0몰을 함유하는 재료로 구성되는 것을 특징으로 하는 적층 세라믹 커패시터.
  6. 제5항에 있어서, 상기한 티탄산바륨이 불순물로서 적어도 1종의 알칼리금속 산화물을 함유하는 것을 특징으로 하는 세람기 커패시터.
  7. 제6항에 있어서, 상기한 티탄산바륨이 알칼리금속 산화물을 0.02중량％ 이하 함유하는 것을 특징으로 하는 적층 세라믹 커패시터.
  8. 제6항에 있어서, 상기한 알칼리금속 산화몰이 SrO, CaO, SiO2및 Al2O3중에서 선태고딘 적어도 1종의 산화물을 포함하는 것을 특징으로 하는 적층 세라믹 커패시터.
  9. 제5항에 있어서, 상기한 내부전극 중의 적어도 하나는 적어도 1종의 비금속으로 구성되는 것을 특징으로 하는 적층 세라믹 커패시터.
  10. 제9항에 있어서, 상기한 비금속이 세라믹 분말을 포함하는 것을 특징으로 하는 적층 세라믹 커패시터.
  11. 제9항에 있어서, 상기한 비금속이 니켈 또는 니켈합금임을 특징으로 하는 적층 세라믹 커패시터.
  12. 제5항에 있어서, 상기한 외부전극 중의 적어도 하나는 도전성 금속분말의 소결층으로 구성되는 것을 특징으로 하는 적층 세라믹 커패시터.
  13. 제5항에 있어서, 상기한 외부전극 중의 적어도 하나는 유리프릿이 첨가된 도전성 금속분말로 구성되는 것을 특징으로 하는 적층 세라믹 커패시터.
  14. 제5항에 있어서, 상기한 각각의 외부전극이 도전성 금속분말 혹은 유리프릿이 첨가된 도전성 금속분말의 소결층인 제 1층과, 제 2층위에 형성된 도금층인 제 2층으로 구성되는 것을 특징으로 하는 적층 세라믹 커패시터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970031194A 1996-07-05 1997-07-05 유전체 세라믹 조성물 및 이를 이용한 적층 세라믹 커패시터 KR100271099B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP8-176729 1996-07-05
JP17672996 1996-07-05
JP31521096A JP3282520B2 (ja) 1996-07-05 1996-11-26 積層セラミックコンデンサ
JP8-315210 1996-11-26

Publications (2)

Publication Number Publication Date
KR980011542A true KR980011542A (ko) 1998-04-30
KR100271099B1 KR100271099B1 (ko) 2000-11-01

Family

ID=26497525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970031194A KR100271099B1 (ko) 1996-07-05 1997-07-05 유전체 세라믹 조성물 및 이를 이용한 적층 세라믹 커패시터

Country Status (9)

Country Link
US (1) US5841626A (ko)
EP (1) EP0817216B1 (ko)
JP (1) JP3282520B2 (ko)
KR (1) KR100271099B1 (ko)
CN (2) CN1085635C (ko)
CA (1) CA2208698C (ko)
DE (1) DE69710265T2 (ko)
SG (1) SG47228A1 (ko)
TW (1) TW360885B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100321915B1 (ko) * 1998-11-11 2002-01-26 무라타 야스타카 모놀리식 반도체 세라믹 전자 부품

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3039409B2 (ja) * 1997-01-08 2000-05-08 株式会社村田製作所 積層セラミックコンデンサ
JP3039426B2 (ja) * 1997-03-04 2000-05-08 株式会社村田製作所 積層セラミックコンデンサ
JP3487539B2 (ja) * 1997-05-06 2004-01-19 太陽誘電株式会社 誘電体磁器
EP0934595A2 (en) * 1997-05-30 1999-08-11 Phycomp Holding B.V. Ceramic multilayer capacitor and ceramic composition for use in such capacitor
JP2001506425A (ja) * 1997-10-08 2001-05-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ セラミック多層キャパシタ
TW434600B (en) * 1998-02-17 2001-05-16 Murata Manufacturing Co Dielectric ceramic composition, laminated ceramic capacitor, and method for producing the laminate ceramic capacitor
US6469517B1 (en) * 1998-11-25 2002-10-22 Murata Manufacturing Co., Ltd. Sorting method of monolithic ceramic capacitors based on insulation resistance
JP2000277371A (ja) * 1999-03-29 2000-10-06 Taiyo Yuden Co Ltd 積層セラミック電子部品
JP4423707B2 (ja) 1999-07-22 2010-03-03 Ｔｄｋ株式会社 積層セラミック電子部品の製造方法
US6514895B1 (en) 2000-06-15 2003-02-04 Paratek Microwave, Inc. Electronically tunable ceramic materials including tunable dielectric and metal silicate phases
US6673274B2 (en) 2001-04-11 2004-01-06 Cabot Corporation Dielectric compositions and methods to form the same
WO2005082807A1 (ja) * 2004-02-27 2005-09-09 Murata Manufacturing Co., Ltd. 誘電体セラミック組成物及び積層セラミックコンデンサ
WO2005093866A1 (ja) * 2004-03-29 2005-10-06 Kyocera Corporation 積層型圧電素子及びその製造方法
JP4095586B2 (ja) * 2004-06-29 2008-06-04 Ｔｄｋ株式会社 積層型セラミックコンデンサおよびその製造方法
US20070253140A1 (en) * 2006-04-28 2007-11-01 Randall Michael S Base metal electrode multilayer capacitor with localized oxidizing source
US8194391B2 (en) * 2007-12-21 2012-06-05 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
CN101734914B (zh) * 2008-11-06 2012-09-05 同方股份有限公司 用于低温烧结多层陶瓷电容器的陶瓷材料及其制备方法
CN101747034B (zh) * 2008-12-15 2012-10-10 同方股份有限公司 适用于低温烧结多层陶瓷电容器的陶瓷材料及其制备方法
JP5040971B2 (ja) * 2009-08-12 2012-10-03 株式会社村田製作所 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ
JP4992955B2 (ja) * 2009-11-20 2012-08-08 株式会社村田製作所 誘電体セラミックおよび積層セラミックコンデンサ
JP5751259B2 (ja) 2011-01-21 2015-07-22 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
CN102557672B (zh) * 2012-01-05 2014-05-28 江苏大学 一种添加物及其降低钛酸钡锶电容器陶瓷烧结温度的用途
JP2014212349A (ja) * 2014-08-13 2014-11-13 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
KR102516759B1 (ko) * 2016-01-05 2023-03-31 삼성전기주식회사 유전체 자기 조성물, 이를 포함하는 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조 방법
KR102101704B1 (ko) * 2018-09-05 2020-04-20 삼성전기주식회사 적층 세라믹 전자부품
CN114538917B (zh) * 2022-01-29 2023-04-07 广东风华高新科技股份有限公司 一种高容量陶瓷介电材料、陶瓷电容器及其制备方法
CN114613529B (zh) * 2022-05-07 2022-08-16 西安宏星电子浆料科技股份有限公司 一种无铅厚膜电阻浆料

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0678189B2 (ja) * 1984-10-20 1994-10-05 京セラ株式会社 非還元性高誘電率系誘電体磁器組成物
JPH0785460B2 (ja) * 1986-04-29 1995-09-13 京セラ株式会社 積層型磁器コンデンサ
JPH0536566A (ja) * 1991-07-26 1993-02-12 Tdk Corp 積層セラミツク部品
JPH0696983A (ja) * 1991-11-21 1994-04-08 Tokin Corp 電子部品の電極
US5600533A (en) * 1994-06-23 1997-02-04 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor having an anti-reducing agent
JP3326513B2 (ja) * 1994-10-19 2002-09-24 ティーディーケイ株式会社 積層型セラミックチップコンデンサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100321915B1 (ko) * 1998-11-11 2002-01-26 무라타 야스타카 모놀리식 반도체 세라믹 전자 부품

Also Published As

Publication number Publication date
DE69710265D1 (de) 2002-03-21
JP3282520B2 (ja) 2002-05-13
KR100271099B1 (ko) 2000-11-01
US5841626A (en) 1998-11-24
CN1224064C (zh) 2005-10-19
EP0817216B1 (en) 2002-02-06
CA2208698C (en) 2000-03-28
CN1171381A (zh) 1998-01-28
DE69710265T2 (de) 2002-08-14
CN1326203A (zh) 2001-12-12
SG47228A1 (en) 1998-03-20
CN1085635C (zh) 2002-05-29
EP0817216A2 (en) 1998-01-07
TW360885B (en) 1999-06-11
JPH1074660A (ja) 1998-03-17
EP0817216A3 (en) 1998-01-14
CA2208698A1 (en) 1998-01-05

Similar Documents

Publication Publication Date Title
KR100264646B1 (ko) 유전체 세라믹 조성물 및 이를 이용한 적층 세라믹 커패시터
KR100271099B1 (ko) 유전체 세라믹 조성물 및 이를 이용한 적층 세라믹 커패시터
KR100313232B1 (ko) 유전체 세라믹 조성물 및 적층 세라믹 커패시터
KR100341442B1 (ko) 모놀리식 세라믹 커패시터
EP0851444B1 (en) Ceramic composition and multilayer ceramic capacitor made therefrom
KR100374470B1 (ko) 세라믹 커패시터 및 그 제조방법
KR100259321B1 (ko) 유전체 세라믹 조성물 및 이를 이용한 적층 세라믹 커패시터
KR100256199B1 (ko) 적층 세라믹 커패시터
JP3039397B2 (ja) 誘電体磁器組成物とそれを用いた積層セラミックコンデンサ
JP3024537B2 (ja) 積層セラミックコンデンサ
KR100201201B1 (ko) 모놀리딕 세라믹 커패시터
EP0820074B1 (en) Monolithic ceramic capacitor
KR100271727B1 (ko) 모놀리식 세라믹 커패시터
KR100271101B1 (ko) 모놀리식 세라믹 커패시터
JPH10172857A (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120719

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130722

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140722

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160729

Year of fee payment: 17

EXPY Expiration of term